
ELETTRONICA DIGITALE

Corso di Laurea in Ingegneria Informatica

Prova scritta del 10 gennaio 2025

Esercizio A



$R1 = 200 \Omega$	$R2 = 665 \text{ k}\Omega$	$R4 = 50 \Omega$	$R5 = 1950 \Omega$	$R6 = 9 k\Omega$	$R7 = 1 \text{ k}\Omega$
$R8 = 4 \text{ k}\Omega$	$R9 = 10 \text{ k}\Omega$	$R10 = 2.5 \text{ k}\Omega$	$R11 = 4 k\Omega$	$R12 = 30 \text{ k}\Omega$	Vcc = 18 V

Q1 è un transistore BJT BC109B resistivo con $h_{re} = h_{oe} = 0$; Q2 è un transistore MOS a canale p resistivo con $V_T = -1$ V e la corrente di drain in saturazione data da $I_D = k(V_{GS} - V_T)^2$ con k = 0.5 mA/V². Con riferimento al circuito in figura:

- 1) Calcolare il valore della resistenza R3 in modo che, in condizioni di riposo, la tensione sul gate di Q2 sia 10 V. Determinare, inoltre, il punto di riposo dei due transistori e verificare la saturazione di Q2.
- 2) Determinare l'espressione e il valore di V_U/V_i alle frequenze per le quali i condensatori riportati nel circuito in figura possono essere considerati dei corto circuiti.

Esercizio B


Progettare una porta logica in tecnologia CMOS, utilizzando la tecnica della pull-up network e della pull-down network, che implementi la funzione logica:

$$Y = A(BC + \overline{C}D) + \overline{B}\overline{D}$$

Determinare il numero dei transistori necessari e disegnarne lo schema completo. Dimensionare inoltre il rapporto (W/L) di tutti i transistori, assumendo, per l'inverter di base, W/L pari a 2 per il MOS a canale n e pari a 5 per quello a canale p. Si specifichino i dettagli della procedura di dimensionamento dei transistori.

Esercizio C


$R_1 = 2 k\Omega$	$R_5 = 100 \text{ k}\Omega$
$R_2 = 10 \text{ k}\Omega$	C = 200 nF
$R_4 = 2.5 \; k\Omega$	$V_{CC} = 6 V$



Il circuito IC1 è un NE555 alimentato a $V_{CC}=6~V$; Q1 ha $R_{on}=0~e~V_{Tp}=-1V$; Q2 ha $R_{on}=0~e~V_{Tn}=1V$. Gli inverter sono ideali e alimentati a V_{CC} . (i) Determinare il valore di R_3 affinché il circuito si comporti come un multivibratore astabile con duty cycle del 50 %; (ii) determinare la frequenza del segnale di uscita, V_U , a regime.

APPELLO 10/01/2025

ESERCIZIO A



$$I_{R8} = \frac{V_{CC} - V_G}{R8} = 2mA$$

$$I_{R3} = \frac{V_G}{R_9} = I m A$$

$$I_{R6} = \frac{Vcc - Vc}{R6} = 1 mA$$

$$I_C = I_{R6} + I_{R7} = 2mA$$

$$V_{8} = V_{8} + V_{8} = 4.2V$$

$$V_{1} = V_{1} + V_{8} = 4.2V$$

$$V_{1} = V_{1} + V_{2} = 5V$$

$$V_{1} = V_{2} + V_{3} = 20 \mu A$$

$$V_{1} = V_{2} + V_{3} = 20 \mu A$$

$$V_{2} = SV$$

$$V_{1} = SV$$

$$V_{1} = SV$$

$$V_{1} = SV$$

$$V_{2} = SV$$

$$V_{1} = SV$$

$$V_{2} = SV$$

$$V_{1} = SV$$

$$V_{2} = SV$$

$$V_{2} = SV$$

$$V_{2} = SV$$

$$V_{3} = SV$$

$$V_{4} = SV$$

$$V_{5} = V_{1} = SV$$

$$V_{5} = V_{1} = SV$$

$$V_{5} = V_{1} + SV$$

$$V_{5} = V_{5} + SV$$

$$V_{5} = V_{5} + SV$$

$$V_{5} = SV$$

$$\begin{array}{c} I_{C} = 2mA \\ V_{CE} = SV \\ h_{1}c_{2} + 800 R \\ h_{1}c_{3} + 800 \\ h_{1}c_{4} = 300 \\ h_{1}c_{5} = 230 \end{array}$$

$$\begin{array}{c} Q_{2}: \\ V_{1}c_{5} = -3V \\ Q_{1}c_{5} = -3V \\ Q_{2}: \\ V_{1}c_{5} = -3V \\ Q_{3}c_{5} = -2Vc \\ Q_{3$$


(RellR3) + hie + R4 (hlets) RL+ RellR311[hie + R4(hlets)] = 24.

Esercizio B - svolgimento


$$Y = A \cdot (B \cdot C + \overline{C} \cdot D) + \overline{B} \cdot \overline{D}$$


Numero di MOS: $(7 + 4) \times 2 = 22$

Schema completo:



PUN:





Dimensionamento della PUN, assumendo $(W/L)_p = p = 5$:

- $(W/L)_{1,3,5,7} = p = 5$
- Percorsi con 3 MOS in serie: (9-10-11, 9-12-13).

$$(W/L)_{9,10,11,12,13} = x;$$
 $3 \times \frac{1}{x} = \frac{1}{p} \implies x = 3p = 15$

• Percorsi con 2 MOS in serie: (14-15):

$$(W/L)_{14,15} = y;$$
 $2 \times \frac{1}{y} = \frac{1}{p} \implies y = 2p = 10$

Dimensionamento della PDN, assumendo $(W/L)_n = n = 2$:


- $(W/L)_{2,4,6,8} = n = 2$
- Percorsi con 3 MOS in serie:
 - (17-19-21), impossibile dovuto a $B \in \overline{B}$.
 - (17-19-22), possibile.
 - (17-20-21), impossibile dovuto a $B \in \overline{B}$.
 - (17-20-22), impossibile dovuto a $D \in \overline{D}$.
 - (18-19-21), impossibile dovuto a $C \in \overline{C}$.
 - (18-19-22), impossibile dovuto a $C \in \overline{C}$.
 - (18-20-21), possibile.
 - (18-20-22), impossibile dovuto a $D \in \overline{D}$.

$$(W/L)_{17,18,19,20,21,22} = z;$$
 $3 \times \frac{1}{z} = \frac{1}{n} \implies z = 3n = 6.$

• Percorsi con 2 MOS in serie: (16-21), (16-22) tutti possibili. Q21 e Q22 sono già dimensionati. $(W/L)_{16} = w;$ $\frac{1}{w} + \frac{1}{z} = \frac{1}{n} \implies w = \frac{3n}{2} = 3.$

$$(W/L)_{16} = w;$$
 $\frac{1}{w} + \frac{1}{z} = \frac{1}{n} \implies w = \frac{3n}{2} = 3.$

Esercizio C – svolgimento



Fase di SET: Q=1, D=HI;

$$V_{G1} = V_U = 0 \text{ V}, V_{S1} = V_{CC} = 6 \text{ V}, V_{GS1} = -6 \text{ V} < V_{Tp} \implies Q1 \text{ acceso.}$$

 R_5 è un rersistore di pull-up, quindi $V_A = 0$: $V_{G2} = V_A = 0$, $V_{S2} = 0$, $V_{GS2} = 0$. Siccome $V_{GS2} < V_{Tn}$, Q2 è spento.

All'inizio della fase di SET: $V_{TR} = V_{CC}/3 = 2$ V, che è anche la tensione iniziale sul condensatore C, V_{i1} .

In assenza di commutazioni, la tensione finale, V_{f1} , risulterebbe V_{CC} .

La tensione di commutazione, V_{com1} , che insiste sul condensatore, determinata dalla condizione $V_{TH} = (2/3) \cdot V_{CC} = 4 \text{ V}$, si trova calcolando I:

$$I = \frac{V_{CC} - V_{TH}}{R_2} = 0.2 \text{ mA.}$$
 \Longrightarrow $V_{com1} = V_{TH} - R_1 I = 3.6 \text{ V.}$

È verificata la condizione $V_{i1} < V_{com1} < V_{f1}$, infatti abbiamo: 2 V < 3.6 V < 6 V. La condizione è necessaria per rendere il circuito astabile.

La costante di tempo caratteristica, τ_1 , della carica di C durante la fase di SET, è:

$$\tau_1 = R_{V1}C;$$
 dove $R_{V1} = (R_1 + R_2)||R_3 = \frac{(R_1 + R_2) \cdot R_3}{R_1 + R_2 + R_3}.$

di cui è incognita R_3 . La durata della fase di SET, T_1 , si calcola come:

$$T_1 = \tau_1 \ln \left(\frac{V_{f1} - V_{i1}}{V_{f1} - V_{com1}} \right) \approx R_{V1}C \cdot 0.510826.$$

Fase di RESET: Q=0, D=0;

$$V_{G1} = V_U = V_{CC} = 6 \text{ V}, V_{GS1} = 0 \text{ V} > V_{Tp} \implies Q1 \text{ spento.}$$

$$V_{G2} = V_A = V_{CC} \implies V_{GS2} > V_{Tn}$$
: Q2 acceso.

Dal circuito risulta:

$$V_{f2} = \frac{R_4}{R_4 + R_2} V_{CC} = 1.2 \,\text{V}.$$

Tra l'altro $V_{i2} = V_{com1} = 3.6 \text{ V}.$

La tensione di commutazione per la fase 2, $V_{com2} = V_{CC}/3 = 2 \text{ V}$.

È verificata la condizione: $V_{i2} > V_{com2} > V_{f2}$, infatti abbiamo: 3.6 V > 2 V > 1.2 V. La condizione è necessaria per rendere il circuito astabile.

La costante di tempo caratteristica, τ_2 , della scarica di C durante la fase di RESET, è:

$$\tau_2 = R_{V2}C$$
; dove $R_{V2} = R_1 + (R_2||R_4) = 4 \text{ k}\Omega$ da cui $\tau_2 = 0.8 \text{ ms}$.

La durata della fase di SET, T_2 , si calcola come:

$$T_2 = \tau_2 \ln \left(\frac{V_{f2} - V_{i2}}{V_{f2} - V_{com2}} \right) \approx 878.890 \,\mu\text{s}.$$

 $T_1 = T_2$ per avere il duty cycle pari al 50%, quindi dall'espressione di T_1 :

$$R_{V1} = \frac{T_2}{C \cdot 0.510826} = 8.603 \,\mathrm{k}\Omega.$$

Invertendo l'espressione di R_{V1} , ricaviamo R_3 :

$$R_3 = \frac{(R_1 + R_2)R_{V1}}{R_1 + R_2 - R_{V1}} = 30.386 \,\mathrm{k}\Omega.$$

La frequenza di oscillazione dell'astabile è $f = \frac{1}{T_1 + T_2} = 568.9 \, \mathrm{Hz}.$