Disciplina: PCS 3335 – Laboratório Digital A

Prof.: Glauber de Bona

Data: 25/04/2020

Turma: 4

Bancada: B8

Membros:

9912532 - Rafael Lucchesi Piacente

10772925 - Gustavo Donnini Chen



Experiência 6 Maquinas de Estado em VHDL

1. Introdução

Esta experiência apresenta máquinas de estados descritas em VHDL e sua aplicação em um circuito digital simples. Ao final da experiência, os alunos terão conhecimento sobre o desenvolvimento de sistemas digitais mais complexos, compostos por fluxo de dados e unidade de controle.

2. Objetivo

Após a conclusão desta experiência, os seguintes tópicos devem ser conhecidos pelos alunos:

- Descrição de máquinas de estados em VHDL;
- Aplicação de máquinas de estados como unidade de controle de um circuito digital;
- Estudo de um circuito digital simples.

3. Parte experimental:

1. Projeto de uma Máquina de Estados em VHDL


a. Consideramos a descrição comportamental de uma máquina de estados em VHDL (figura 1).

```
when testacondicao1 => if condicao1='1'
         -- maquina_estados.vhd
123456789011234567890122345678901233456789012344444
                                                                                                                 45678991
447890123345678901233456777777777778882334568991
        library IEEE;
use IEEE.std_logic_1164.all;
     Eprox <= testafim;
                                                                                                                                                                           if fim='1'
                                                                                                                                                                           then Eprox <= final;
else Eprox <= testacondicaol;
end if;
                                                                                                                           when final => Eprox <= inicial:</pre>
                                                                                                                                 when others => · · · · · · Eprox <= inicial;
end case;</pre>
      □architecture comportamental of maquina_estados is
□ type Tipo_estado is (inicial, zeraconts, testacondicaol,
contacont2, contacont1, testafim, final);
signal Eatual, Eprox: Tipo_estado;
                                                                                                                              end process;
                                                                                                                              with Eatual select
....zeral <= 'l' when zeraconts, '0' when others;
          with Eatual select carrega2 <= '1' when zeraconts, '0' when others;
                                                                                                                             with Eatual select conta2 <= '1' when contacont2, '0' when others;
                                                                                                                             with Eatual select contacont1, '0' when others;
          -- proximo estado
process (iniciar, condicaol, fim, Eatual)
begin
case Eatual is
when inicial => if iniciar='1'
then Eprox <= zeraconts;
else Eprox <= inicial;
end if;
                                                                                                                             with Eatual select pronto <= '1' when final, '0' when others;
                                                                                                                           with Eatual select

db_estado <= "000" when inicial,
 "001" when zeraconts,
 "010" when testacondicaol,
 "011" when contacont2,
 "100" when contacont1,
 "101" when testafim,
 "110" when final,
 "111" when others;
                 when zeraconts => Eprox <= testacondicaol;
```

Figura 1: descrição comportamental de uma máquina de estados em VHDL.

 b. Tendo em vista a descrição dada, desenvolvemos o seguinte diagrama de transição de estados:



Alteração de Estados: iniciar / condição1 / fim

Saídas: pronto / zera1 / conta1 /conta2 /carrega2

Figura 2: Diagrama de transição da máquina de estados.

Desse diagrama, podemos abstrair que essa máquina de estados tem como objetivo testar uma condição "condicao1" e contar com o contador 2 e em seguida com o contador 1 caso esta seja respeitada ou somente com o contador 1, caso seja desrespeitada. Também podemos observar que esta máquina só inicia e termina seu ciclo de estados quando suas respectivas entradas "iniciar" e "fim" são ativadas.

c. Com este diagrama em mente, tivemos mais facilidade para desenvolver o pseudocódigo:

```
Pseudocodigo 1-1-c - Bloco de Notas
 Arquivo Editar Formatar Exibir Ajuda
Eatual = 'inicial';
                                                                                                 break;
db_estado = 000;
                                                                                        break:
pronto = 0:
zera1 = 0;
conta1 = 0;
                                                                                case 'contacont2'
conta2 = 0;
                                                                                         estado = 'contacont1'
carrega2 = 0;
                                                                                         conta2 = 0;
db_estado = 0;
                                                                                         contal = 1;
                                                                                         db estado = 100;
while (1)
                                                                                        break;
         switch (Eatual)
                 case 'inicial'
                                                                                case 'contacont1'
                                                                                         estado = 'testafim'
                          if inciar == 1
                                                                                        conta1 = 0;
                                  estado = 'zeraconts';
                                                                                        db_estado = 101;
                                  db_estado = 001;
                                  carrega2 = 1;
                                   zera1 = 1;
                                                                                case 'testafim'
                          }
                          else
                                                                                         if fim == 1
                                  estado = 'inicial';
                                  db_estado = 000;
                                                                                                 estado = 'final';
                                                                                                 pronto = 1;
db_estado = 111;
                          break;
                 }
                                                                                                 break;
                                                                                         else
                 case 'zeraconts'
                          estado = 'testacondicao1';
                                                                                                 estado = 'testacondicao1';
                          carrega2 = 0;
                                                                                                 db_estado = 010;
                          zera1 = 0;
                                                                                                 break;
                                                                                        }
                          db_estado = 010;
                                                                                }
                          break;
                                                                                case 'final'
                 case 'testacondicao1'
                                                                                        estado = 'inicial';
pronto = 0;
                          if condicao == 1
                                                                                         db_estado = 000;
                                  estado = 'contacont2'
                                                                                        break;
                                  conta2 = 1;
db_estado = 011;
                                  break;
                          else
                                  estado = 'contacont1'
                                  conta1 = 1;
```

Figura 3: Pseudocódigo equivalente da máquina de estados.

 d. A máquina descrita pelo código fornecido é uma máquina de Mealy com 8 estados. Na máquina, há 5 sinais de entrada e 6

sinais de saída.

A máquina pode seguir o caminho descrito no diagrama de transições, de acordo com os sinais de entrada iniciar, condicao1 e fim, ou voltar para o primeiro estado (iniciar) se o sinal reset for 1.

As saídas, zera1, conta1, conta2, carrega2 e db_estado são alteradas de acordo com o estado atual.

e. Simulamos a maquina de estados no Quartus, obtendo os seguintes resultados:




Figura 4: Montagem da Máquina de estados




Figura 5: Simulação da máquina de estados

2. Projeto de um Fluxo de Dados em VHDL

a. Modificamos a interface de sinais de o nome do componente de acordo com a definição dada:

Figura 6: formato da interface externa de sinais do sistema.

b. Com este formato, desenvolvemos o seguinte modelo estrutural interligando os componentes:

```
crcuto 4.vhd 🖾 📙 fluxo_dados.vhd 🗵 📘 maquina_estados 🖾
     E -- fluxo_dados.vhd
       library IEEE;
       use IEEE.std logic 1164.all;
       use IEEE.numeric_std.all;
     Eentity fluxo_dados is
                                                      in std_logic;
           port ( clock:
                     zeral, contal
                                                       in std_logic;
                     conta2, carrega2:
                     fiml, condicaol:
saida:
                                                       out std logic;
13
14
15
                                                      out std_logic_vector(3 downto 0);
out std_logic;
                     db_fim2:
                     s contageml, db contageml: out std logic vector (3 downto 0)
16
17
18
19
      end fluxo_dados;
     Earchitecture comportamental of fluxo_dados is
20
21
            component contador is
22
23
24
                port ( clock, zera, conta, carrega:    in std_logic;
                                                               in std_logic_vector (3 downto 0);
out std_logic_vector(3 downto 0));
                          entrada
                          contagem:
25
                                                                out std logic );
26
27
28
29
            end component;
           component comparador is
            port ( A, B:
                                       in std_logic_vector (1 down to);
31
32
33
34
35
36
37
                         igual:
                                       out std logic);
            end component;
           contador1 : contador port map (clock, zeral, contal, '0', '0000', s_contagenl, fiml);
contador2 : contador port map (clock, '0', conta2, carrega2, '0000', saida, db_fim2);
38
            db contageml <= s contageml;</pre>
39
           comparadorl: comparador port map ( contagem(3) & contagem(2), contagem(1) & contagem(0), condicaol);
40
      end comportamental;
```

Figura 7: Projeto estrutural do fluxo de dados em VHDL.

 Dado que o circuito utiliza o contador e o comparador que já havíamos testado e simulado, a montagem deve ser simples.

Testaremos se as entradas zera1 e e carrega2 funcionam como esperado, respectivamente zerando db_contagem1 e carregando "0000" na saída do contador2.

Após estes testes, basta checar se saídas do fluxo de dado tem valor 1 apenas nos momentos esperados.

 d. Para melhor avaliar o funcionamento do circuito, o simulamos no Quartus e obtivemos os seguintes resultados:




Figura 8: Montagem do circuito fluxo_dados




Figura 9: Simulação do fluxo de dados

e. Designação dos pinos na FPGA:

Sinal	Ligação na Placa FPGA	Pino na FPGA
clock	GPIO	N16
zera1	chave SW0	U13
conta1	chave SW1	V13
carrega2	chave SW2	T13
conta2	chave SW3	T12
saída[0]	led LEDR0	AA2
saída[1]	led LEDR1	AA1
saída[2]	led LEDR2	W2
saída[3]	<não designar=""></não>	

condicao1	led LEDR3	Y3
fim1	led LEDR4	N2
db_contagem[0]	led LEDR5	N1
db_contagem[1]	led LEDR6	U2
db_contagem[2]	led LEDR7	U1
db_contagem[3]	led LEDR8	L2
fim	led LEDR9	L1

Tabela 1: designação de pinos na FPGA.

3. Projeto de um Sistema Digital

a. Devemos projetar um circuito de acordo com as seguintes figuras:




Figura 10: diagrama de blocos circuito 4

Figura 11: formato esperado da interface externa de sinais.

Levando em consideração estas imagens, projetamos o seguinte circuito em vhdl:

```
| Interval | Interval
```

Figura 12: circuito 4 em vhdl

- b. No momento em que o sinal 'pronto' é ativado, a saída apresenta valor 0011 (ou 3 em decimal).
 Ao analisar o circuito e observar a simulação (abaixo) foi possível entender por quais passos o circuito teve de passar antes de emitir o sinal 'pronto'.
 Também foi possível perceber que, devido ao fato de que o circuito retorna ao seu estado inicial após atingir o estado 'final', o circuito continuará apresentando o valor 3 em sua saída ao emitir o sinal pronto novamente.
- Realizamos a simulação do funcionamento do circuito 4 e obtivemos o seguinte resultado:




Figura 13: Montagem do Circuito 4 (abrir o projeto para mais detalhes)




Figura 14: Simulação do Circuito 4

d. Designação dos pinos na FPGA para circuito4:

Sinal	Ligação na Placa FPGA	Pino na FPGA
clock	GPIO	N16
reset	chave SW0	U13
iniciar	chave SW1	V13
saída[0]	led LEDR0	AA2
saída[1]	led LEDR1	AA1
saída[2]	led LEDR2	W2
saída[3]	<não designar=""></não>	
db_contagem1[0]	led LEDR3	Y3
db_contagem1[1]	led LEDR4	N2
db_contagem1[2]	led LEDR5	N1
db_contagem1[3]	led LEDR6	U2
db_estado[0]	led LEDR7	U1
db_estado[1]	led LEDR8	L2
db_estado[2]	led LEDR9	L1

pronto	HEX 00	U21
fim	HEX 01	V21
db_zera1	HEX 02	W22
db_conta1	HEX 03	W21
db_conta2	HEX 04	Y22
db_carrega2	HEX 05	Y21
db_condicao1	HEX 06	AA22
db_fim2	<não designar=""></não>	

Referências

- 4. Apostilas e documentos de apoio do site ~/labdig do PCS.5. Apostilas disponíveis na plataforma e-Disciplinas.