

<b>Disciplina:</b> PCS 3335 – Laboratório Digital A	
<b>Prof.:</b> <i>Glauber de Bona</i>	<b>Data:</b> 25/04/2020
<b>Turma:</b> 4	<b>Bancada:</b> B8
<b>Membros:</b>	
9912532 - <i>Rafael Lucchesi Piacente</i>	
10772925 - <i>Gustavo Donnini Chen</i>	



## Experiência 6

### *Maquinas de Estado em VHDL*

## 1. Introdução

Esta experiência apresenta máquinas de estados descritas em VHDL e sua aplicação em um circuito digital simples. Ao final da experiência, os alunos terão conhecimento sobre o desenvolvimento de sistemas digitais mais complexos, compostos por fluxo de dados e unidade de controle.

## 2. Objetivo

Após a conclusão desta experiência, os seguintes tópicos devem ser conhecidos pelos alunos:

- Descrição de máquinas de estados em VHDL;
- Aplicação de máquinas de estados como unidade de controle de um circuito digital;
- Estudo de um circuito digital simples.

## 3. Parte experimental:


### 1. Projeto de uma Máquina de Estados em VHDL

- a. Consideramos a descrição comportamental de uma máquina de estados em VHDL (figura 1).

```
1  -- maquina_estados.vhd
2  --
3
4  library IEEE;
5  use IEEE.std_logic_1164.all;
6
7  entity maquina_estados is
8  port (clock, reset: in std_logic;
9        iniciar, condicao1, fim: in std_logic;
10         pronto: out std_logic;
11         zera1, conta1: out std_logic;
12         conta2, carrega2: out std_logic;
13         db_estado: out std_logic_vector(2 downto 0)
14         );
15 end maquina_estados;
16
17 architecture comportamental of maquina_estados is
18     type Tipo_estado is (inicial, zeraconts, testacondicao1,
19                          contacont2, contacont1, testafim, final);
20     signal Eatual, Eprox: Tipo_estado;
21
22 begin
23     -- proximo estado (reset, borda do clock)
24     process (reset, clock)
25     begin
26         if reset = '1' then
27             Eatual <= inicial;
28         elsif clock'event and clock = '1' then
29             Eatual <= Eprox;
30         end if;
31     end process;
32
33     -- proximo estado
34     process (iniciar, condicao1, fim, Eatual)
35     begin
36         case Eatual is
37             when inicial => if iniciar='1'
38                             then Eprox <= zeraconts;
39                             else Eprox <= inicial;
40                             end if;
41             when zeraconts => Eprox <= testacondicao1;
42
43             when testacondicao1 => if condicao1='1'
44                                 then Eprox <= contacont2;
45                                 else Eprox <= contacont1;
46                                 end if;
47             when contacont2 => Eprox <= contacont1;
48             when contacont1 => Eprox <= testafim;
49             when testafim => if fim='1'
50                             then Eprox <= final;
51                             else Eprox <= testacondicao1;
52                             end if;
53             when final => Eprox <= inicial;
54             when others => Eprox <= inicial;
55         end case;
56     end process;
57
58     -- saidas
59     with Eatual select
60         zera1 <= '1' when zeraconts, '0' when others;
61     with Eatual select
62         carrega2 <= '1' when zeraconts, '0' when others;
63     with Eatual select
64         conta2 <= '1' when contacont2, '0' when others;
65     with Eatual select
66         conta1 <= '1' when contacont1, '0' when others;
67     with Eatual select
68         pronto <= '1' when final, '0' when others;
69
70     with Eatual select
71         db_estado <= "000" when inicial,
72                     "001" when zeraconts,
73                     "010" when testacondicao1,
74                     "011" when contacont2,
75                     "100" when contacont1,
76                     "101" when testafim,
77                     "110" when final,
78                     "111" when others;
79
80 end comportamental;
```

Figura 1: descrição comportamental de uma máquina de estados em VHDL.

- b. Tendo em vista a descrição dada, desenvolvemos o seguinte diagrama de transição de estados:



**Alteração de Estados: iniciar / condição1 / fim**

**Saídas: pronto / zera1 / conta1 / conta2 /carrega2**

**Figura 2: Diagrama de transição da máquina de estados.**

Desse diagrama, podemos abstrair que essa máquina de estados tem como objetivo testar uma condição “condicao1” e contar com o contador 2 e em seguida com o contador 1 caso esta seja respeitada ou somente com o contador 1, caso seja desrespeitada. Também podemos observar que esta máquina só inicia e termina seu ciclo de estados quando suas respectivas entradas “iniciar” e “fim” são ativadas.

- c. Com este diagrama em mente, tivemos mais facilidade para desenvolver o pseudocódigo:

Pseudocódigo 1-1-c - Bloco de Notas	
<pre> Arquivo  Editar  Formatar  Exibir  Ajuda Eatual = 'inicial'; db_estado = 000;  pronto = 0; zera1 = 0; conta1 = 0; conta2 = 0; carrega2 = 0; db_estado = 0;  while (1) {     switch (Eatual)     {         case 'inicial'         {             if iniciar == 1             {                 estado = 'zeraconts';                 db_estado = 001;                 carrega2 = 1;                 zera1 = 1;             }             else             {                 estado = 'inicial';                 db_estado = 000;             }             break;         }          case 'zeraconts'         {             estado = 'testacondicao1';             carrega2 = 0;             zera1 = 0;             db_estado = 010;             break;         }          case 'testacondicao1'         {             if condicao == 1             {                 estado = 'contacont2';                 conta2 = 1;                 db_estado = 011;                 break;             }             else             {                 estado = 'contacont1';                 conta1 = 1;             }         }     } } </pre>	<pre>         break;     }     break; }  case 'contacont2' {     estado = 'contacont1';     conta2 = 0;     conta1 = 1;     db_estado = 100;     break; }  case 'contacont1' {     estado = 'testafim';     conta1 = 0;     db_estado = 101;     break; }  case 'testafim' {     if fim == 1     {         estado = 'final';         pronto = 1;         db_estado = 111;         break;     }     else     {         estado = 'testacondicao1';         db_estado = 010;         break;     } }  case 'final' {     estado = 'inicial';     pronto = 0;     db_estado = 000;     break; } </pre>

**Figura 3: Pseudocódigo equivalente da máquina de estados.**

- d. A máquina descrita pelo código fornecido é uma máquina de Mealy com 8 estados. Na máquina, há 5 sinais de entrada e 6 sinais de saída.
- A máquina pode seguir o caminho descrito no diagrama de transições, de acordo com os sinais de entrada iniciar, condicao1 e fim, ou voltar para o primeiro estado (iniciar) se o sinal reset for 1.
- As saídas, zera1, conta1, conta2, carrega2 e db\_estado são alteradas de acordo com o estado atual.
- e. Simulamos a maquina de estados no Quartus, obtendo os seguintes resultados:




Figura 4: Montagem da Máquina de estados




Figura 5: Simulação da máquina de estados

## 2. Projeto de um Fluxo de Dados em VHDL

- a. Modificamos a interface de sinais de o nome do componente de acordo com a definição dada:

```
entity fluxo_dados is
  port (
    clock: in std_logic;
    zera1, conta1: in std_logic;
    conta2, carrega2: in std_logic;
    fim1, condicao1: out std_logic;
    saida: out std_logic_vector(3 downto 0);
    db_fim2: out std_logic;
    db_contagem1: out std_logic_vector(3 downto 0)
  );
end entity;
```

Figura 6: formato da interface externa de sinais do sistema.

- b. Com este formato, desenvolvemos o seguinte modelo estrutural interligando os componentes:



```

1  -- fluxo_dados.vhd
2  --
3  library IEEE;
4  use IEEE.std_logic_1164.all;
5  use IEEE.numeric_std.all;
6
7
8  entity fluxo_dados is
9      port (
10         clock:          in std_logic;
11         zera1, conta1:   in std_logic;
12         conta2, carrega2: in std_logic;
13         fim1, condicao1:  out std_logic;
14         saida:           out std_logic_vector(3 downto 0);
15         db_fim2:         out std_logic;
16         s_contagem1, db_contagem1: out std_logic_vector(3 downto 0)
17     );
18 end fluxo_dados;
19
20 architecture comportamental of fluxo_dados is
21
22     component contador is
23         port (
24             clock, zera, conta, carrega: in std_logic;
25             entrada:                     in std_logic_vector(3 downto 0);
26             contagem:                    out std_logic_vector(3 downto 0);
27             fim:                          out std_logic;
28         );
29     end component;
30
31     component comparador is
32         port (
33             A, B: in std_logic_vector(1 downto 0);
34             igual: out std_logic;
35         );
36     end component;
37
38 begin
39     contador1 : contador port map (clock, zera1, conta1, '0', '0000', s_contagem1, fim1);
40     contador2 : contador port map (clock, '0', conta2, carrega2, '0000', saida, db_fim2);
41     db_contagem1 <= s_contagem1;
42     comparador1: comparador port map (contagem(3) & contagem(2), contagem(1) & contagem(0), condicao1);
43 end comportamental;


```

Figura 7: Projeto estrutural do fluxo de dados em VHDL.


- c. Dado que o circuito utiliza o contador e o comparador que já havíamos testado e simulado, a montagem deve ser simples.
- Testaremos se as entradas zera1 e e carrega2 funcionam como esperado, respectivamente zerando db\_contagem1 e carregando “0000” na saída do contador2.

Após estes testes, basta checar se saídas do fluxo de dado tem valor 1 apenas nos momentos esperados.

- d. Para melhor avaliar o funcionamento do circuito, o simulamos no Quartus e obtivemos os seguintes resultados:



**Figura 8: Montagem do circuito fluxo\_dados**



**Figura 9: Simulação do fluxo de dados**

e. Designação dos pinos na FPGA:

Sinal	Ligação na Placa FPGA	Pino na FPGA
clock	GPIO	N16
zera1	chave SW0	U13
conta1	chave SW1	V13
carrega2	chave SW2	T13
conta2	chave SW3	T12
saída[0]	led LEDR0	AA2
saída[1]	led LEDR1	AA1
saída[2]	led LEDR2	W2
saída[3]	<não designar>	-----

condicao1	led LEDR3	Y3
fim1	led LEDR4	N2
db_contagem[0]	led LEDR5	N1
db_contagem[1]	led LEDR6	U2
db_contagem[2]	led LEDR7	U1
db_contagem[3]	led LEDR8	L2
fim	led LEDR9	L1

Tabela 1: designação de pinos na FPGA.

### 3. Projeto de um Sistema Digital

- a. Devemos projetar um circuito de acordo com as seguintes figuras:




Figura 10: diagrama de blocos circuito 4

```
entity circuito4 is
  port (
    clock, reset, iniciar: in std_logic;
    pronto, fim: out std_logic;
    saida: out std_logic_vector(3 downto 0);
    db_contagem1: out std_logic_vector(3 downto 0);
    db_zera1, db_conta1: out std_logic;
    db_conta2, db_carrega2: out std_logic;
    db_condicao1, db_fim2: out std_logic;
    db_estado: out std_logic_vector(2 downto 0)
  );
end circuito4;
```

Figura 11: formato esperado da interface externa de sinais.



Levando em consideração estas imagens, projetamos o seguinte circuito em vhd:

```

1  -- circuito4.vhd
2
3  library IEEE;
4  use IEEE.std_logic_1164.all;
5
6
7  entity circuito4 is
8  port(
9      clock, reset, iniciar: in std_logic;
10     pronto, fim:          out std_logic;
11     saida:                out std_logic_vector(3 downto 0);
12     db_contagem1:         out std_logic_vector(3 downto 0);
13     db_zer1, db_conta1:   out std_logic;
14     db_conta2, db_carrega2: out std_logic;
15     db_condicao1, db_fim2: out std_logic;
16     db_estado:           out std_logic_vector(2 downto 0)
17 );
18 end circuito4;
19
20 architecture comportamental of circuito4 is
21
22     component maquina_estados is
23     port ( clock, reset:      in std_logic;
24           iniciar, condicao1, fim: in std_logic;
25           pronto, zer1, conta1: out std_logic;
26           conta2, carrega2:   out std_logic;
27           db_estado:          out std_logic_vector(2 downto 0);
28           );
29     end component maquina_estados;
30
31     component fluxo_dados is
32     port ( clock:          in std_logic;
33           zer1, conta1:   in std_logic;
34           conta2, carrega2: in std_logic;
35           fim1, condicao1: out std_logic;
36           saida:          out std_logic_vector(3 downto 0);
37           db_fim2:        out std_logic;
38           db_contagem1:   out std_logic_vector(3 downto 0)
39           );
40     end component fluxo_dados;
41
42     maquina : maquina_estados port map(clock, reset, inicia, db_condicao1, fim, pronto, db_zer1, db_conta1, db_conta2, db_carrega2, db_estado);
43     fluxo   : fluxo_dados port map (clock, db_zer1, db_conta1, db_conta2, db_carrega2, fim, db_condicao1, saida, db_fim2, db_contagem1);
44 end comportamental;

```

Figura 12: circuito 4 em vhd

- b. No momento em que o sinal 'pronto' é ativado, a saída apresenta valor 0011 (ou 3 em decimal). Ao analisar o circuito e observar a simulação (abaixo) foi possível entender por quais passos o circuito teve de passar antes de emitir o sinal 'pronto'. Também foi possível perceber que, devido ao fato de que o circuito retorna ao seu estado inicial após atingir o estado 'final', o circuito continuará apresentando o valor 3 em sua saída ao emitir o sinal pronto novamente.
- c. Realizamos a simulação do funcionamento do circuito 4 e obtivemos o seguinte resultado:





Figura 13: Montagem do Circuito 4 (abrir o projeto para mais detalhes)



**Figura 14: Simulação do Circuito 4**

d. Designação dos pinos na FPGA para circuito4:

Sinal	Ligação na Placa FPGA	Pino na FPGA
clock	GPIO	N16
reset	chave SW0	U13
iniciar	chave SW1	V13
saída[0]	led LEDR0	AA2
saída[1]	led LEDR1	AA1
saída[2]	led LEDR2	W2
saída[3]	<não designar>	-----
db_contagem1[0]	led LEDR3	Y3
db_contagem1[1]	led LEDR4	N2
db_contagem1[2]	led LEDR5	N1
db_contagem1[3]	led LEDR6	U2
db_estado[0]	led LEDR7	U1
db_estado[1]	led LEDR8	L2
db_estado[2]	led LEDR9	L1

pronto	HEX 00	U21
fim	HEX 01	V21
db_zera1	HEX 02	W22
db_conta1	HEX 03	W21
db_conta2	HEX 04	Y22
db_carrega2	HEX 05	Y21
db_condicao1	HEX 06	AA22
db_fim2	<não designar>	-----

## Referências

4. Apostilas e documentos de apoio do site ~/labdig do PCS.
5. Apostilas disponíveis na plataforma e-Disciplinas.