

Nombre:	Correo:
Gustavo Alejandro Solorio Ramos	gustavo.solorio@iteso.mx
Nombre del curso:	Nombre del profesor:
Diseño de Sistemas Digitales	Dr. Omar Longoria Gándara
Práctica 1	BCD-> 7 Segmentos
Fecha: 11 de octubre de 2021	

Las siguientes tablas describen el desarrollo de un decodificador BDC a 7 segmentos, mostrando los resultados para los números del 1 al 9, siendo los casos restantes indistintos. Se toma como referencia la siguiente imagen tomando como los segmentos A – G los equivalentes para su asignación en la tarjeta de desarrollo DE10 lite.






Imagen 1. Configuración de display de 7 segmentos + punto decimal, se toma configuración de ánodo común


	BCD (0 a 9) a 7 Segmentos											
	Entradas				Salidas							
Decimal	SW3	SW2	SW1	SW0	HEX0[7]	HEX0[6]	HEX0[5]	HEX0[4]	HEX0[3]	HEX0[2]	HEX0[1]	HEX0[0]
0	0	0	0	0	1	1	0	0	0	0	0	0
1	0	0	0	1	1	1	1	1	1	0	0	1
2	0	0	1	0	1	0	1	0	0	1	0	0
3	0	0	1	1	1	0	1	1	0	0	0	0
4	0	1	0	0	1	0	0	1	1	0	0	1
5	0	1	0	1	1	0	0	1	0	0	1	0
6	0	1	1	0	1	0	0	0	0	0	1	0
7	0	1	1	1	1	1	1	1	1	0	0	0
8	1	0	0	0	1	0	0	0	0	0	0	0
9	1	0	0	1	1	0	0	1	0	0	0	0
Α	1	0	1	0	Х	Χ	Χ	Χ	Χ	Χ	Χ	Х
В	1	0	1	1	Х	Χ	Χ	Χ	Χ	Χ	Χ	Χ
С	1	1	0	0	Х	Χ	Χ	Χ	Χ	Χ	Χ	Х
D	1	1	0	1	Х	Χ	Χ	Χ	Χ	Χ	Χ	Х
Е	1	1	1	0	Х	Χ	Χ	Χ	Χ	Χ	Χ	Х
F	1	1	1	1	X	Х	Χ	Х	Х	Χ	Χ	Х




A continuación, se realiza la simplificación de los mapas de Karnaugh, así como las asignaciones equivalentes para su código en el archivo de Verilog utilizado en el proyecto










assign HEX0[5]= (SW[1] & SW[0]) | (~SW[2] & SW[1]) | (~SW[3] & ~SW[2] & SW[0]);






assign HEX0[3]=
(~SW[3]&~SW[2]&~SW[1]&SW[0]) | (SW[2]&~SW[1]&SW[0]);







assign $\text{HEXO}[1] = (\text{SW}[2] \& \sim \text{SW}[1] \& \text{SW}[0]) \mid (\text{SW}[2] \& \text{SW}[1] \& \sim \text{SW}[0]);$

assign HEX0[0]= (~SW [3] & ~SW[2] & ~SW[1] & SW[0]) | (SW[2] & ~SW[1] & ~SW[0]);

Una vez simplificadas las funciones por los mapas de Karnaugh, se procede a elaborar el archivo de Verilog con las declaraciones y asignaciones correspondientes, como muestra el siguiente código:

```
// This code is generated by Terasic System Builder
 module TAREA_1(
5
 //////// SEG7 ////////
6
 output
       [7:0]
           HEXO,
 //////// SW ///////
8
           SW
       [3:0]
9
 );
10
12 // REG/WIRE declarations
14
16 // Structural coding
```



- 18 assign HEX0[7]= 1'b1; // dot
- 19 assign $\text{HEXO}[6] = (\sim \text{SW}[3] \& \sim \text{SW}[2] \& \sim \text{SW}[1]) \mid (\text{SW}[2] \& \text{SW}[1] \& \text{SW}[0]); //G$
- 20 assign HEX0[5]= (SW[1] & SW[0]) | (~SW[2] & SW[1]) | (~SW[3] & ~SW[2] & SW[0]); // F
- 21 assign HEX0[4]= (SW[0]) | (SW[2] & ~SW[1]);// E
- 22 assign HEX0[3]= (~SW[3] & ~SW[2] & ~SW[1] & SW[0]) | (SW[2] & ~SW[1] & ~SW[0]) | (SW[2] & SW[1] & SW[0]); // D
- 23 assign $HEX0[2] = (\sim SW[2] \& SW[1] \& \sim SW[0]); // C$
- 24 assign HEX0[1]= (SW[2] & ~SW[1] & SW[0]) | (SW[2] & SW[1] & ~SW[0]); // B
- 25 assign HEX0[0]= (~SW[3] & ~SW[2] & ~SW[1] & SW[0]) | (SW[2] & ~SW[1] & ~SW[0]); // A
- 26 endmodule

Código 1. Programación ejecutada en el archivo de Verilog, asociado como el "Top Level" del proyecto de Quartus II.

Como paso adicional, antes de la compilación y programación del proyecto, se designan los pines sin usar como un estado de entrada triestado, para que se mantengan apagados los pines que no estén en uso para esta implementación.




Imagen 2. Configuración del dispositivo MAX 10 10M50DAF484C7G para las directivas de los pines sin usar