

CENTRO EDUCACIONAL DA FUNDAÇÃO SALVADOR ARENA

FACULDADE ENGENHEIRO SALVADOR ARENA

ENGENHARIA DE COMPUTAÇÃO

GUSTAVO TRINDADE RODRIGUES

LUCAS BARBOZA SILVA

MATHEUS HENRIQUE GONÇALVES NUNES

VICTOR OLIVEIRA MALVÃO

**RELATÓRIO DE PROJETO: MODULAÇÕES UNIPOLAR NRZ-L E NRZ-I EM
FPGA**

São Bernardo do Campo

2025

RESUMO

O presente relatório descreve o projeto, a implementação e a análise de dois moduladores digitais de codificação de linha unipolar — **NRZ-L (Non-Return-to-Zero Level)** e **NRZ-I (Non-Return-to-Zero Invert)** — desenvolvidos em VHDL e simulados na ferramenta Xilinx Vivado para a plataforma FPGA Basys 3 (Digilent). Os circuitos foram descritos por meio de arquivos source e testbench, configurados com período de clock de 10.000 ps, CYCLES_PER_BIT = 4 e DATA_WIDTH = 16 bits. As simulações funcionais confirmaram o comportamento correto de cada codificação: o NRZ-L mapeia diretamente o nível de tensão ao valor do bit, ao passo que o NRZ-I utiliza transições de nível para representar o bit 1. Os módulos foram sintetizados, implementados e gravados na placa Basys 3, com validação visual pelos LEDs e display de sete segmentos. Como atividade complementar, foi realizada a demonstração de saída via interface VGA. A análise comparativa evidenciou as vantagens e limitações de cada método frente a aspectos de sincronismo, componente DC e robustez à inversão de polaridade.

Palavras-chave: NRZ-L; NRZ-I; FPGA; VHDL; Vivado; Basys 3; Codificação de Linha; Modulação Digital.

SUMÁRIO

1 INTRODUÇÃO	4
2 FUNDAMENTAÇÃO TEÓRICA	4
2.1 Codificação de Linha Unipolar NRZ-L	4
2.2 Codificação de Linha Unipolar NRZ-I	5
3 METODOLOGIA	5
3.1 Ferramentas Utilizadas	5
3.2 Etapas do Trabalho	6
4 DESENVOLVIMENTO	6
4.1 Módulo NRZ-L	6
4.2 Módulo NRZ-I	8
4.3 Extra — Saída VGA	9
4.4 Dificuldades Encontradas e Soluções Adotadas	9
5 RESULTADOS	10
5.1 Simulações — NRZ-L	10
5.2 Simulações — NRZ-I	11
5.3 Placa em Funcionamento	11
5.4 Saída VGA	12
6 COMPARAÇÃO NRZ-L vs. NRZ-I	13
7 CONCLUSÕES	14
REFERÊNCIAS	14

1 INTRODUÇÃO

A transmissão confiável de dados entre dispositivos digitais exige técnicas de codificação de linha que representem bits de forma adequada ao canal de comunicação utilizado. Dentre os métodos mais fundamentais, as codificações da família NRZ (Non-Return-to-Zero) constituem a base de diversas interfaces seriais modernas, como USB e RS-232, sendo amplamente estudadas em cursos de engenharia de computação e engenharia elétrica.

O presente trabalho teve como objetivo geral implementar dois moduladores NRZ em hardware reconfigurável (FPGA), utilizando a linguagem VHDL e o ambiente Xilinx Vivado. Como objetivos específicos, buscou-se: (a) descrever em nível de hardware o comportamento dos moduladores NRZ-L e NRZ-I; (b) executar e analisar simulações funcionais com sequências de 16 bits; (c) sintetizar e gravar os projetos na placa Basys 3; e (d) comparar os dois métodos quanto às suas características de sinal e aplicabilidade.

A motivação reside na importância prática do domínio de codificações de linha para engenheiros que atuam com sistemas embarcados e comunicações digitais, onde a escolha inadequada do método de codificação pode comprometer o sincronismo, a largura de banda ou a integridade do sinal.

2 FUNDAMENTAÇÃO TEÓRICA

As codificações de linha são responsáveis por mapear sequências de bits em formas de onda elétricas adequadas à transmissão por um canal físico. Os métodos NRZ se caracterizam pela ausência de retorno ao nível zero durante o intervalo de

cada bit, diferenciando-se dos métodos RZ (Return-to-Zero). As variantes unipolares operam com tensões exclusivamente positivas, sem cruzamento do nível zero (HAYKIN; MOHER, 2007; FOROUZAN, 2008).

2.1 Codificação de Linha Unipolar NRZ-L

No método **NRZ-L (NRZ-Level)**, o nível de tensão do sinal determina diretamente o valor do bit transmitido: tensão máxima (nível lógico alto) representa o bit 1, e tensão mínima (nível lógico baixo, zero no caso unipolar) representa o bit 0. O sinal permanece no nível correspondente durante todo o período do bit, sem transições intermediárias. A decodificação é direta, bastando ao receptor comparar o nível recebido com uma tensão de referência (FOROUZAN, 2008).

Sua principal limitação é a sensibilidade à inversão de polaridade no canal — caso haja inversão, todos os bits são decodificados de forma errada. Além disso, sequências longas de bits iguais resultam em sinal constante, comprometendo a sincronização entre transmissor e receptor.

2.2 Codificação de Linha Unipolar NRZ-I

No método **NRZ-I (NRZ-Invert)**, a informação é codificada nas transições do sinal, e não no nível absoluto. Quando o bit a ser transmitido é 1, ocorre uma inversão do nível atual para o nível oposto; quando o bit é 0, o sinal permanece no mesmo nível do período anterior. Portanto, o receptor monitora a ocorrência ou ausência de mudanças, dispensando o conhecimento do nível de referência absoluto (HAYKIN; MOHER, 2007).

Esta abordagem confere ao NRZ-I maior robustez à inversão de polaridade, uma vez que uma inversão global do sinal não altera a sequência de transições. No entanto, sequências longas de bits 0 produzem sinal constante, gerando o mesmo problema de sincronismo observado no NRZ-L.

3 METODOLOGIA

O trabalho adotou uma abordagem incremental, partindo do estudo teórico até a validação em hardware físico, seguindo as etapas descritas a seguir.

3.1 Ferramentas Utilizadas

- **Xilinx Vivado Design Suite** — síntese lógica, simulação funcional, implementação e geração de bitstream;
- **VHDL (VHSIC Hardware Description Language)** — linguagem de descrição de hardware utilizada para codificação dos módulos source e testbench;
- **Placa Basys 3 (Digilent / Xilinx)** — FPGA Artix-7 com 16 switches, 16 LEDs, display de sete segmentos e conector VGA;
- **Osciloscópio / Analisador Lógico** — utilizado opcionalmente para verificação do sinal de saída nos pinos da placa.

3.2 Etapas do Trabalho

- Estudo teórico das codificações NRZ-L e NRZ-I, com levantamento bibliográfico sobre comunicação digital e codificação de linha;

- Implementação em VHDL dos módulos source (circuito modulador) e testbench (ambiente de simulação) para cada método;
- Configuração e execução das simulações funcionais no Vivado, com análise dos waveforms obtidos;
- Síntese lógica, implementação e geração do bitstream para a placa Basys 3;
- Gravação dos projetos na placa e validação do funcionamento pelos indicadores visuais (LEDs e display);
- Desenvolvimento do módulo extra de saída VGA e verificação em monitor;
- Análise comparativa entre NRZ-L e NRZ-I e elaboração do relatório.

4 DESENVOLVIMENTO

Nesta seção são descritas as decisões de projeto adotadas em cada módulo implementado, abrangendo a estrutura da máquina de estados, a escolha dos parâmetros temporais, os modos de operação e as dificuldades encontradas ao longo do desenvolvimento.

4.1 Módulo NRZ-L

O modulador NRZ-L foi projetado como uma máquina de estados finitos (FSM) síncrona, operando na borda de subida do clock do sistema. A escolha pela abordagem FSM deve-se à clareza que esta estrutura oferece para o controle de sequências temporais em VHDL, além de facilitar a verificação formal do comportamento do circuito.

4.1.1 Estrutura da FSM e Modos de Operação

O circuito opera em três modos (estados) distintos:

- **IDLE:** estado inicial e de espera. O modulador permanece neste modo com a saída `o_nrzl` em nível baixo até que o sinal de habilitação `i_start` seja ativado. Ao detectar `i_start` em nível alto, a FSM registra internamente o vetor de dados de entrada (`i_data[15:0]`) em `s_data_reg`, evitando corrupção do dado durante a transmissão, e transita para o estado TRANSMITTING;
- **TRANSMITTING:** estado de transmissão bit a bit. A cada período de bit — definido pelo contador `s_clk_count` e pela constante `CYCLES_PER_BIT` — o módulo extrai o bit mais significativo do registrador interno, aplica

diretamente à saída `s_nrzi` (1 → nível alto, 0 → nível baixo) e desloca `s_data_reg` para o próximo bit. O processo se repete até que todos os `DATA_WIDTH` bits sejam transmitidos;

- **DONE:** estado de finalização. Após a transmissão do último bit, a FSM ativa o sinal `o_done` por um ciclo de clock, sinalizando a conclusão da transmissão, e retorna ao estado IDLE para aguardar um novo ciclo.

4.1.2 Parâmetros Temporais Adotados

A duração do pulso por bit foi definida pela equação: $T_{\text{bit}} = \text{CLK_PERIOD} \times \text{CYCLES_PER_BIT}$. Com `CLK_PERIOD` = 10.000 ps (10 ns) e `CYCLES_PER_BIT` = 4, obteve-se $T_{\text{bit}} = 40$ ns por bit. Esta escolha foi motivada pela necessidade de manter um período de bit suficientemente longo para ser observável na simulação e nas formas de onda do Vivado, sem exigir tempo de simulação excessivo. Para uma transmissão de 16 bits, o tempo total de transmissão é de 640 ns.

A constante `DATA_WIDTH` foi fixada em 16, correspondendo ao número de switches disponíveis na placa Basys 3. O vetor de teste utilizado na simulação foi `i_data` = 1010101011110000 (hexadecimal: aaf0).

4.1.3 Saída Auxiliar — LEDs e Display

O sinal `o_leds[15:0]` foi mapeado para o registrador interno `s_data_reg`, permitindo a visualização em tempo real, por meio dos LEDs da placa, dos bits restantes a serem transmitidos. O display de sete segmentos foi utilizado para exibir o valor hexadecimal do dado atual. Esta decisão de projeto facilita a validação visual do funcionamento sem necessidade de equipamento de medição adicional.

4.2 Módulo NRZ-I

O modulador NRZ-I adota estrutura de FSM equivalente à do NRZ-L, com os mesmos três estados (IDLE, TRANSMITTING e DONE) e os mesmos parâmetros temporais. A diferença fundamental reside na lógica de geração do sinal de saída durante o estado TRANSMITTING.

4.2.1 Lógica de Codificação NRZ-I

Enquanto no NRZ-L o bit determina diretamente o nível da saída, no NRZ-I o módulo mantém em memória o nível atual do sinal (sinal interno `s_nrzi`). A cada novo bit extraído do registrador:

- **Bit = 1:** o sinal `s_nrzi` é invertido (`NOT s_nrzi`), produzindo uma transição de nível;
- **Bit = 0:** o sinal `s_nrzi` é mantido no mesmo valor, sem transição.

Esta lógica exige que o módulo preserve o estado do sinal entre períodos de bit, o que foi implementado por meio de um flip-flop registrador interno. A inicialização de `s_nrzi` em nível baixo (0) foi definida como padrão, garantindo comportamento determinístico após o reset.

4.2.2 Parâmetros Adicionais — Nível Esperado

O testbench do módulo NRZ-I inclui a constante **`C_EXPECTED_LEVEL[15:0]`**, que armazena o padrão esperado de saída ao final da transmissão. Este recurso foi

adotado para permitir verificação automática de correção na simulação, comparando o comportamento simulado com o resultado teórico calculado manualmente para a sequência de teste 0110100101011100 (hexadecimal: 695c).

4.3 Extra — Saída VGA

Como atividade complementar, foi implementado um módulo de saída VGA que utiliza a forma de onda modulada gerada pelo NRZ-L/NRZ-I para desenhar o sinal em um monitor conectado à placa Basys 3. O módulo VGA gera os sinais de sincronismo horizontal (HSYNC) e vertical (VSYNC) compatíveis com a resolução 640×480 a 60 Hz, padrão suportado pelo conector VGA da placa.

A abordagem adotada consistiu em mapear o sinal modulado ao pixel correspondente na linha horizontal ativa do frame: pixels em nível alto foram representados em verde (R=0, G=255, B=0) e pixels em nível baixo em preto, produzindo uma representação visual da onda NRZ na tela do monitor. A validação foi realizada por inspeção visual, conforme registrado na Figura 5.

4.4 Dificuldades Encontradas e Soluções Adotadas

- **Temporização do contador de clock:** inicialmente, o contador `s_clk_count` foi codificado com limite `CYCLES_PER_BIT`, resultando em um período de bit com um ciclo a mais do que o esperado. O problema foi corrigido ajustando o limite para `CYCLES_PER_BIT - 1`, pois a contagem inicia em zero;

- **Estabilidade do dado de entrada:** verificou-se que alterações em `i_data` durante a transmissão causavam corrupção do sinal modulado. A solução adotada foi a captura do dado em um registrador interno (`s_data_reg`) no momento em que `i_start` é ativado, isolando o circuito de modulação de variações externas;
- **Sincronismo do reset:** o sinal de reset (`rst`) foi implementado como síncrono à borda de subida do clock, evitando glitches causados por resets assíncronos em síntese para FPGA;
- **Conflito de saídas no módulo VGA:** durante o desenvolvimento do módulo extra, houve conflito de drivers no sinal de cor RGB devido à atribuição concorrente de valores em múltiplos processos. O problema foi resolvido centralizando toda a lógica de atribuição de cor em um único processo combinacional.

5 RESULTADOS

5.1 Simulações — NRZ-L

A simulação do modulador NRZ-L foi executada com os parâmetros: CLK_PERIOD = 10.000 ps, CYCLES_PER_BIT = 4, DATA_WIDTH = 16 e sequência de entrada **i_data = aaf0h (1010101011110000b)**. O sinal de saída o_nrzl apresentou correspondência direta entre o nível lógico e o bit transmitido, confirmando o comportamento esperado da codificação NRZ-L.

Observa-se no waveform que, para a sequência alternada inicial (101010...), o sinal apresenta elevada frequência de chaveamento. Na subsequência de quatro bits 1 consecutivos (1111), o sinal permanece em nível alto por quatro períodos de bit completos, sem retorno ao zero — característica definitiva do método NRZ. O sinal o_done permaneceu em 0 durante toda a transmissão, sendo ativado ao final do ciclo completo.




Figura 1 — Waveform da simulação NRZ-L no Xilinx Vivado (cursor em 150 ns). Fonte: autores (2025).

5.2 Simulações — NRZ-I

A simulação do modulador NRZ-I foi executada com os mesmos parâmetros de clock e DATA_WIDTH. A sequência de teste utilizada foi **i_data = 695ch (0110100101011100b)**, com nível inicial de $s_nrzi = 0$. O sinal de saída **o_nrzi** apresentou transições exclusivamente nos bits 1 da sequência, mantendo o nível anterior para os bits 0, confirmando o comportamento correto da codificação NRZ-I.

Verifica-se na waveform que, para a subsequência 011 (bits 0→1→1), o sinal parte de nível baixo, mantém o nível baixo no primeiro bit 0, inverte para alto no bit 1 seguinte e inverte novamente para baixo no próximo bit 1. O sinal **o_done** foi ativado brevemente ao final de cada ciclo completo de 16 bits. A waveform se estende até aproximadamente 1.000 ns, cobrindo a transmissão integral da sequência.




Figura 2 — Waveform da simulação NRZ-I no Xilinx Vivado (cursor em 300 ns). Fonte: autores (2025).

5.3 Placa em Funcionamento

Após a síntese e a gravação dos bitstreams na placa Basys 3, o funcionamento de ambos os moduladores foi validado por inspeção visual dos LEDs e do display de sete segmentos. Os LEDs LD0 a LD15 exibiram o progresso da transmissão, deslocando os bits do vetor a cada período de bit configurado. O display apresentou o valor hexadecimal do dado sendo processado.




Figura 3 — Placa Basys 3 em operação com o módulo NRZ-L gravado. Fonte: autores (2025).




Figura 4 — Placa Basys 3 em operação com o módulo NRZ-I gravado (video demo). Fonte: autores (2025).

Em ambas as figuras, é possível observar a placa Basys 3 com o FPGA Artix-7 (Xilinx) energizada, com o LED de alimentação aceso (vermelho) e o LED DONE (verde). A iluminação dos LEDs individuais varia conforme o padrão de bits da sequência configurada, evidenciando o deslocamento do registrador interno a cada período de bit.

5.4 Saída VGA

O módulo extra de saída VGA foi gravado na placa e validado por conexão direta ao monitor ThinkVision via cabo VGA. A tela exibiu o sinal modulado em verde

sobre fundo preto, representando visualmente a forma de onda NRZ gerada em tempo real pelo FPGA. A Figura 5 registra a configuração do ambiente de teste.




Figura 5 — Placa Basys 3 conectada ao monitor ThinkVision via VGA, exibindo saída do módulo NRZ. Fonte: autores (2025).

Observa-se na Figura 5 a placa Basys 3 sobre a embalagem original (Digilent), conectada ao monitor por cabo VGA. A tela apresenta coloração verde uniforme, correspondente ao sinal modulado em nível alto sustentado — resultado de uma sequência com predominância de bits 1 (no NRZ-L) ou de múltiplas transições (no NRZ-I). O segundo monitor à direita exibe a interface do Vivado com o projeto aberto.

6 COMPARAÇÃO NRZ-L VS. NRZ-I

A Tabela 1 apresenta uma síntese comparativa das principais características dos dois métodos de codificação implementados, com base nos resultados teóricos e nas observações das simulações.

Característica	NRZ-L	NRZ-I
Princípio de codificação	Nível de tensão determina o bit: alto = 1, baixo = 0	Transição de nível = bit 1; ausência de transição = bit 0
Componente DC	Varia conforme o conteúdo da sequência	Tende a ser maior — sinal permanece mais tempo em nível alto em sequências com muitos 0s
Frequência média do sinal	Maior, pois alterna a cada mudança de bit	Menor — alternâncias ocorrem apenas para bits 1

Tabela 1 — Comparação entre NRZ-L e NRZ-I. Fonte: autores (2025).

A análise dos waveforms obtidos com a mesma sequência de dados confirma que o sinal NRZ-L apresenta maior frequência de alternâncias, pois cada bit determina diretamente o nível do sinal. Para a sequência 1010..., o sinal alterna a cada período de bit, gerando uma componente de frequência mais elevada. Esta característica torna o NRZ-L mais detectável por filtros passa-faixa com bandas em frequências mais altas.

O sinal NRZ-I, por sua vez, apresenta maior componente DC para sequências ricas em bits 0, pois o sinal permanece no nível anterior sem transições. Para a mesma sequência de teste, o NRZ-I gerou períodos mais longos de sinal constante, confirmando o valor mais elevado de `C_EXPECTED_LEVEL` observado na simulação.

Do ponto de vista de complexidade de implementação em FPGA, ambos os módulos apresentaram área de lógica reconfigurável muito semelhante, uma vez que a diferença entre NRZ-L e NRZ-I resume-se à substituição da atribuição direta do bit pela lógica de inversão condicional. Não foram observadas diferenças significativas de timing ou de utilização de recursos na síntese.

7 CONCLUSÕES

O presente projeto demonstrou com sucesso a implementação, simulação e validação em hardware dos moduladores NRZ-L e NRZ-I em VHDL para a plataforma FPGA Basys 3. A abordagem por máquina de estados finitos mostrou-se adequada para a descrição precisa do comportamento temporal de cada modulador, oferecendo clareza na estrutura do código e facilidade de depuração.

Os resultados das simulações funcionais no Vivado confirmaram plena aderência dos circuitos às especificações teóricas de cada codificação. A gravação na placa Basys 3 e a validação visual por meio dos LEDs e do display de sete segmentos corroboraram o funcionamento correto em hardware físico. A demonstração extra da saída VGA evidenciou a flexibilidade da plataforma FPGA para integração de múltiplas interfaces de saída em um mesmo projeto.

Entre os principais aprendizados obtidos, destacam-se: (a) a importância do registro interno do dado de entrada para garantir estabilidade durante a transmissão; (b) o cuidado necessário com o limite do contador de clock (`CYCLES_PER_BIT - 1` vs. `CYCLES_PER_BIT`); e (c) a distinção prática entre codificação baseada em nível (NRZ-L) e baseada em transição (NRZ-I), com suas implicações para sincronismo e robustez ao canal.

Como limitações observadas, aponta-se que ambos os métodos NRZ são vulneráveis à perda de sincronismo em sequências longas de bits iguais. Como trabalhos futuros, sugere-se a implementação de codificações com melhor desempenho de sincronização, como Manchester Diferencial, 4B/5B ou 8B/10B, bem

como a adição de mecanismos de detecção e correção de erros (FEC) para avaliação em condições reais de ruído no canal.

REFERÊNCIAS

FOROUZAN, Behrouz A. Comunicação de dados e redes de computadores. 4. ed. São Paulo: McGraw-Hill, 2008.

HAYKIN, Simon; MOHER, Michael. Sistemas de comunicação. 4. ed. Porto Alegre: Bookman, 2007.

IEEE. IEEE Standard VHDL Language Reference Manual. IEEE Std 1076-2008. New York: IEEE, 2009.

PEDRONI, Volnei A. Circuit design and simulation with VHDL. 2. ed. Cambridge: MIT Press, 2010.

DIGILENT. Basys 3 Reference Manual. Pullman: Digilent, 2022. Disponível em: <https://digilent.com/reference/programmable-logic/basys-3/reference-manual>. Acesso em: jun. 2025.

XILINX. Vivado Design Suite User Guide: Logic Simulation (UG900). San Jose: Xilinx, 2022. Disponível em: <https://www.xilinx.com/support/documentation>. Acesso em: jun. 2025.