

SECRETARIA DE EDUCAÇÃO PROFISSIONAL E TECNOLÓGICA
INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SANTA CATARINA
INSTITUTO FEDERAL
CURSO DE ENGENHARIA DE TELECOMUNICAÇÕES - CÂMPUS SÃO JOSÉ

RELATÓRIO TÉCNICO

AVALIAÇÃO 01 - PARTE 2

Arthur Cadore Matuella Barcella Gabriel Luiz Espindola Pedro

Itens solicitados no relatório técnico:

- Tabela do decodificador (simplificar com don't care)
- Circuito completo
- Formas de onda da simulação
- QAR do projeto
- Zipar relatório e QAR com o nome da dupla.

TABELA DO CIRCUITO DECODIFICADOR (VERSÃO SIMPLIFICADA):

Abaixo está a tabela do circuito decodificador finalizada, as expressões redundantes foram retiradas com o uso de bits de don't care "X":

Mnemônico	<u>oc-</u>	OC- 3	OC- 2	<u>oc-</u> <u>1</u>	<u>oc-</u>	N	<u>z</u>	WrPC	<u>Sel</u> <u>A1</u>	<u>Sel</u> <u>A0</u>	<u>SelB</u>	WrAcc	<u>Op</u> Sel	Rd Ram	<u>Wr</u> Ram	Branch (jump)	<u>WrNZ</u>
HLT	<u>0</u>	<u>0</u>	<u>0</u>	<u>0</u>	<u>0</u>	X	X	<u>0</u>	X	<u>X</u>	<u>X</u>	<u>0</u>	<u>X</u>	1	<u>0</u>	<u>0</u>	<u>0</u>
<u>STO</u>	<u>0</u>	<u>0</u>	<u>0</u>	<u>0</u>	1	<u>X</u>	<u>x</u>	1	<u>X</u>	<u>X</u>	<u>x</u>	<u>0</u>	<u>X</u>	<u>0</u>	1	<u>0</u>	<u>0</u>
<u>LD</u>	<u>0</u>	<u>0</u>	<u>0</u>	1	<u>0</u>	<u>X</u>	<u>x</u>	1	<u>0</u>	<u>0</u>	<u>X</u>	<u>1</u>	<u>X</u>	1	<u>0</u>	<u>0</u>	<u>0</u>
<u>LDI</u>	<u>0</u>	<u>0</u>	0	1	1	X	X	1	<u>0</u>	1	X	1	X	1	<u>0</u>	<u>0</u>	<u>0</u>
<u>ADD</u>	<u>0</u>	<u>0</u>	1	<u>0</u>	<u>0</u>	<u>X</u>	<u>x</u>	1	1	<u>0</u>	<u>0</u>	<u>1</u>	<u>0</u>	<u>1</u>	<u>0</u>	<u>0</u>	1
<u>ADDI</u>	<u>0</u>	<u>0</u>	1	<u>0</u>	1	<u>X</u>	<u>x</u>	<u>1</u>	1	<u>0</u>	1	1	<u>0</u>	<u>1</u>	<u>0</u>	<u>0</u>	1
<u>SUB</u>	<u>0</u>	<u>0</u>	1	1	<u>0</u>	<u>X</u>	<u>X</u>	1	<u>1</u>	<u>0</u>	<u>0</u>	1	<u>1</u>	1	<u>0</u>	<u>0</u>	1



SECRETARIA DE EDUCAÇÃO PROFISSIONAL E TECNOLÓGICA
INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SANTA CATARINA
INSTITUTO FEDERAL
CURSO DE ENGENHARIA DE TELECOMUNICAÇÕES - CÂMPUS SÃO JOSÉ

<u>SUBI</u>	<u>0</u>	<u>0</u>	1	1	<u>1</u>	<u>x</u>	<u>x</u>	1	<u>1</u>	<u>0</u>	<u>1</u>	<u>1</u>	1	1	<u>0</u>	<u>0</u>	1
BEQ	<u>0</u>	1	<u>0</u>	<u>0</u>	<u>0</u>	<u>X</u>	<u>0</u>	1	<u>X</u>	<u>X</u>	X	<u>0</u>	<u>X</u>	1	<u>0</u>	<u>0</u>	<u>0</u>
	<u>0</u>	1	<u>0</u>	<u>0</u>	<u>0</u>	<u>X</u>	1	1	<u>X</u>	<u>X</u>	<u>X</u>	<u>0</u>	<u>X</u>	1	<u>0</u>	<u>1</u>	<u>0</u>
<u>BNE</u>	<u>0</u>	1	<u>0</u>	<u>0</u>	1	<u>X</u>	<u>0</u>	<u>1</u>	<u>X</u>	<u>X</u>	<u>X</u>	<u>0</u>	<u>X</u>	<u>1</u>	<u>0</u>	<u>1</u>	<u>o</u>
	<u>0</u>	1	<u>0</u>	<u>0</u>	1	<u>X</u>	1	1	<u>X</u>	<u>X</u>	<u>X</u>	<u>0</u>	<u>X</u>	<u>1</u>	<u>0</u>	<u>0</u>	<u>o</u>
	0	1	0	1	0	0	<u>0</u>	1	X	X	X	<u>0</u>	X	1	<u>0</u>	1	<u>0</u>
<u>BGT</u>	0	1	<u>0</u>	1	<u>0</u>	<u>X</u>	1	1	<u>X</u>	<u>X</u>	<u>X</u>	<u>0</u>	<u>X</u>	1	<u>0</u>	<u>0</u>	<u>0</u>
	<u>0</u>	1	<u>0</u>	1	<u>0</u>	1	<u>x</u>	1	<u>x</u>	<u>X</u>	<u>X</u>	<u>0</u>	<u>X</u>	<u>1</u>	<u>0</u>	<u>0</u>	<u>o</u>
205	<u>0</u>	1	0	1	1	<u>0</u>	<u>x</u>	1	<u>x</u>	<u>x</u>	<u>X</u>	<u>0</u>	<u>x</u>	1	<u>0</u>	1	<u>o</u>
<u>BGE</u>	0	1	0	1	1	<u>0</u>	<u>X</u>	1	X	<u>X</u>	<u>X</u>	<u>0</u>	<u>X</u>	1	<u>0</u>	1	<u>0</u>
	0	1	1	<u>0</u>	<u>0</u>	<u>0</u>	<u>X</u>	1	<u>x</u>	<u>X</u>	<u>X</u>	<u>0</u>	<u>X</u>	1	<u>0</u>	<u>0</u>	<u>0</u>
<u>BLT</u>	<u>0</u>	1	1	<u>0</u>	<u>0</u>	1	<u>X</u>	1	<u>X</u>	<u>X</u>	<u>X</u>	<u>0</u>	<u>X</u>	1	<u>0</u>	1	<u>0</u>
	<u>0</u>	1	1	<u>0</u>	1	<u>0</u>	<u>0</u>	1	<u>x</u>	<u>x</u>	<u>X</u>	<u>0</u>	<u>x</u>	1	<u>0</u>	<u>0</u>	<u>o</u>
BLE	0	1	1	<u>0</u>	1	<u>0</u>	1	1	X	<u>X</u>	X	<u>0</u>	X	1	<u>0</u>	1	<u>0</u>
	0	1	1	<u>0</u>	1	1	<u>0</u>	1	<u>X</u>	<u>X</u>	<u>X</u>	<u>0</u>	<u>X</u>	1	<u>0</u>	1	<u>0</u>
	<u>0</u>	1	1	<u>0</u>	1	1	1	1	<u>X</u>	<u>X</u>	<u>X</u>	<u>0</u>	<u>X</u>	1	<u>0</u>	<u>0</u>	<u>0</u>
<u>JMP</u>	<u>0</u>	1	1	1	<u>0</u>	<u>x</u>	<u>X</u>	1	<u>x</u>	<u>X</u>	<u>X</u>	<u>0</u>	<u>X</u>	1	<u>0</u>	<u>1</u>	<u>0</u>
NOP	<u>0</u>	1	1	1	1	X	X	1	X	X	Χ	<u>0</u>	X	1	<u>0</u>	<u>0</u>	<u>0</u>
						<u>X</u>	<u>X</u>	1	X	X	X	<u>0</u>	X	1	<u>0</u>	<u>0</u>	<u>0</u>
	1	1	1	1	1	<u>x</u>	<u>x</u>	1	<u>x</u>	<u>x</u>	<u>X</u>	<u>0</u>	<u>x</u>	1	<u>0</u>	<u>0</u>	<u>0</u>

TABELA DO CIRCUITO DECODIFICADOR (LOGISIM):

Após definir as saídas caso a caso, com a tabela finalizada, a mesma foi passada para o logisim, para a montagem do circuito, abaixo está uma sessão da tabela importada no logisim:



SECRETARIA DE EDUCAÇÃO PROFISSIONAL E TECNOLÓGICA
INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SANTA CATARINA
INSTITUTO FEDERAL
CURSO DE ENGENHARIA DE TELECOMUNICAÇÕES - CÂMPUS SÃO JOSÉ

A	В	С	D	E	F	WrPC	SelA1	SelA0	SelB	WrACC	OPsel	RdRAM	WrRAM	Branch	WrNZ
0	0	0	0	0	0	0	Х	Х	Х	0	Х	1	0	0	0
0	0	0	0	0	1	0	X	Х	X	0	X	1	0	0	0
0	0	0	0	1	0	0	X	X	Х	0	Х	1	0	0	0
0	0	0	0	1	1	0	Х	Х	Х	0	Х	1	0	0	0
0	0	0	1	0	0	1	X	X	X	0	X	0	1	0	0
0	0	0	1	0	1	1	X	X	X	0	X	0	1	0	0
0	0	0	1	1	0	1	X	X	X	0	Х	0	1	0	0
0	0	0	1	1	1	1	X	x	X	0	X	0	1	0	0
0	0	1	0	0	0	1	0	0	Х	1	X	1	0	0	0
0	0	1	0	0	1	1	0	0	X	1	X	1	0	0	0
0	0	1	0	1	0	1	0	0	Х	1	X	1	0	0	0
0	0	1	0	1	1	1	0	0	X	1	X	1	0	0	0
0	0	1	1	0	0	1	0	1	X	1	X	1	0	0	0
0	0	1	1	0	1	1	0	1	X	1	X	1	0	0	0
0	0	1	1	1	0	1	0	1	Х	1	Х	1	0	0	0
0	0	1	1	1	1	1	0	1	Х	1	Х	1	0	0	0
0	1	0	0	0	0	1	1	0	0	1	0	1	0	0	1
0	1	0	0	0	1	1	1	0	0	1	0	1	0	0	1
0	1	0	0	1	0	1	1	0	0	1	0	1	0	0	1
0	1	0	0	1	1	1	1	0	0	1	0	1	0	0	1
0	1	0	1	0	0	1	1	0	1	1	0	1	0	0	1
0	1	0	1	0	1	1	1	0	1	1	0	1	0	0	1
0	1	0	1	1	0	1	1	0	1	1	0	1	0	0	1
0	1	0	1	1	1	1	1	0	1	1	0	1	0	0	1
0	1	1	0	0	0	1	1	0	0	1	1	1	0	0	1
0	1	1	0	0	1	1	1	0	0	1	1	1	0	0	1
0	1	1	0	1	0	1	1	0	0	1	1	1	0	0	1
0	1	1	0	1	1	1	1	0	0	1	1	1	0	0	1
0	1	1	1	0	0	1	1	0	1	1	1	1	0	0	1
0	1	1	1	0	1	1	1	0	1	1	1	1	0	0	1
0	1	1	1	1	0	1	1	0	1	1	1	1	0	0	1
0	1	1	1	1	1	1	1	0	1	1	1	1	0	0	1

- A: OpCode[3]

- B: OpCode[2]

- C: OpCode[1]

- **D: OpCode**[0]

- E: N

- F: Z


CIRCUITO DECODIFICADOR (MONTAGEM DO CIRCUITO):

Uma vez com a tabela importada no logisim, utilizamos a ferramenta para gerar o circuito através da tabela proposta, o circuito está exibido abaixo:

INSTITUTO FEDERAL SANTA CATARINA

MINISTÉRIO DA EDUCAÇÃO

SECRETARIA DE EDUCAÇÃO PROFISSIONAL E TECNOLÓGICA
INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SANTA CATARINA
INSTITUTO FEDERAL
CURSO DE ENGENHARIA DE TELECOMUNICAÇÕES - CÂMPUS SÃO JOSÉ







SECRETARIA DE EDUCAÇÃO PROFISSIONAL E TECNOLÓGICA
INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SANTA CATARINA
INSTITUTO FEDERAL
CURSO DE ENGENHARIA DE TELECOMUNICAÇÕES - CÂMPUS SÃO JOSÉ

FORMAS DE ONDA (SIMULAÇÃO QUARTUS):

Abaixo está uma captura do formato de onda obtido nas saídas do circuito decodificador variando sua entrada:




Para verificar se as saídas das operações lógicas estão coerentes, utilizamos a ferramenta de agrupamento para juntar todos os parâmetros de entrada e os de saída, conforme a imagem abaixo:





SECRETARIA DE EDUCAÇÃO PROFISSIONAL E TECNOLÓGICA
INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SANTA CATARINA
INSTITUTO FEDERAL
CURSO DE ENGENHARIA DE TELECOMUNICAÇÕES - CÂMPUS SÃO JOSÉ

Em seguida, configuramos as entradas de maneira sequencial, conforme é utilizado pela tabela verdade para representar todos os casos possíveis, conforme a imagem abaixo:



Por fim, utilizamos a ferramenta de compilação para gerar os sinais de saída e comparamos a saída com as respectivas linhas da tabela verdade original, abaixo está um exemplo:



SECRETARIA DE EDUCAÇÃO PROFISSIONAL E TECNOLÓGICA
INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SANTA CATARINA
INSTITUTO FEDERAL
CURSO DE ENGENHARIA DE TELECOMUNICAÇÕES - CÂMPUS SÃO JOSÉ

