

**INSTITUTO
FEDERAL**

Santa Catarina

Câmpus
São José

Relógio HHMMSS em VHDL

Dispositivos Lógicos Programáveis I

Sumário

1	Desenvolvimento	3
1.1	Objetivos	3
1.2	Passo 1: Projete um Relógio-HHMMSS utilizando linguagem VHDL	3
1.3	Passo 2: Simule os componentes e o relógio completo no ModelSim	10
1.4	Passo 3: Implemente o relógio no kit DE2-115:	13
2	Referências bibliográficas	14

1 Desenvolvimento

1.1 Objetivos

- Passo 1: Projete um Relógio-HHMMSS utilizando linguagem VHDL.
- Passo 2: Simule os componentes e o relógio completo no ModelSim
- Passo 3: Implemente o relógio no kit DE2-115 e teste-o.

1.2 Passo 1: Projete um Relógio-HHMMSS utilizando linguagem VHDL

Para iniciar o desenvolvimento do relógio, criei os códigos auxiliares para operar como componentes do relógio, os quais são os seguintes:

- div-clk: Responsavel pelo processo de divisão do clock do chipset para a frequência correta.
- bcd2ssd: Responsavel por fazer a conversão de código BCD para SSD (para impressão nos displays)
- counter Responsavel pela contagem do tempo.

O primeiro código, respectivo ao div-clk está apresentado abaixo:

```
1 library ieee;
2   use ieee.numeric_std.all;
3   use ieee.std_logic_1164.all;
4
5 entity div_clk is
6   generic (
7     div : natural := 50
8   );
9   port (
10    -- in
11    clk_in : in    std_logic;
12    rst    : in    std_logic;
13    -- out
14    clk_out : out   std_logic
15  );
16 end entity div_clk;
17
18 architecture v1 of div_clk is
19
20 begin
21
22   l1 : process (clk_in, rst) is
23
24     variable count : integer range 0 to div - 1;
25
26   begin
27
28     if (rst = '1') then
29       count := 0;
30       clk_out <= '1';
31     elsif rising_edge(clk_in) then
32       if (count = div - 1) then
33         count := 0;
34         clk_out <= '1';
35       else
36         count := count + 1;
37         clk_out <= '0';
```

```

38     end if;
39     end if;
40
41     end process l1;
42
43 end architecture v1;
44
45 configuration conf_div_clk of div_clk is
46     for v1 end for;
47 -- for v2 end for;
48
49 end conf_div_clk;

```

O segundo código, respectivo a tradução de BCD para SSD, está apresentado abaixo:

```

1 library ieee;
2   use ieee.std_logic_1164.all;
3   use ieee.numeric_std.all;
4
5 entity bcd2ssd is
6   port (
7     bin      : in    std_logic_vector(3 downto 0);
8     ssd_out  : out   std_logic_vector(6 downto 0);
9     ac_ccn   : in    std_logic
10  );
11 end entity bcd2ssd;
12
13 architecture rtl1 of bcd2ssd is
14
15   signal ssd      : std_logic_vector(6 downto 0);
16   signal bin_int  : integer range 0 to 9;
17
18 begin
19
20   ssd_out <= ssd when ac_ccn = '1' else
21             not ssd;
22   bin_int <= to_integer(unsigned(bin));
23
24   with bin_int select ssd <=
25     "0111111" when 0,
26     "0000110" when 1,
27     "1011011" when 2,
28     "1001111" when 3,
29     "1100110" when 4,
30     "1101101" when 5,
31     "1111101" when 6,
32     "0000111" when 7,
33     "1111111" when 8,
34     "1101111" when 9,
35     "1000000" when others;
36
37 end architecture rtl1;

```

O terceiro código, respectivo a contagem de tempo, está apresentado abaixo:

```

1 library ieee;
2   use ieee.numeric_std.all;
3   use ieee.std_logic_1164.all;
4
5 entity counter is
6   generic (
7     max_decimal : integer := 2;
8     max_unit    : integer := 3;

```

```

9      n          : integer := 9
10 );
11 port (
12     -- in
13     clk : in      std_logic;
14     rst : in      std_logic;
15     -- out
16     bcd_unit   : out  std_logic_vector(3 downto 0);
17     bcd_decimal : out  std_logic_vector(3 downto 0);
18     clk_out    : out  std_logic
19 );
20 end entity counter;
21
22 architecture v1 of counter is
23
24 begin
25
26     prc : process (clk, rst) is
27
28         variable count_unit, count_decimal : integer range 0 to 9;
29
30     begin
31
32         if (rst = '1') then
33             count_unit := 0;
34             count_decimal := 0;
35             clk_out <= '1';
36         elsif rising_edge(clk) then
37             clk_out <= '0';
38
39             if (count_unit = max_unit and count_decimal = max_decimal) then
40                 count_decimal := 0;
41                 count_unit := 0;
42                 clk_out <= '1';
43             elsif (count_unit = n) then
44                 count_unit := 0;
45                 if (count_decimal = max_decimal) then
46                     count_decimal := 0;
47                 else
48                     count_decimal := count_decimal + 1;
49                 end if;
50             else
51                 count_unit := count_unit + 1;
52             end if;
53         end if;
54
55         bcd_unit <= std_logic_vector(to_unsigned(count_unit, 4));
56         bcd_decimal <= std_logic_vector(to_unsigned(count_decimal, 4));
57
58     end process prc;
59
60 end architecture v1;

```

Uma vez com os três códigos já estruturados e testados, dei início ao desenvolvimento do relógio em si, através de componentes, quando finalizado o código ficou conforme abaixo:

```

1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
4
5 entity clock is
6 port(
7     -- Input ports

```

```

8   clk      : in      std_logic;
9   enable   : in      std_logic;
10  reset    : in      std_logic;
11  ac_ccn   : in      std_logic;
12
13  -- Output SSD ports, to connect on 7segment display.
14  ssd_seconds_unit   : out std_logic_vector(6 downto 0);
15  ssd_seconds_decimal : out std_logic_vector(6 downto 0);
16  ssd_minutes_unit   : out std_logic_vector(6 downto 0);
17  ssd_minutes_decimal : out std_logic_vector(6 downto 0);
18  ssd_hours_unit     : out std_logic_vector(6 downto 0);
19  ssd_hours_decimal  : out std_logic_vector(6 downto 0)
20 );
21 end entity;
22
23 architecture ifsc of clock is
24
25     component div_clk is
26         generic (
27             div : natural := 50
28         );
29         port (
30             clk_in  : in      std_logic;
31             rst     : in      std_logic;
32             clk_out : out     std_logic
33         );
34     end component div_clk;
35
36     component bcd2ssd is
37         port (
38             bin      : in      std_logic_vector(3 downto 0);
39             ssd_out  : out     std_logic_vector(6 downto 0);
40             ac_ccn   : in      std_logic
41         );
42     end component bcd2ssd;
43
44     component counter is
45         generic (
46             max_decimal : integer := 2;
47             max_unit    : integer := 3;
48             n           : integer := 9
49         );
50         port (
51             clk      : in      std_logic;
52             rst      : in      std_logic;
53             bcd_unit  : out     std_logic_vector(3 downto 0);
54             bcd_decimal : out     std_logic_vector(3 downto 0);
55             clk_out   : out     std_logic
56         );
57     end component counter;
58
59     signal clk_seconds : std_logic;
60     signal clk_minutes : std_logic;
61     signal clk_hours   : std_logic;
62     signal clk_days    : std_logic;
63
64     signal bcd_unit_seconds : std_logic_vector (3 downto 0);
65     signal bcd_decimal_seconds : std_logic_vector (3 downto 0);
66
67     signal bcd_unit_minutes : std_logic_vector (3 downto 0);
68     signal bcd_decimal_minutes : std_logic_vector (3 downto 0);
69
70     signal bcd_unit_hours : std_logic_vector (3 downto 0);

```

```

71  signal bcd_decimal_hours    : std_logic_vector (3 downto 0);
72
73  begin
74
75  div_clk_1 : component div_clk
76  generic map(
77    div => 50
78  )
79  port map (
80    clk_in  => clk,
81    clk_out => clk_seconds,
82    rst     => reset
83  );
84
85  -- Counter Section:
86
87  bcd_counter_seconds : component counter
88  generic map (
89    max_decimal => 5,
90    max_unit    => 9,
91    n           => 9
92  )
93  port map (
94    clk          => clk_seconds,
95    rst          => reset,
96    bcd_unit     => bcd_unit_seconds,
97    bcd_decimal  => bcd_decimal_seconds,
98    clk_out      => clk_minutes
99  );
100
101  bcd_counter_minutes : component counter
102  generic map (
103    max_decimal => 5,
104    max_unit    => 9,
105    n           => 9
106  )
107  port map (
108    clk          => clk_minutes,
109    rst          => reset,
110    bcd_unit     => bcd_unit_minutes,
111    bcd_decimal  => bcd_decimal_minutes,
112    clk_out      => clk_hours
113  );
114
115  bcd_counter_hours : component counter
116  generic map (
117    max_decimal => 2,
118    max_unit    => 3,
119    n           => 9
120  )
121  port map (
122    clk          => clk_hours,
123    rst          => reset,
124    bcd_unit     => bcd_unit_hours,
125    bcd_decimal  => bcd_decimal_hours,
126    clk_out      => clk_days
127  );
128
129  -- SSD section:
130
131  bcd2ssd_seconds_unit : component bcd2ssd
132  port map (
133    bin      => bcd_unit_seconds,

```

```

134     ssd_out => ssd_seconds_unit,
135     ac_ccn  => ac_ccn
136 );
137
138 bcd2ssd_seconds_decimal : component bcd2ssd
139 port map (
140     bin      => bcd_decimal_seconds,
141     ssd_out  => ssd_seconds_decimal,
142     ac_ccn   => ac_ccn
143 );
144
145
146 bcd2ssd_minutes_unit : component bcd2ssd
147 port map (
148     bin      => bcd_unit_minutes,
149     ssd_out  => ssd_minutes_unit,
150     ac_ccn   => ac_ccn
151 );
152
153 bcd2ssd_minutes_decimal : component bcd2ssd
154 port map (
155     bin      => bcd_decimal_minutes,
156     ssd_out  => ssd_minutes_decimal,
157     ac_ccn   => ac_ccn
158 );
159
160
161 bcd2ssd_hours_unit : component bcd2ssd
162 port map (
163     bin      => bcd_unit_hours,
164     ssd_out  => ssd_hours_unit,
165     ac_ccn   => ac_ccn
166 );
167
168 bcd2ssd_hours_decimal : component bcd2ssd
169 port map (
170     bin      => bcd_decimal_hours,
171     ssd_out  => ssd_hours_decimal,
172     ac_ccn   => ac_ccn
173 );
174
175 end architecture;

```

O código apresenta a seguinte estrutura:

As entradas abaixo são respectivas ao clock, reset e modo de operação dos leds (a entrada enable não foi implementada):

- clk : in std-logic;
- enable : in std-logic;
- reset : in std-logic;
- ac-ccn : in std-logic;

As saídas abaixo são conectadas a cada display, cada saída é um vetor de 7bits, e cada bit do vetor alimenta um LED diferente do relógio, que faz com que os LEDs acendam corretamente.

- ssd-seconds-unit : out std-logic-vector(6 downto 0);
- ssd-seconds-decimal : out std-logic-vector(6 downto 0);

- `ssd-minutes-unit : out std-logic-vector(6 downto 0);`
- `ssd-minutes-decimal : out std-logic-vector(6 downto 0);`
- `ssd-hours-unit : out std-logic-vector(6 downto 0);`
- `ssd-hours-decimal : out std-logic-vector(6 downto 0)`

A conexão que existe entre os componentes é realizada através dos sinais abaixo. Os sinais de clocks foram utilizados para conectar a saída de um contador na entrada de outro, assim, quando um contador estoura sua contagem (ou seja, chega no 59s por exemplo), ele dispara um sinal de clock (assíncrono) para que o próximo contador faça uma contagem.

O processo se repete para minutos, horas e dias (sendo que o clock de dias não é utilizado):

```

1
2  signal clk_seconds : std_logic;
3  signal clk_minutes : std_logic;
4  signal clk_hours   : std_logic;
5  signal clk_days    : std_logic;
6
7  signal bcd_unit_seconds : std_Logic_vector (3 downto 0);
8  signal bcd_decimal_seconds : std_Logic_vector (3 downto 0);
9
10 signal bcd_unit_minutes : std_Logic_vector (3 downto 0);
11 signal bcd_decimal_minutes : std_Logic_vector (3 downto 0);
12
13 signal bcd_unit_hours : std_Logic_vector (3 downto 0);
14 signal bcd_decimal_hours : std_Logic_vector (3 downto 0);

```

Os sinais BCD são utilizados para levar os vetores de quatro bits em BCD para os conversores de BCD para SSD. Assim o valor que está sendo contado e modificado a cada segundo é impresso após ser convertido pelo componente de SSD.

Em seguida, temos a sessão de componentes, onde o primeiro componente descrito é o `div-clk`, responsável por gerar e dividir o clock, o valor de "div" neste caso 50, é o valor pela qual o clock será dividido. Neste exemplo o tempo só seria contado corretamente caso o chip tivesse um clock de 50Hz que fosse inserido no `clk-in`.

```

1  div_clk_1 : component div_clk
2    generic map(
3      div => 50
4    )
5    port map (
6      clk_in  => clk,
7      clk_out => clk_seconds,
8      rst     => reset
9    );

```

Como é possível verificar acima, a saída deste elemento é levada para o `clk-seconds`, que irá contar as unidades de segundo.

O componente mencionado (primeiro contador) é exibido abaixo, note que sua entrada vem do `div-clk`, e este contador é responsável por contar os segundos até o limite de 59.

Cada vez que chega neste valor, o contador estoura e inicia sua contagem, neste momento ele envia um pulso de clock para o `clk-out`. A cada instante, o valor contador é enviado para os componentes de BCD para impressão:

```

1  bcd_counter_seconds : component counter
2    generic map (
3      max_decimal => 5,
4      max_unit    => 9,

```

```

5      n          => 9
6    )
7    port map (
8      clk         => clk_seconds,
9      rst         => reset,
10     bcd_unit     => bcd_unit_seconds,
11     bcd_decimal  => bcd_decimal_seconds,
12     clk_out      => clk_minutes
13   );

```

Os componentes de BCD para SSD estão descritos abaixo, note que suas entradas (BCD) vem do componente explicado anteriormente. Uma vez que recebeu os dados para imprimir, basta que este componente saiba qual a forma de alimentação dos leds (catodo comum ou anodo comum), isto é configuravel através da porta ac_ccn.

O componente então converte os dados de BCD para SSD que são levados para as saídas expostas anteriormente.

```

1 bcd2ssd_seconds_unit : component bcd2ssd
2 port map (
3   bin    => bcd_unit_seconds,
4   ssd_out => ssd_seconds_unit,
5   ac_ccn => ac_ccn
6 );
7
8 bcd2ssd_seconds_decimal : component bcd2ssd
9 port map (
10  bin    => bcd_decimal_seconds,
11  ssd_out => ssd_seconds_decimal,
12  ac_ccn => ac_ccn
13 );

```

1.3 Passo 2: Simule os componentes e o relógio completo no ModelSim

Uma vez com o código definido, fiz sua compilação para iniciar os testes no ModelSim:

FONTE: Elaborado pelo autor




Figura 1: Compilação no Quartus

A compilação resultou no seguinte RTL:

FONTE: Elaborado pelo autor




Figura 2: RTL do relógio

Para fazer os testes no modelSim, montei o seguinte wave.do:

```

1 onerror {resume}
2 quietly WaveActivateNextPane {} 0
3 add wave -noupdate -divider CLOCKS
4 add wave -noupdate /clock/clk_days
5 add wave -noupdate /clock/clk_hours
6 add wave -noupdate /clock/clk_minutes
7 add wave -noupdate /clock/clk_seconds
8 add wave -noupdate /clock/clk
9 add wave -noupdate /clock/ac_ccn
10 add wave -noupdate -divider Inputs
11 add wave -noupdate /clock/enable
12 add wave -noupdate /clock/reset
13 add wave -noupdate -divider {BCD OUTPUTS}
14 add wave -noupdate /clock/bcd_decimal_hours
15 add wave -noupdate /clock/bcd_unit_hours
16 add wave -noupdate /clock/bcd_decimal_minutes
17 add wave -noupdate /clock/bcd_unit_minutes
18 add wave -noupdate /clock/bcd_decimal_seconds
19 add wave -noupdate /clock/bcd_unit_seconds
20 add wave -noupdate -divider {SSD OUTPUTS}
21 add wave -noupdate /clock/ssd_hours_decimal
22 add wave -noupdate /clock/ssd_hours_unit
23 add wave -noupdate /clock/ssd_minutes_decimal
24 add wave -noupdate /clock/ssd_minutes_unit
25 add wave -noupdate /clock/ssd_seconds_decimal
26 add wave -noupdate /clock/ssd_seconds_unit
27 TreeUpdate [SetDefaultTree]
28 WaveRestoreCursors {{Cursor 1} {69240520 ps} 0}
29 quietly wave cursor active 1
30 configure wave -namecolwidth 242
31 configure wave -valuecolwidth 40
32 configure wave -justifyvalue left
33 configure wave -signalnamewidth 0
34 configure wave -snapdistance 10
35 configure wave -datasetprefix 0
36 configure wave -rowmargin 4
37 configure wave -childrowmargin 2
38 configure wave -gridoffset 0
39 configure wave -gridperiod 1
40 configure wave -griddelta 40

```

```

41 configure wave -timeline 0
42 configure wave -timelineunits hr
43 update
44 WaveRestoreZoom {999999995686 ps} {9999999996280 ps}

```

Também montei o tb.do para realizar a configuração automatizada:

```

1
2 vlib rtl_work
3 vmap work rtl_work
4
5 vcom -93 -work work {../../clock.vhd}
6
7 vcom -93 -work work {../../bcd2ssd.vhd}
8
9 vcom -93 -work work {../../counter.vhd}
10
11 vcom -93 -work work {../../div_clk.vhd}
12
13 vsim work.clock(ifsc)
14
15 do wave.do
16
17 force -freeze sim:/clock/ac_ccn 1 0
18
19 force -freeze sim:/clock/reset 1 0, 0 10
20
21 force -freeze sim:/clock/clk 1 0, 0 {100ms } -r 200ms
22
23 run 1min

```

Os códigos apresentados acima geram o seguinte RTL:

FONTE: Elaborado pelo autor




Figura 3: RTL simulado no modelsim

OBS: Irei conversar com o professor na proxima aula sobre o RTL apresentado, pois não apresenta o mesmo formato de onda obtido em sala.

1.4 Passo 3: Implemente o relógio no kit DE2-115:

Após testar o circuito (em sala) e validar seu funcionamento, configurei os pinos do chip para testá-lo utilizando um kit de desenvolvimento.

Para isso, a seguinte tabela de pinagem foi montada no pin-planner seguindo as especificações da wiki.

FONTE: Elaborado pelo autor

Node Name	Direction	Location	I/O Bank	VREF Group	I/O Standard	Reserved	Current Strength	Slew Rate	Differential Pair	Tri-Buffer	Preservation
ac_cn	Input	PIN_AA22	5	B5_N2	2.5 V (default)		8mA (default)				
clk	Input	PIN_Y2	2	B2_N0	2.5 V (default)		8mA (default)				
enable	Input	PIN_Y23	5	B5_N2	2.5 V (default)		8mA (default)				
reset	Input	PIN_Y24	5	B5_N2	2.5 V (default)		8mA (default)				
ssd_hour...cimal[6]	Output	PIN_AA14	3	B3_N0	2.5 V (default)		8mA (default)	2 (default)			
ssd_hour...cimal[5]	Output	PIN_AG18	4	B4_N2	2.5 V (default)		8mA (default)	2 (default)			
ssd_hour...cimal[4]	Output	PIN_AF17	4	B4_N2	2.5 V (default)		8mA (default)	2 (default)			
ssd_hour...cimal[3]	Output	PIN_AH17	4	B4_N2	2.5 V (default)		8mA (default)	2 (default)			
ssd_hour...cimal[2]	Output	PIN_AG17	4	B4_N2	2.5 V (default)		8mA (default)	2 (default)			
ssd_hour...cimal[1]	Output	PIN_AE17	4	B4_N2	2.5 V (default)		8mA (default)	2 (default)			
ssd_hour...cimal[0]	Output	PIN_AD17	4	B4_N2	2.5 V (default)		8mA (default)	2 (default)			
ssd_hours_unit[6]	Output	PIN_AC17	4	B4_N2	2.5 V (default)		8mA (default)	2 (default)			
ssd_hours_unit[5]	Output	PIN_AA15	4	B4_N2	2.5 V (default)		8mA (default)	2 (default)			
ssd_hours_unit[4]	Output	PIN_AB15	4	B4_N2	2.5 V (default)		8mA (default)	2 (default)			
ssd_hours_unit[3]	Output	PIN_AB17	4	B4_N1	2.5 V (default)		8mA (default)	2 (default)			
ssd_hours_unit[2]	Output	PIN_AA16	4	B4_N2	2.5 V (default)		8mA (default)	2 (default)			
ssd_hours_unit[1]	Output	PIN_AB16	4	B4_N2	2.5 V (default)		8mA (default)	2 (default)			
ssd_hours_unit[0]	Output	PIN_AA17	4	B4_N1	2.5 V (default)		8mA (default)	2 (default)			
ssd_minu...cimal[6]	Output	PIN_AH18	4	B4_N2	2.5 V (default)		8mA (default)	2 (default)			
ssd_minu...cimal[5]	Output	PIN_AF18	4	B4_N1	2.5 V (default)		8mA (default)	2 (default)			
ssd_minu...cimal[4]	Output	PIN_AG19	4	B4_N2	2.5 V (default)		8mA (default)	2 (default)			
ssd_minu...cimal[3]	Output	PIN_AH19	4	B4_N2	2.5 V (default)		8mA (default)	2 (default)			
ssd_minu...cimal[2]	Output	PIN_AB18	4	B4_N0	2.5 V (default)		8mA (default)	2 (default)			
ssd_minu...cimal[1]	Output	PIN_AC18	4	B4_N1	2.5 V (default)		8mA (default)	2 (default)			
ssd_minu...cimal[0]	Output	PIN_AD18	4	B4_N1	2.5 V (default)		8mA (default)	2 (default)			
ssd_minu...unit[6]	Output	PIN_AE18	4	B4_N2	2.5 V (default)		8mA (default)	2 (default)			
ssd_minu...unit[5]	Output	PIN_AF19	4	B4_N1	2.5 V (default)		8mA (default)	2 (default)			
ssd_minu...unit[4]	Output	PIN_AE19	4	B4_N1	2.5 V (default)		8mA (default)	2 (default)			
ssd_minu...unit[3]	Output	PIN_AH21	4	B4_N2	2.5 V (default)		8mA (default)	2 (default)			
ssd_minu...unit[2]	Output	PIN_AG21	4	B4_N2	2.5 V (default)		8mA (default)	2 (default)			
ssd_minu...unit[1]	Output	PIN_AA19	4	B4_N0	2.5 V (default)		8mA (default)	2 (default)			
ssd_minu...unit[0]	Output	PIN_AB19	4	B4_N0	2.5 V (default)		8mA (default)	2 (default)			
ssd_seco...cimal[6]	Output	PIN_Y19	4	B4_N0	2.5 V (default)		8mA (default)	2 (default)			
ssd_seco...cimal[5]	Output	PIN_AF23	4	B4_N0	2.5 V (default)		8mA (default)	2 (default)			
ssd_seco...cimal[4]	Output	PIN_AD24	4	B4_N0	2.5 V (default)		8mA (default)	2 (default)			

Figura 4: Pin-planner

Uma vez com a tabela preenchida, obtive a seguinte imagem do chip (vista do pin-planner):

FONTE: Elaborado pelo autor




Figura 5: Configuração do CHIP após pinagem

Em seguida, fiz o envio do código para a placa e fiz testes aumentando e diminuindo o valor do clock para validar a troca de sec, min e hora.

FONTE: Elaborado pelo autor




Figura 6: Relógio em operação após envio para a placa

Também alterei a polaridade dos leds para verificar se a inversão ocorre corretamente. Acima há uma imagem mostrando o relógio contando um horário corretamente.

2 Referências bibliográficas

Orientações do laboratório
Simulação Funcional usando o ModelSim