

Dispositivos Lógicos Progamáveis II

Consumo de área em bin2bcd e contagem binária

Arthur Cadore Matuella Barcella e Gabriel Luiz Espindola Pedro

Sumário

1. Descrição de desenvolvimento	3
2. Conceitos teóricos utilizados	3
3. Implementação com somador BCD:	3
4. Implementação com somador binário e conversor BCD:	
5. Conclusão:	
6. Códigos VHDL utilizados - Parte 1:	
7. Códigos VHDL utilizados - Parte 2:	
7.1. bin2bcd	4
7.2. binAdder	5
7.3. bcd2ssd:	5
7.4 Project-1 (declaração de componentes):	

1. Descrição de desenvolvimento

Figura 1: Definições de $x_1[n]$ e $x_2[n]$ Figura elaborada pelo autor

2. Conceitos teóricos utilizados

3. Implementação com somador BCD:

Para implementação da primeir parte da atividade, implementamos quatro códigos VHDL para a contagem ocorrer em diretamente em BCD.

Para isso, utilizamos os códigos bcd_counter, bcd2ssd, bcd2ssd e project1.

4. Implementação com somador binário e conversor BCD:

Para realizar a segunda etapa da atividade, implementamos quatro códigos VHDL para a contagem ocorrer em binário (de maneira mais simples), e em seguida realizar sua conversão para BCD. Para isso, utilizamos os códigos bin2bcd, binAdder e bcd2ssd, além de um código que declara os componentes utilizados, chamado project1.

O código bin2bcd é responsável por converter um número binário de 8 bits para BCD, dividindo o número em centenas, dezenas e unidades.

O código binAdder é responsável por somar dois números binários de 8 bits, e o código bcd2ssd é responsável por converter um número BCD para um display de 7 segmentos.

Por fim, o código project1 declara os componentes utilizados e realiza a conexão entre eles.

5. Conclusão:

Podemos concluir que a implementação X é mais rápida devido ao tempo de propagação amostrado em cada um dos casos. Também podemos concluir que a implementação Y é mais eficiente em termos de área, pois o consumo de área foi menor em relação à implementação X.

Implementacao	Área	Tempo de propagação
Parte 1		
Parte 2		

6. Códigos VHDL utilizados - Parte 1:

```
library ieee;
  use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
  use ieee.math real.all;
  entity bcd_adder_4d is
       port(
            b0, b1: in std_logic_vector(3 downto 0);
9
            a0, a1: in std_logic_vector(3 downto 0);
10
            s0, s1, s2: out std_logic_vector(3 downto 0)
12
   end entity bcd_adder_4d;
13
   architecture bcd_adder_4d of bcd_adder_4d is
        component bcd_adder is
16
            port(
17
                cin: in std_logic;
                a, b: in std_logic_vector(3 downto 0);
                s: out std_logic_vector(3 downto 0);
20
                cout: out std_logic
            );
       end component;
23
       signal c0, c1: std_logic;
25
   begin
       bcd_adder_0: bcd_adder port map(
26
            cin => '0',
            a \Rightarrow a0,
28
            b \Rightarrow b0,
            s => s0,
31
            cout => c0
32
       );
34
       bcd_adder_1: bcd_adder port map(
35
            cin => c0,
            a \Rightarrow a1,
37
            b => b1,
            s \Rightarrow s1,
38
            cout => c1
       );
41
42
       s2 <= "000" & c1;
43
   end architecture bcd_adder_4d;
```

7. Códigos VHDL utilizados - Parte 2:

7.1. bin2bcd

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
entity bin2bcd is
port (
```

```
: in std logic vector (7 downto 0);
           sd, su, sc : out std_logic_vector (3 downto 0)
9
       );
10
  end entity;
  architecture ifsc_v1 of bin2bcd is
12
       signal A uns
                            : unsigned (7 downto 0);
14
       signal sd_uns, su_uns, sc_uns : unsigned (7 downto 0);
16
   begin
       A_uns <= unsigned(A);
      sc uns \leq A uns/100;
18
       sd uns <= A uns/10;
20
       su uns <= A uns rem 10;
21
       SC
              <= std_logic_vector(resize(sc_uns, 4));
              <= std_logic_vector(resize(sd_uns, 4));
       sd
              <= std_logic_vector(resize(su_uns, 4));
       su
  end architecture;
```

7.2. binAdder

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
  entity binAdder is
6
       generic(
7
       Nlength: integer := 7
8
       );
       port(
10
      in 1: in std logic vector(Nlength - 1 downto 0);
      in_2: in std_logic_vector(Nlength - 1 downto 0);
      out 1: out std logic vector(Nlength downto 0)
14
15
       );
  end binAdder;
16
   architecture v1 of binAdder is
19
20
      signal bin1, bin2: unsigned(Nlength downto 0);
21
      signal out_bin: unsigned(Nlength downto 0);
22
23
   begin
24
       bin1 <= resize(unsigned(in_1),Nlength + 1);</pre>
26
       bin2 <= resize(unsigned(in_2),Nlength + 1);</pre>
28
       out bin <= bin1 + bin2;
       out 1 <= std logic vector(out bin);
29
30
  end v1;
```

7.3. bcd2ssd:

```
1 library ieee;
```

```
use ieee.std logic 1164.all;
   use ieee.numeric_std.all;
5
   entity bcd2ssd is
       port (
                   : in std_logic_vector(3 downto 0);
8
            ssd out : out std logic vector(6 downto 0);
9
            ac_ccn : in std_logic
10
       );
   end entity bcd2ssd;
  architecture bcd2ssd v1 of bcd2ssd is
13
14
       signal ssd : std_logic_vector(6 downto 0);
       signal bcd int : integer range 0 to 9;
16
   begin
19
       ssd out <= ssd when ac ccn = '1' else
20
            not ssd;
22
       bcd int <= to integer(unsigned(bcd));</pre>
       with bcd_int select ssd <=
            "011\overline{1}1111" when 0,
25
            "0000110" when 1,
26
            "1011011" when 2,
27
            "1001111" when 3,
28
            "1100110" when 4,
29
            "1101101" when 5,
30
            "1111101" when 6,
            "0000111" when 7,
32
            "1111111" when 8,
            "1101111" when 9.
            -- Character "E" when others:
35
            "1111001" when others;
36
37
  end architecture bcd2ssd v1;
```

7.4. Project-1 (declaração de componentes):

```
library ieee;
use ieee.std logic 1164.all;
  use ieee.numeric std.all;
3
5 entity project1 is
  port(
7
                        std logic;
     clk
                : in
8
                : in
                        std_logic;
     reset
                : in std logic vector(6 downto 0);
10
     input1
     input2
                : in std_logic_vector(6 downto 0);
13
                 : out std_logic_vector(6 downto 0);
     ssd unit
14
     ssd_decimal : out std_logic_vector(6 downto 0);
15
     ssd_centena : out std_logic_vector(6 downto 0)
```

```
16
  );
17
   end entity;
18
   architecture ifsc of project1 is
19
20
21
     component div_clk is
       generic (
23
         div : natural := 50
       );
24
25
       port (
                 : in
26
         clk in
                           std logic;
          rst
                  : in
                           std logic;
28
         clk out : out
                           std logic
29
       );
30
     end component div_clk;
31
32
     component bin2bcd is
33
       port (
                   : in std logic vector (7 downto 0);
34
35
            sd, su, sc : out std logic vector (3 downto 0)
36
       );
37
     end component bin2bcd;
38
39
     component bcd2ssd is
40
       port (
41
         bcd
                           std logic vector(3 downto 0);
                  : in
         ssd out : out
42
                           std logic vector(6 downto 0);
43
         ac_ccn : in
                           std logic
44
       );
45
     end component bcd2ssd;
46
47
     component binAdder is
48
       generic (
       Nlength : natural := 7
49
50
       );
51
       port(
52
      in_1: in std_logic_vector(Nlength - 1 downto 0);
      in 2: in std logic vector(Nlength - 1 downto 0);
53
      out 1: out std logic vector(Nlength downto 0)
54
55
       );
56
     end component binAdder;
57
58
     signal adder out : std logic vector(7 downto 0);
     signal bcd out0, bcd out1, bcd out2 : std logic vector(3 downto 0);
59
60
     signal ac ccn0, ac ccn1, ac ccn2 : std logic;
61
62
   begin
63
64
    adder : component binAdder
      generic map(
65
66
      Nlength => 7
67
      )
68
       port map (
69
         in 1 => input1,
         in 2 => input2,
70
                    => adder_out
71
         out 1
72
       );
```

```
73
     bin2bcd_1 : component bin2bcd
74
75
        port map (
        A => adder out,
76
77
        su => bcd_out0,
78
        sd => bcd_out1,
79
        sc => bcd out2
        );
80
81
82
      bcd2ssd 1 : component bcd2ssd
83
      port map (
             => bcd_out0,
        bcd
85
        ssd_out => ssd_unit,
86
      ac_ccn => ac_ccn0
87
      );
88
      bcd2ssd 2 : component bcd2ssd
89
90
      port map (
91
        bcd
              => bcd_out1,
92
        ssd out => ssd decimal,
93
      ac_ccn => ac_ccn1
94
95
      bcd2ssd_3 : component bcd2ssd
96
      port map (
97
98
        bcd => bcd_out2,
99
        ssd_out => ssd_centena,
100
       ac_ccn => ac_ccn2
101
      );
102
103
104 end architecture;
```