

Dispositivos Lógicos Progamáveis II

Consumo de área em bin2bcd e contagem binária

Arthur Cadore Matuella Barcella e Gabriel Luiz Espindola Pedro


Sumário

1. Descrição de desenvolvimento	3
2. Conceitos teóricos utilizados	3
3. Implementação com somador BCD	3
4. Implementação com somador binário e conversor BCD	4
5. Conclusão:	4
6. Códigos VHDL utilizados - Parte 1:	4
7. Códigos VHDL utilizados - Parte 2:	5
7.1. bin2bcd	5
7.2. binAdder	6
7.3. bcd2ssd:	6
7.4. Project-1 (declaração de componentes):	7

- 1. Descrição de desenvolvimento
- 2. Conceitos teóricos utilizados

asdsd

3. Implementação com somador BCD



INSTITUTO FEDERAL Santa Catarina

Figura 1: Definições de $x_1[n]$ e $x_2[n]$ Figura elaborada pelo autor

Para implementação da primeir parte da atividade, implementamos quatro códigos VHDL para a contagem ocorrer em diretamente em BCD.

Para isso, utilizamos os códigos bcd_counter, bcd2ssd, bcd2ssd e project1.

4. Implementação com somador binário e conversor BCD

Para realizar a segunda etapa da atividade, implementamos quatro códigos VHDL para a contagem ocorrer em binário (de maneira mais simples), e em seguida realizar sua conversão para BCD. Para isso, utilizamos os códigos bin2bcd, binAdder e bcd2ssd, além de um código que declara os componentes utilizados, chamado project1.

O código bin2bcd é responsável por converter um número binário de 8 bits para BCD, dividindo o número em centenas, dezenas e unidades.

O código binAdder é responsável por somar dois números binários de 8 bits, e o código bcd2ssd é responsável por converter um número BCD para um display de 7 segmentos.

Por fim, o código project1 declara os componentes utilizados e realiza a conexão entre eles.

5. Conclusão:

Podemos concluir que a implementação 1 é mais rápida devido ao tempo de propagação amostrado em cada um dos casos. Também podemos concluir que a implementação Y é mais eficiente em termos de área, pois o consumo de área foi menor em relação à implementação X.

Implementacao	Área (LE)	Tempo de propagação (ns)
Parte 1	48	3.823
Parte 2	83	13.699

6. Códigos VHDL utilizados - Parte 1:

```
library ieee;
use ieee.std_logic_1164.all;

<sup>3</sup> use ieee.numeric std.all;

4 use ieee.math_real.all;
6 entity bcd_adder_4d is
7
       port(
           b0, b1: in std_logic_vector(3 downto 0);
9
           a0, a1: in std logic vector(3 downto 0);
           s0, s1, s2: out std logic vector(3 downto 0)
10
       );
12
  end entity bcd_adder_4d;
  architecture bcd adder 4d of bcd adder 4d is
14
15
       component bcd adder is
           port(
16
                cin: in std logic;
                a, b: in std_logic_vector(3 downto 0);
18
19
                s: out std_logic_vector(3 downto 0);
```

```
20
                   cout: out std_logic
              );
22
         end component;
23
         signal c0, c1: std_logic;
25
   begin
26
        bcd adder 0: bcd adder port map(
27
              cin => '0',
              a \Rightarrow a0,
28
29
              b \Rightarrow b0,
              s => s0,
31
              cout => c0
32
         );
33
34
        bcd_adder_1: bcd_adder port map(
35
              cin => c0,
              a \Rightarrow a1,
37
             b \Rightarrow b1,
38
              s \Rightarrow s1,
39
              cout => c1
         );
41
         s2 <= "000" & c1;
42
43
   end architecture bcd adder 4d;
```

7. Códigos VHDL utilizados - Parte 2:

7.1. bin2bcd

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
5 entity bin2bcd is
6
       port (
                  : in std logic vector (7 downto 0);
           sd, su, sc : out std_logic_vector (3 downto 0)
       );
10
  end entity;
  architecture ifsc_v1 of bin2bcd is
12
                            : unsigned (7 downto 0);
       signal A uns
14
       signal sd_uns, su_uns, sc_uns : unsigned (7 downto 0);
16
   begin
17
       A uns <= unsigned(A);
18
      sc_uns <= A_uns/100;</pre>
19
       sd_uns <= A_uns/10;
20
       su_uns <= A_uns rem 10;</pre>
21
              <= std_logic_vector(resize(sc_uns, 4));
22
              <= std_logic_vector(resize(sd_uns, 4));
       sd
```

```
su <= std_logic_vector(resize(su_uns, 4));
end architecture;</pre>
```

7.2. binAdder

```
library ieee;
   use ieee.std_logic_1164.all;
   use ieee.numeric std.all;
  entity binAdder is
6
       generic(
       Nlength: integer := 7
8
       );
9
       port(
10
11
      in_1: in std_logic_vector(Nlength - 1 downto 0);
      in 2: in std logic vector(Nlength - 1 downto 0);
12
      out 1: out std logic vector(Nlength downto 0)
14
       );
  end binAdder;
16
  architecture v1 of binAdder is
18
19
      signal bin1, bin2: unsigned(Nlength downto 0);
      signal out_bin: unsigned(Nlength downto 0);
22
23
   begin
24
       bin1 <= resize(unsigned(in 1),Nlength + 1);</pre>
25
       bin2 <= resize(unsigned(in_2),Nlength + 1);</pre>
28
       out bin <= bin1 + bin2;
29
       out_1 <= std_logic_vector(out_bin);</pre>
  end v1;
```

7.3. bcd2ssd:

```
library ieee;
  use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
5
  entity bcd2ssd is
6
       port (
                   : in std_logic_vector(3 downto 0);
8
           ssd_out : out std_logic_vector(6 downto 0);
9
           ac_ccn : in std_logic
10
11
  end entity bcd2ssd;
  architecture bcd2ssd_v1 of bcd2ssd is
13
14
15
       signal ssd : std_logic_vector(6 downto 0);
```

```
signal bcd_int : integer range 0 to 9;
16
17
18
   begin
19
       ssd out <= ssd when ac ccn = '1' else
20
           not ssd;
       bcd_int <= to_integer(unsigned(bcd));</pre>
23
       with bcd_int select ssd <=
24
25
            "0111111" when 0,
            "0000110" when 1,
            "1011011" when 2,
27
            "1001111" when 3,
            "1100110" when 4,
            "1101101" when 5,
30
           "1111101" when 6,
31
           "0000111" when 7,
           "1111111" when 8,
33
            "1101111" when 9,
34
            -- Character "E" when others:
            "1111001" when others;
  end architecture bcd2ssd_v1;
```

7.4. Project-1 (declaração de componentes):

```
library ieee;
  use ieee.std_logic_1164.all;
  use ieee.numeric std.all;
  entity project1 is
   port(
7
     clk
                 : in
                         std logic;
8
     reset
                : in
                         std_logic;
10
     input1
                : in std_logic_vector(6 downto 0);
     input2
                 : in std_logic_vector(6 downto 0);
12
13
     ssd unit
                 : out std_logic_vector(6 downto 0);
     ssd_decimal : out std_logic_vector(6 downto 0);
14
     ssd_centena : out std_logic_vector(6 downto 0)
15
16
17
   end entity;
   architecture ifsc of projectl is
19
20
21
     component div clk is
22
       generic (
         div : natural := 50
23
24
       );
       port (
                          std logic;
         clk in : in
                          std_logic;
27
                 : in
         rst
                          std_logic
28
         clk_out : out
```

```
29
       );
30
     end component div clk;
31
     component bin2bcd is
33
       port (
34
                   : in std_logic_vector (7 downto 0);
35
           sd, su, sc : out std logic vector (3 downto 0)
36
37
     end component bin2bcd;
38
39
     component bcd2ssd is
40
       port (
41
         bcd
                           std_logic_vector(3 downto 0);
                  : in
42
         ssd out : out
                           std_logic_vector(6 downto 0);
43
         ac_ccn : in
                           std_logic
       );
44
45
     end component bcd2ssd;
46
     component binAdder is
47
       generic (
48
49
       Nlength: natural:= 7
50
       );
51
       port(
52
      in 1: in std logic vector(Nlength - 1 downto 0);
53
      in_2: in std_logic_vector(Nlength - 1 downto 0);
54
      out_1: out std_logic_vector(Nlength downto 0)
55
       );
     end component binAdder;
56
57
58
     signal adder out : std logic vector(7 downto 0);
     signal bcd_out0, bcd_out1, bcd_out2 : std_logic_vector(3 downto 0);
59
     signal ac_ccn0, ac_ccn1, ac_ccn2 : std_logic;
60
61
62
   begin
63
64
    adder : component binAdder
65
      generic map(
66
      Nlength => 7
67
68
       port map (
69
         in 1 => input1,
         in 2 => input2,
70
71
         out 1
                    => adder out
72
       );
73
74
    bin2bcd 1 : component bin2bcd
75
       port map (
76
         A => adder_out,
77
       su => bcd out0,
       sd => bcd_out1,
78
79
       sc => bcd out2
80
81
82
     bcd2ssd_1 : component bcd2ssd
83
     port map (
84
               => bcd out0,
       bcd
85
       ssd_out => ssd_unit,
```

```
86
      ac_ccn => ac_ccn0
87
     );
88
      bcd2ssd_2 : component bcd2ssd
89
90
      port map (
91
       bcd
            => bcd_out1,
92
       ssd_out => ssd_decimal,
93
      ac_ccn => ac_ccn1
94
      );
95
      bcd2ssd_3 : component bcd2ssd
96
97
      port map (
       bcd => bcd_out2,
98
       ssd_out => ssd_centena,
99
100
      ac_ccn => ac_ccn2
101
      );
102
103
104 end architecture;
```