

# Relogio HHMMSS em VHDL

Dispositivos Lógicos Progamáveis I

## Sumário

1	Desenvolvimento	3
	1.1 Objetivos	3
	1.2 Passo 1: Projete um Relogio-HHMMSS utilizando linguagem VHDL	3
	1.3 Passo 2: Simule os componentes e o relógio completo no ModelSim	10
	1.4 Passo 3: Implemente o relógio no kit DE2-115:	13
2	Referências bibliográficas	14

#### 1 Desenvolvimento

#### 1.1 Objetivos

- Passo 1: Projete um Relogio-HHMMSS utilizando linguagem VHDL.
- · Passo 2: Simule os componentes e o relógio completo no ModelSim
- Passo 3: Implemente o relógio no kit DE2-115 e teste-o.

#### 1.2 Passo 1: Projete um Relogio-HHMMSS utilizando linguagem VHDL

Para iniciar o desenvolvimento do relógio, criei os códigos auxiliares para operar como componentes do relógio, os quais são os seguintes:

- div-clk: Responsavel pelo processo de divisão do clock do chipset para a frequência correta.
- bcd2ssd: Responsavel por fazer a conversão de código BCD para SSD (para impressão nos displays)
- counter Responsavel pela contagem do tempo.

O primeiro código, respectivo ao div-clk está apresentado abaixo:

```
1 library ieee;
    use ieee.numeric_std.all;
2
3
    use ieee.std_logic_1164.all;
  entity div_clk is
   generic (
6
7
      div : natural := 50
    );
8
   port (
9
      -- in
10
      clk_in : in std_logic;
11
12
      rst : in std_logic;
13
      -- out
14
      clk_out : out std_logic
    );
15
16 end entity div_clk;
17
18 architecture v1 of div_clk is
19
20 begin
21
    11 : process (clk_in, rst) is
22
23
24
      variable count : integer range 0 to div - 1;
25
    begin
26
27
      if (rst = '1') then
28
        count := 0;
29
        clk_out <= '1';
30
      elsif rising_edge(clk_in) then
31
        if (count = div - 1) then
32
          count := 0;
33
          clk_out <= '1';
34
35
36
          count := count + 1;
          clk_out <= '0';
```

```
end if;
38
       end if;
39
40
41
     end process 11;
42
43
  end architecture v1;
44
45
   configuration conf_div_clk of div_clk is
46
       for v1 end for;
47
   -- for v2 end for;
48
  end conf_div_clk;
49
```

O segundo código, respectivo a tradução de BCD para SSD, está apresentado abaixo:

```
1 library ieee;
    use ieee.std_logic_1164.all;
 2
    use ieee.numeric_std.all;
 3
 5
  entity bcd2ssd is
 6
    port (
                       std_logic_vector(3 downto 0);
             : in
      ssd_out : out    std_logic_vector(6 downto 0);
 8
      ac_ccn : in
                       std_logic
9
    );
10
  end entity bcd2ssd;
11
12
13
  architecture rtl1 of bcd2ssd is
14
15
    signal ssd
                   : std_logic_vector(6 downto 0);
    signal bin_int : integer range 0 to 9;
16
17
18 begin
19
    ssd_out <= ssd when ac_ccn = '1' else
20
               not ssd;
21
    bin_int <= to_integer(unsigned(bin));</pre>
22
23
    with bin_int select ssd <=
24
      "0111111" when 0,
25
       "0000110" when 1,
26
27
       "1011011" when 2,
28
       "1001111" when 3,
       "1100110" when 4,
29
       "1101101" when 5,
30
       "1111101" when 6,
31
       "0000111" when 7,
32
      "1111111" when 8,
33
       "1101111" when 9,
34
       "1000000" when others;
35
  end architecture rtl1;
```

O terceiro código, respectivo a contagem de tempo, está apresentado abaixo:

```
library ieee;
use ieee.numeric_std.all;
use ieee.std_logic_1164.all;

entity counter is
generic (
   max_decimal : integer := 2;
   max_unit : integer := 3;
```

```
9
      n
                   : integer := 9
    );
10
    port (
11
       -- in
12
13
      clk : in
                   std_logic;
14
      rst : in
                   std_logic;
15
       -- out
16
      bcd_unit
                   : out
                          std_logic_vector(3 downto 0);
17
      bcd_decimal : out
                           std_logic_vector(3 downto 0);
       clk_out
                   : out
                           std_logic
18
    );
19
  end entity counter;
20
21
  architecture v1 of counter is
22
23
24 begin
25
26
    prc : process (clk, rst) is
27
      variable count_unit, count_decimal : integer range 0 to 9;
28
29
    begin
30
31
       if (rst = '1') then
32
33
        count_unit := 0;
34
        count_decimal := 0;
35
        clk_out <= '1';
36
       elsif rising_edge(clk) then
37
         clk_out <= '0';
38
         if (count_unit = max_unit and count_decimal = max_decimal) then
39
           count_decimal := 0;
40
           count_unit
                       := 0;
41
                         <= '1';
           clk_out
42
43
         elsif (count_unit = n) then
44
           count_unit := 0;
45
           if (count_decimal = max_decimal) then
46
             count_decimal := 0;
47
48
             count_decimal := count_decimal + 1;
           end if;
49
50
           count_unit := count_unit + 1;
51
         end if;
52
53
       end if;
54
55
                   <= std_logic_vector(to_unsigned(count_unit, 4));</pre>
       bcd_decimal <= std_logic_vector(to_unsigned(count_decimal, 4));</pre>
56
57
58
    end process prc;
59
  end architecture v1;
```

Uma vez com os três códigos já estruturados e testados, dei inicio ao desenvolvimento do relógio em si, através de componentes, quando finalizado o código ficou conforme abaixo:

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity clock is
port(
    -- Input ports
```

```
std_logic;
8
         : in
    enable : in
                   std_logic;
9
    reset : in
                   std_logic;
10
11
    ac_ccn : in
                   std_logic;
12
13
    -- Output SSD ports, to connect on 7segment display.
14
    ssd_seconds_unit : out std_logic_vector(6 downto 0);
15
    ssd_seconds_decimal : out std_logic_vector(6 downto 0);
16
    ssd_minutes_unit : out std_logic_vector(6 downto 0);
17
    ssd_minutes_decimal : out std_logic_vector(6 downto 0);
18
    ssd_hours_unit
                       : out std_logic_vector(6 downto 0);
    ssd_hours_decimal : out std_logic_vector(6 downto 0)
19
20);
21
  end entity;
22
23 architecture ifsc of clock is
24
25
    component div_clk is
      generic (
26
        div : natural := 50
27
28
29
      port (
        clk_in : in
                        std_logic;
30
        rst : in
                        std_logic;
31
        clk_out : out    std_logic
32
33
34
    end component div_clk;
35
36
    component bcd2ssd is
      port (
37
                        std_logic_vector(3 downto 0);
38
        bin
                : in
39
        ssd_out : out    std_logic_vector(6 downto 0);
        ac_ccn : in
                        std_logic
40
41
      );
    end component bcd2ssd;
42
43
44
    component counter is
45
      generic (
        max_decimal : integer := 2;
46
        max_unit : integer := 3;
47
                    : integer := 9
48
      );
49
      port (
50
                    : in
        clk
                             std_logic;
51
        rst
                    : in
                             std_logic;
52
                    : out
53
        bcd_unit
                            std_logic_vector(3 downto 0);
54
        bcd_decimal : out
                            std_logic_vector(3 downto 0);
55
        clk_out : out
                            std_logic
56
57
    end component counter;
58
59
    signal clk_seconds : std_logic;
    signal clk_minutes : std_logic;
60
    signal clk_hours : std_logic;
61
    signal clk_days
                       : std_logic;
62
63
64
    signal bcd_unit_seconds
                             : std_Logic_vector (3 downto 0);
65
    signal bcd_decimal_seconds : std_Logic_vector (3 downto 0);
66
    signal bcd_unit_minutes : std_Logic_vector (3 downto 0);
67
68
    signal bcd_decimal_minutes : std_Logic_vector (3 downto 0);
69
70
    signal bcd_unit_hours
                               : std_Logic_vector (3 downto 0);
```

```
signal bcd_decimal_hours : std_Logic_vector (3 downto 0);
71
72
   begin
73
74
     div_clk_1 : component div_clk
75
76
      generic map(
77
      div => 50
78
79
       port map (
80
         clk_in => clk,
81
         clk_out => clk_seconds,
82
         rst
               => reset
       );
83
84
   -- Counter Section:
85
86
87
       bcd_counter_seconds : component counter
88
       generic map (
         max_decimal => 5,
89
         max_unit
                    => 9,
90
                      => 9
91
         n
       )
92
       port map (
93
                     => clk_seconds,
94
         clk
                      => reset,
95
         rst
96
         bcd_unit
                    => bcd_unit_seconds,
97
         bcd_decimal => bcd_decimal_seconds,
98
         clk_out
                     => clk_minutes
99
       );
100
       bcd_counter_minutes : component counter
101
       generic map (
102
         max_decimal => 5,
103
         max_unit => 9,
104
                     => 9
105
         n
106
       )
107
       port map (
108
         clk
                      => clk_minutes,
         rst
                     => reset,
109
                   => bcd_unit_minutes,
         bcd_unit
110
         bcd_decimal => bcd_decimal_minutes,
111
         clk_out
                     => clk_hours
112
       );
113
114
       bcd_counter_hours : component counter
115
116
       generic map (
117
         max_decimal => 2,
118
         max_unit => 3,
                     => 9
119
120
121
       port map (
                     => clk_hours,
         clk
122
         rst
                     => reset,
123
         bcd_unit
                     => bcd_unit_hours,
124
         bcd_decimal => bcd_decimal_hours,
125
                    => clk_days
126
         clk_out
127
       );
128
   -- SSD section:
129
130
131 bcd2ssd_seconds_unit : component bcd2ssd
132 port map (
             => bcd_unit_seconds,
   bin
133
```

```
ssd_out => ssd_seconds_unit,
134
    ac_ccn => ac_ccn
135
136 );
137
138 bcd2ssd_seconds_decimal : component bcd2ssd
139
   port map (
          => bcd_decimal_seconds,
140
     ssd_out => ssd_seconds_decimal,
142
     ac_ccn => ac_ccn
143);
144
145
146 bcd2ssd_minutes_unit : component bcd2ssd
147 port map (
            => bcd_unit_minutes,
148
   bin
149
     ssd_out => ssd_minutes_unit,
    ac_ccn => ac_ccn
150
151 );
152
bcd2ssd_minutes_decimal : component bcd2ssd
154 port map (
   bin
             => bcd_decimal_minutes,
155
     ssd_out => ssd_minutes_decimal,
156
     ac_ccn => ac_ccn
157
158 );
159
160
   bcd2ssd_hours_unit : component bcd2ssd
161
162
   port map (
            => bcd_unit_hours,
    bin
163
     ssd_out => ssd_hours_unit,
164
    ac_ccn => ac_ccn
165
166);
167
168 bcd2ssd_hours_decimal : component bcd2ssd
169 port map (
   bin
             => bcd_decimal_hours,
170
   ssd_out => ssd_hours_decimal,
171
   ac_ccn => ac_ccn
172
173 );
174
175 end architecture;
```

O codigo apresenta a seguinte estrutura:

As entradas abaixo são respectivas ao clock, reset e modo de operação dos leds (a entrada enable não foi implementada):

```
• clk : in std-logic;
```

enable : in std-logic;

reset : in std-logic;

• ac-ccn: in std-logic;

As saídas abaixo são conectadas a cada display, cada saída é um vetor de 7bits, e cada bit do vetor alimenta um LED diferente do relógio, que faz com que os LEDs acendam corretamente.

• ssd-seconds-unit : out std-logic-vector(6 downto 0);

ssd-seconds-decimal: out std-logic-vector(6 downto 0);

- ssd-minutes-unit : out std-logic-vector(6 downto 0);
- ssd-minutes-decimal: out std-logic-vector(6 downto 0);
- ssd-hours-unit : out std-logic-vector(6 downto 0);
- ssd-hours-decimal : out std-logic-vector(6 downto 0)

A conexão que existe entre os componentes é realizada através dos sinais abaixo. Os sinais de clocks foram utilizados para conectar a saída de um contador na entrada de outro, assim, quando um contador estoura sua contagem (ou seja, chega no 59s por exemplo), ele dispara um sinal de clock (assincrono) para que o proximo contador faça uma contagem.

O processo se repete para minutos, horas e dias (sendo que o clock de dias não é utilizado):

```
2
    signal clk_seconds : std_logic;
    signal clk_minutes : std_logic;
3
    signal clk_hours : std_logic;
4
5
    signal clk_days : std_logic;
6
7
    signal bcd_unit_seconds
                             : std_Logic_vector (3 downto 0);
8
    signal bcd_decimal_seconds : std_Logic_vector (3 downto 0);
9
10
    signal bcd_unit_minutes : std_Logic_vector (3 downto 0);
    signal bcd_decimal_minutes : std_Logic_vector (3 downto 0);
11
12
                               : std_Logic_vector (3 downto 0);
13
    signal bcd_unit_hours
    signal bcd_decimal_hours : std_Logic_vector (3 downto 0);
14
```

Os sinais BCD são utilizados para levar os vetores de quatro bits em BCD para os conversores de BCD para SSD. Assim o valor que está sendo contado e modificado a cada segundo é impresso após ser convertido pelo componente de SSD.

Em seguida, temos a sessão de componentes, onde o primeiro componente descrito é o div-clk, responsavel por gerar e dividir o clock, o valor de "div"neste caso 50, é o valor pela qual o clock será dividido. Neste exemplo o tempo só seria contado corretamente caso o chip tivesse um clock de 50Hz que fosse inserido no clk-in.

```
div_clk_1 : component div_clk
generic map(
div => 50

)
port map (
clk_in => clk,
clk_out => clk_seconds,
rst => reset

);
```

Como é possivel verificar acima, a saída deste elemento é levada para o clk-seconds, que irá contar as unidades de segundo.

O componente mencionado (primeiro contador) é exibido abaixo, note que sua entrada vem do div-clk, e este contador é responsável por contador os segundos até o limite de 59.

Cada vez que chega neste valor, o contador estoura e inicia sua contagem, neste momento ele envia um pulso de clock para o clk-out. A cada instante, o valor contador é enviado para os componentes de BCD para impressão:

```
bcd_counter_seconds : component counter
generic map (
max_decimal => 5,
max_unit => 9,
```

```
5
       )
6
       port map (
7
8
         clk
                      => clk_seconds,
                      => reset,
9
         rst
10
         bcd_unit
                      => bcd_unit_seconds,
         bcd_decimal => bcd_decimal_seconds,
11
12
         {\tt clk\_out}
                      => clk_minutes
13
```

Os componentes de BCD para SSD estão descritos abaixo, note que suas entradas (BCD) vem do componente explicado anteriormente. Uma vez que recebeu os dados para imprimir, basta que este componente saiba qual a forma de alimentação dos leds (catodo comum ou anodo comum), isto é configuravel através da porta ac-ccn.

O componente então converte os dados de BCD para SSD que são levados para as saídas expostas anteriormente.

```
| bcd2ssd_seconds_unit : component bcd2ssd
2
  port map (
3
   bin
            => bcd_unit_seconds,
    ssd_out => ssd_seconds_unit,
    ac_ccn => ac_ccn
6);
8 bcd2ssd_seconds_decimal : component bcd2ssd
9 port map (
            => bcd_decimal_seconds,
10
    ssd_out => ssd_seconds_decimal,
11
    ac_ccn => ac_ccn
12
13);
```

### 1.3 Passo 2: Simule os componentes e o relógio completo no ModelSim

Uma vez com o código definido, fiz sua compilação para iniciar os testes no ModelSim:



Figura 1: Compilação no Quartus

A compilação resultou no seguinte RTL:

#### FONTE: Elaborado pelo autor




Figura 2: RTL do relógio

Para fazer os testes no modelSim, montei o seguinte wave.do:

```
1 onerror {resume}
2 quietly WaveActivateNextPane {} 0
3 add wave -noupdate -divider CLOCKs
4 add wave -noupdate /clock/clk_days
5 add wave -noupdate /clock/clk_hours
6 add wave -noupdate /clock/clk_minutes
7 add wave -noupdate /clock/clk_seconds
8 add wave -noupdate /clock/clk
9 add wave -noupdate /clock/ac_ccn
10 add wave -noupdate -divider Inputs
11 add wave -noupdate /clock/enable
12 add wave -noupdate /clock/reset
13 add wave -noupdate -divider {BCD OUTPUTS}
14 add wave -noupdate /clock/bcd_decimal_hours
add wave -noupdate /clock/bcd_unit_hours
16 add wave -noupdate /clock/bcd_decimal_minutes
add wave -noupdate /clock/bcd_unit_minutes
18 add wave -noupdate /clock/bcd_decimal_seconds
19
  add wave -noupdate /clock/bcd_unit_seconds
20 add wave -noupdate -divider {SSD OUTPUTS}
  add wave -noupdate /clock/ssd_hours_decimal
21
22 add wave -noupdate /clock/ssd_hours_unit
23 add wave -noupdate /clock/ssd_minutes_decimal
24 add wave -noupdate /clock/ssd_minutes_unit
25 add wave -noupdate /clock/ssd_seconds_decimal
26 add wave -noupdate /clock/ssd_seconds_unit
27 TreeUpdate [SetDefaultTree]
28 WaveRestoreCursors {{Cursor 1} {69240520 ps} 0}
29 quietly wave cursor active 1
30 configure wave -namecolwidth 242
31 configure wave -valuecolwidth 40
32 configure wave -justifyvalue left
33 configure wave -signalnamewidth 0
34 configure wave -snapdistance 10
35 configure wave -datasetprefix 0
36 configure wave -rowmargin 4
37 configure wave -childrowmargin 2
  configure wave -gridoffset 0
  configure wave -gridperiod 1
40 configure wave -griddelta 40
```

IFSC - CAMPUS SÃO JOSÉ PÁGINA 11

```
configure wave -timeline 0
configure wave -timelineunits hr
update
WaveRestoreZoom {999999995686 ps} {999999996280 ps}
```

Também montei o tb.do para realizar a configuração automatizada:

```
vlib rtl_work
  vmap work rtl_work
  vcom -93 -work work {../../clock.vhd}
  vcom -93 -work work {../../bcd2ssd.vhd}
  vcom -93 -work work {../../counter.vhd}
10
  vcom -93 -work work {../../div_clk.vhd}
11
12
  vsim work.clock(ifsc)
13
14
  do wave.do
15
16
  force -freeze sim:/clock/ac_ccn 1 0
17
18
  force -freeze sim:/clock/reset 1 0, 0 10
19
20
  force -freeze sim:/clock/clk 1 0, 0 {100ms } -r 200ms
21
22
  run 1min
```

Os códigos apresentados acima geram o seguinte RTL:




Figura 3: RTL simulado no modelsim

OBS: Irei conversar com o professor na proxima aula sobre o RTL apresentado, pois não apresenta o mesmo formato de onda obtido em sala.

IFSC - Campus São José Página 12

#### 1.4 Passo 3: Implemente o relógio no kit DE2-115:

Após testar o circuito (em sala) e validar seu funcionamento, configurei os pinos do chip para testa-lo utilizando um kit de desenvolvimento.

Para isso, a seguinte tabela de pinagem foi montada no pin-planner seguindo as especificações da wiki.



Figura 4: Pin-planner

Uma vez com a tabela preenchida, obtive a seguinte imagem do chip (vista do pin-planner):




Figura 5: Configuração do CHIP após pinagem

Em seguida, fiz o envio do código para a placa e fiz testes aumentando e diminuindo o valor do clock para validar a troca de sec, min e hora.




Figura 6: Relógio em operação após envio para a placa

Também alterei a polaridade dos leds para verificar se a inversão ocorre corretamente. Acima há uma imagem mostrando o relógio contando um horário corretamente.

### 2 Referências bibliográficas

Orientações do laboratório Simulação Funcional usando o ModelSim

IFSC – Campus São José Página 14