

# Dispositivos Lógicos Progamáveis II

Consumo de área em bin2bcd e contagem binária

Arthur Cadore Matuella Barcella e Gabriel Luiz Espindola Pedro

# Sumário

1. Descrição de desenvolvimento	
2. Conceitos teóricos utilizados	3
3. Implementação com somador BCD	3
4. Implementação com somador binário e conversor BCD	3
5. Conclusão:	4
6. Códigos VHDL utilizados - Parte 1:	4
7. Códigos VHDL utilizados - Parte 2:	5
7.1. bin2bcd	5
7.2. binAdder	5
7.3. bcd2ssd:	6
7.4. Project-1 (declaração de componentes):	7

### 1. Descrição de desenvolvimento

#### 2. Conceitos teóricos utilizados

asdsd

# 3. Implementação com somador BCD




Figura 1: Definições de  $x_1[n]$  e  $x_2[n]$ Figura elaborada pelo autor

Para implementação da primeir parte da atividade, implementamos quatro códigos VHDL para a contagem ocorrer em diretamente em BCD.

Para isso, utilizamos os códigos bcd\_counter, bcd2ssd, bcd2ssd e project1.

### 4. Implementação com somador binário e conversor BCD

Para realizar a segunda etapa da atividade, implementamos quatro códigos VHDL para a contagem ocorrer em binário (de maneira mais simples), e em seguida realizar sua conversão para BCD. Para isso, utilizamos os códigos bin2bcd, binAdder e bcd2ssd, além de um código que declara os componentes utilizados, chamado project1.

O código bin2bcd é responsável por converter um número binário de 8 bits para BCD, dividindo o número em centenas, dezenas e unidades.

O código binAdder é responsável por somar dois números binários de 8 bits, e o código bcd2ssd é responsável por converter um número BCD para um display de 7 segmentos.

Por fim, o código project1 declara os componentes utilizados e realiza a conexão entre eles.

#### 5. Conclusão:

Podemos concluir que a implementação 1 é mais rápida devido ao tempo de propagação amostrado em cada um dos casos. Também podemos concluir que a implementação Y é mais eficiente em termos de área, pois o consumo de área foi menor em relação à implementação X.

Implementacao	Área (LE)	Tempo de propagação (ns)
Parte 1	48	3.823
Parte 2	83	13.699

# 6. Códigos VHDL utilizados - Parte 1:

```
library ieee;
use ieee.std_logic_1164.all;
  use ieee.numeric_std.all;
  use ieee.math_real.all;
   entity bcd_adder_4d is
       port(
8
            b0, b1: in std_logic_vector(3 downto 0);
9
            a0, a1: in std logic vector(3 downto 0);
            s0, s1, s2: out std_logic_vector(3 downto 0)
       );
   end entity bcd_adder_4d;
   architecture bcd adder 4d of bcd adder 4d is
       component bcd_adder is
            port(
                cin: in std_logic;
                a, b: in std_logic_vector(3 downto 0);
18
                s: out std_logic_vector(3 downto 0);
                cout: out std logic
21
            );
22
       end component;
23
24
       signal c0, c1: std_logic;
25
   begin
       bcd adder 0: bcd adder port map(
26
            cin => '0',
28
            a => a0,
            b \Rightarrow b0,
            s => s0,
            cout => c0
31
       );
33
       bcd_adder_1: bcd_adder port map(
34
            cin => c0,
            a \Rightarrow a1.
37
            b \Rightarrow b1,
38
            s \Rightarrow s1,
```

### 7. Códigos VHDL utilizados - Parte 2:

#### 7.1. bin2bcd

```
library ieee;
use ieee.std_logic_1164.all;

<sup>3</sup> use ieee.numeric std.all;

5 entity bin2bcd is
6
       port (
                  : in std logic vector (7 downto 0);
           sd, su, sc : out std_logic_vector (3 downto 0)
       );
10 end entity;
11
12
  architecture ifsc_v1 of bin2bcd is
13
                     : unsigned (7 downto 0);
       signal A_uns
14
       signal sd_uns, su_uns, sc_uns : unsigned (7 downto 0);
16
  begin
17
       A uns <= unsigned(A);
18
      sc_uns <= A_uns/100;</pre>
       sd_uns <= A_uns/10;
19
       su uns <= A uns rem 10;
              <= std_logic_vector(resize(sc_uns, 4));
              <= std_logic_vector(resize(sd_uns, 4));
       sd
              <= std logic vector(resize(su uns, 4));
       su
  end architecture;
```

#### 7.2. binAdder

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity binAdder is
    generic(
    Nlength: integer := 7
    );
port(

in_1: in std_logic_vector(Nlength - 1 downto 0);
in_2: in std_logic_vector(Nlength - 1 downto 0);
```

```
out_1: out std_logic_vector(Nlength downto 0)
15
       );
16
  end binAdder;
  architecture v1 of binAdder is
18
19
20
      signal bin1, bin2: unsigned(Nlength downto 0);
      signal out bin: unsigned(Nlength downto 0);
21
22
23
   begin
24
       bin1 <= resize(unsigned(in 1),Nlength + 1);</pre>
26
       bin2 <= resize(unsigned(in 2),Nlength + 1);</pre>
27
       out bin <= bin1 + bin2;
28
       out_1 <= std_logic_vector(out_bin);</pre>
31 end v1;
```

#### 7.3. bcd2ssd:

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric_std.all;
5 entity bcd2ssd is
6
       port (
7
                   : in std_logic_vector(3 downto 0);
           ssd_out : out std_logic_vector(6 downto 0);
8
           ac_ccn : in std_logic
10
       );
11
   end entity bcd2ssd;
   architecture bcd2ssd_v1 of bcd2ssd is
13
14
       signal ssd : std_logic_vector(6 downto 0);
16
       signal bcd_int : integer range 0 to 9;
17
18
   begin
19
20
       ssd out <= ssd when ac ccn = '1' else
21
           not ssd;
22
       bcd_int <= to_integer(unsigned(bcd));</pre>
23
       with bcd int select ssd <=
25
            "0111111" when 0,
           "0000110" when 1,
26
27
           "1011011" when 2,
           "1001111" when 3,
28
            "1100110" when 4,
            "1101101" when 5,
30
            "1111101" when 6,
31
            "0000111" when 7,
32
           "1111111" when 8,
            "1101111" when 9,
            -- Character "E" when others:
35
```

#### 7.4. Project-1 (declaração de componentes):

```
library ieee;
  use ieee.std logic 1164.all;
3
  use ieee.numeric_std.all;
  entity project1 is
   port(
6
7
     clk
                 : in
                         std_logic;
8
     reset
                : in
                         std_logic;
9
                 : in std_logic_vector(6 downto 0);
10
     input1
11
     input2
                 : in std_logic_vector(6 downto 0);
12
                 : out std_logic_vector(6 downto 0);
13
     ssd unit
     ssd_decimal : out std_logic_vector(6 downto 0);
14
     ssd_centena : out std_logic_vector(6 downto 0)
15
16
  );
17
   end entity;
18
  architecture ifsc of project1 is
19
20
21
     component div_clk is
22
       generic (
         div : natural := 50
23
24
       );
25
       port (
26
         clk in : in
                          std logic;
27
         rst : in
                          std_logic;
28
         clk_out : out
                          std_logic
29
       );
30
     end component div clk;
31
     component bin2bcd is
32
33
       port (
34
                   : in std_logic_vector (7 downto 0);
35
           sd, su, sc : out std_logic_vector (3 downto 0)
36
37
     end component bin2bcd;
38
     component bcd2ssd is
39
       port (
40
41
                          std_logic_vector(3 downto 0);
         bcd
                 : in
42
         ssd_out : out
                          std_logic_vector(6 downto 0);
43
         ac_ccn : in
                          std_logic
44
       );
45
     end component bcd2ssd;
46
47
     component binAdder is
48
       generic (
```

```
40
        Nlength : natural := 7
50
        );
51
        port(
       in_1: in std_logic_vector(Nlength - 1 downto 0);
53
       in_2: in std_logic_vector(Nlength - 1 downto 0);
54
       out_1: out std_logic_vector(Nlength downto 0)
55
        );
56
      end component binAdder;
57
58
      signal adder out : std logic vector(7 downto 0);
      signal bcd out0, bcd out1, bcd out2 : std logic vector(3 downto 0);
59
60
      signal ac_ccn0, ac_ccn1, ac_ccn2 : std_logic;
62
   begin
63
    adder : component binAdder
64
65
       generic map(
       Nlength => 7
67
        port map (
68
69
          in_1 => input1,
70
          in 2 => input2,
71
          out 1
                    => adder out
72
        );
73
74
     bin2bcd_1 : component bin2bcd
75
        port map (
          A => adder out,
76
        su => bcd_out0,
77
78
        sd => bcd out1,
        sc => bcd out2
79
80
        );
81
82
      bcd2ssd_1 : component bcd2ssd
83
      port map (
84
        bcd
                => bcd out0,
85
        ssd out => ssd unit,
86
       ac ccn => ac ccn0
87
88
89
      bcd2ssd_2 : component bcd2ssd
90
      port map (
91
        bcd
                => bcd out1,
92
        ssd out => ssd decimal,
93
       ac ccn => ac ccn1
94
95
96
      bcd2ssd_3 : component bcd2ssd
97
      port map (
98
        bcd
                => bcd out2,
99
        ssd out => ssd centena,
100
       ac ccn => ac ccn2
101
      );
102
103
104
   end architecture;
```