

Dispositivos Lógicos Progamáveis II


Consumo de área em bin2bcd e contagem binária

Arthur Cadore Matuella Barcella e Gabriel Luiz Espindola Pedro

Sumário

1. Descrição de desenvolvimento	3
2. Conceitos teóricos utilizados	3
3. Implementação com somador BCD:	3
Descrição de desenvolvimento	4
5. Conclusão:	4
6. Códigos VHDL utilizados - Parte 1:	4
7. Códigos VHDL utilizados - Parte 2:	Stricos utilizados 3 ção com somador BCD: 3 ção com somador binário e conversor BCD: 4 DL utilizados - Parte 1: 4 DL utilizados - Parte 2: 5 er 6 er 6
7.1. bin2bcd	5
7.2. binAdder	6
7.3. bcd2ssd:	6
7.4. Project-1 (declaração de componentes):	7

1. Descrição de desenvolvimento



INSTITUTO FEDERAL Santa Catarina

Figura 1: Definições de $x_1[n]$ e $x_2[n]$ Figura elaborada pelo autor

2. Conceitos teóricos utilizados

asd

3. Implementação com somador BCD:

Para implementação da primeir parte da atividade, implementamos quatro códigos VHDL para a contagem ocorrer em diretamente em BCD.

Para isso, utilizamos os códigos bcd_counter, bcd2ssd, bcd2ssd e project1.

4. Implementação com somador binário e conversor BCD:

Para realizar a segunda etapa da atividade, implementamos quatro códigos VHDL para a contagem ocorrer em binário (de maneira mais simples), e em seguida realizar sua conversão para BCD. Para isso, utilizamos os códigos bin2bcd, binAdder e bcd2ssd, além de um código que declara os componentes utilizados, chamado project1.

O código bin2bcd é responsável por converter um número binário de 8 bits para BCD, dividindo o número em centenas, dezenas e unidades.

O código binAdder é responsável por somar dois números binários de 8 bits, e o código bcd2ssd é responsável por converter um número BCD para um display de 7 segmentos.

Por fim, o código project1 declara os componentes utilizados e realiza a conexão entre eles.

5. Conclusão:

Podemos concluir que a implementação X é mais rápida devido ao tempo de propagação amostrado em cada um dos casos. Também podemos concluir que a implementação Y é mais eficiente em termos de área, pois o consumo de área foi menor em relação à implementação X.

Implementacao	Área	Tempo de propagação
Parte 1		
Parte 2		

6. Códigos VHDL utilizados - Parte 1:

```
library ieee;
use ieee.std logic 1164.all;
3 use ieee.numeric std.all;
4 use ieee.math_real.all;
  entity bcd_adder_4d is
       port(
8
           b0, b1: in std_logic_vector(3 downto 0);
9
           a0, a1: in std logic vector(3 downto 0);
10
           s0, s1, s2: out std_logic_vector(3 downto 0)
       );
12 end entity bcd adder 4d;
13
14 architecture bcd adder 4d of bcd adder 4d is
       component bcd adder is
15
           port(
```

```
cin: in std logic;
17
                  a, b: in std_logic_vector(3 downto 0);
                  s: out std_logic_vector(3 downto 0);
                  cout: out std_logic
             );
        end component;
23
        signal c0, c1: std_logic;
25
   begin
26
        bcd_adder_0: bcd_adder port map(
27
             cin => '0',
             a \Rightarrow a0,
28
             b \Rightarrow b0,
30
             s => s0,
             cout => c0
31
32
        );
33
        bcd_adder_1: bcd_adder port map(
35
             cin => c0,
36
             a \Rightarrow a1,
             b \Rightarrow b1,
             s \Rightarrow s1,
             cout => c1
        );
41
        s2 <= "000" & c1;
42
  end architecture bcd_adder_4d;
```

7. Códigos VHDL utilizados - Parte 2:

7.1. bin2bcd

```
library ieee;
use ieee.std logic 1164.all;
  use ieee.numeric std.all;
  entity bin2bcd is
6
       port (
                   : in std logic vector (7 downto 0);
           sd, su, sc : out std_logic_vector (3 downto 0)
9
       );
10
  end entity;
11
   architecture ifsc_v1 of bin2bcd is
13
       signal A_uns
                             : unsigned (7 downto 0);
14
       signal sd_uns, su_uns, sc_uns : unsigned (7 downto 0);
16
   begin
17
       A_uns <= unsigned(A);
18
      sc_uns <= A_uns/100;</pre>
       sd_uns <= A_uns/10;</pre>
19
```

```
su_uns <= A_uns rem 10;
sc <= std_logic_vector(resize(sc_uns, 4));
sd <= std_logic_vector(resize(sd_uns, 4));
su <= std_logic_vector(resize(su_uns, 4));
end architecture;</pre>
```

7.2. binAdder

```
library ieee;
   use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
   entity binAdder is
6
       generic(
7
       Nlength: integer := 7
8
       );
9
       port(
10
      in_1: in std_logic_vector(Nlength - 1 downto 0);
      in_2: in std_logic_vector(Nlength - 1 downto 0);
      out 1: out std logic vector(Nlength downto 0)
14
15
       );
  end binAdder;
16
18
   architecture v1 of binAdder is
19
20
      signal bin1, bin2: unsigned(Nlength downto 0);
21
      signal out bin: unsigned(Nlength downto 0);
23
   begin
24
       bin1 <= resize(unsigned(in 1),Nlength + 1);</pre>
26
       bin2 <= resize(unsigned(in 2),Nlength + 1);</pre>
27
28
       out bin <= bin1 + bin2;
       out 1 <= std logic vector(out bin);
  end v1;
```

7.3. bcd2ssd:

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
5
  entity bcd2ssd is
       port (
                 : in std_logic_vector(3 downto 0);
           ssd_out : out std_logic_vector(6 downto 0);
8
           ac_ccn : in std_logic
9
10
       );
   end entity bcd2ssd;
11
12
```

```
architecture bcd2ssd_v1 of bcd2ssd is
14
15
       signal ssd : std_logic_vector(6 downto 0);
16
       signal bcd_int : integer range 0 to 9;
18
   begin
19
       ssd_out <= ssd when ac_ccn = '1' else</pre>
20
            not ssd;
       bcd_int <= to_integer(unsigned(bcd));</pre>
23
24
       with bcd int select ssd <=
25
            "0111111" when 0,
            "0000110" when 1,
            "1011011" when 2,
27
            "1001111" when 3,
            "1100110" when 4,
30
            "1101101" when 5,
            "1111101" when 6,
31
            "0000111" when 7,
            "1111111" when 8,
33
            "1101111" when 9,
34
            -- Character "E" when others:
            "1111001" when others;
   end architecture bcd2ssd_v1;
```

7.4. Project-1 (declaração de componentes):

```
library ieee;
use ieee.std logic 1164.all;
  use ieee.numeric std.all;
5
  entity project1 is
  port(
7
                 : in
                         std logic;
     reset
                : in
                         std_logic;
                : in std logic vector(6 downto 0);
10
     input1
     input2
                : in std_logic_vector(6 downto 0);
                 : out std_logic_vector(6 downto 0);
13
     ssd_decimal : out std_logic_vector(6 downto 0);
15
     ssd_centena : out std_logic_vector(6 downto 0)
16
17
   end entity;
   architecture ifsc of project1 is
19
20
21
     component div_clk is
22
       generic (
23
         div : natural := 50
24
       );
25
       port (
```

```
std logic;
26
         clk in : in
                           std logic;
27
                 : in
         rst
28
         clk out : out
                           std logic
30
     end component div clk;
31
32
     component bin2bcd is
33
       port (
34
           Α
                   : in std_logic_vector (7 downto 0);
35
           sd, su, sc : out std logic vector (3 downto 0)
36
37
     end component bin2bcd;
38
39
     component bcd2ssd is
40
       port (
                           std_logic_vector(3 downto 0);
41
         bcd
                  : in
         ssd out : out
                           std_logic_vector(6 downto 0);
42
43
         ac ccn : in
                           std logic
44
       );
45
     end component bcd2ssd;
46
47
     component binAdder is
48
       generic (
49
       Nlength : natural := 7
       );
50
51
       port(
      in_1: in std_logic_vector(Nlength - 1 downto 0);
52
53
      in_2: in std_logic_vector(Nlength - 1 downto 0);
54
      out 1: out std logic vector(Nlength downto 0)
55
     end component binAdder;
56
57
     signal adder_out : std_logic_vector(7 downto 0);
58
59
     signal bcd_out0, bcd_out1, bcd_out2 : std_logic_vector(3 downto 0);
60
     signal ac_ccn0, ac_ccn1, ac_ccn2 : std_logic;
61
62
   begin
63
    adder : component binAdder
64
65
      generic map(
66
      Nlength => 7
67
       port map (
68
69
         in_1 => input1,
70
         in_2 => input2,
71
         out 1
                    => adder out
72
       );
73
    bin2bcd 1 : component bin2bcd
74
75
       port map (
76
         A => adder_out,
77
       su => bcd out0,
78
       sd => bcd out1,
79
       sc => bcd_out2
80
       );
81
82
     bcd2ssd_1 : component bcd2ssd
```

```
port map (
83
84
       bcd => bcd_out0,
85
       ssd_out => ssd_unit,
      ac_ccn => ac_ccn0
86
87
88
89
     bcd2ssd_2 : component bcd2ssd
90
     port map (
91
       bcd => bcd_out1,
       ssd_out => ssd_decimal,
92
93
      ac_ccn => ac_ccn1
94
     );
     bcd2ssd_3 : component bcd2ssd
96
97
     port map (
98
     bcd => bcd_out2,
99
      ssd_out => ssd_centena,
     ac_ccn => ac_ccn2
101
     );
102
103
104 end architecture;
```