

Dispositivos Lógicos Progamáveis II


Consumo de área em bin2bcd e contagem binária

Arthur Cadore Matuella Barcella e Gabriel Luiz Espindola Pedro

Sumário

1. Descrição de desenvolvimento	3
2. Conceitos teóricos utilizados	3
3. Implementação com somador BCD:	3
nceitos teóricos utilizados plementação com somador BCD: plementação com somador binário e conversor BCD: nclusão: digos VHDL utilizados - Parte 1: digos VHDL utilizados - Parte 2: 1. bin2bcd 2. binAdder 3. bcd2ssd:	4
5. Conclusão:	4
6. Códigos VHDL utilizados - Parte 1:	4
7. Códigos VHDL utilizados - Parte 2:	5
7.1. bin2bcd	5
7.2. binAdder	5
7.3. bcd2ssd:	6
7.4. Project-1 (declaração de componentes):	7

1. Descrição de desenvolvimento



INSTITUTO FEDERAL Santa Catarina

Figura 1: Definições de $x_1[n]$ e $x_2[n]$ Figura elaborada pelo autor

2. Conceitos teóricos utilizados

3. Implementação com somador BCD:

Para implementação da primeir parte da atividade, implementamos quatro códigos VHDL para a contagem ocorrer em diretamente em BCD.

Para isso, utilizamos os códigos bcd_counter, bcd2ssd, bcd2ssd e project1.

4. Implementação com somador binário e conversor BCD:

Para realizar a segunda etapa da atividade, implementamos quatro códigos VHDL para a contagem ocorrer em binário (de maneira mais simples), e em seguida realizar sua conversão para BCD. Para isso, utilizamos os códigos bin2bcd, binAdder e bcd2ssd, além de um código que declara os componentes utilizados, chamado project1.

O código bin2bcd é responsável por converter um número binário de 8 bits para BCD, dividindo o número em centenas, dezenas e unidades.

O código binAdder é responsável por somar dois números binários de 8 bits, e o código bcd2ssd é responsável por converter um número BCD para um display de 7 segmentos.

Por fim, o código project1 declara os componentes utilizados e realiza a conexão entre eles.

5. Conclusão:

Podemos concluir que a implementação X é mais rápida devido ao tempo de propagação amostrado em cada um dos casos. Também podemos concluir que a implementação Y é mais eficiente em termos de área, pois o consumo de área foi menor em relação à implementação X.

Implementacao	Área	Tempo de propagação
Parte 1		
Parte 2		

6. Códigos VHDL utilizados - Parte 1:

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric_std.all;
4 use ieee.math_real.all;
  entity bcd_adder_4d is
7
       port(
8
           b0, b1: in std_logic_vector(3 downto 0);
9
           a0, a1: in std_logic_vector(3 downto 0);
10
           s0, s1, s2: out std logic vector(3 downto 0)
  end entity bcd adder 4d;
13
  architecture bcd adder 4d of bcd adder 4d is
       component bcd adder is
16
           port(
17
               cin: in std logic;
               a, b: in std_logic_vector(3 downto 0);
               s: out std_logic_vector(3 downto 0);
19
20
               cout: out std_logic
21
           );
22
       end component;
```

```
23
24
         signal c0, c1: std_logic;
   begin
         bcd_adder_0: bcd_adder port map(
26
27
              cin => '0',
              a \Rightarrow a0,
28
              b \Rightarrow b0,
29
              s => s0,
31
              cout => c0
32
         );
33
         bcd adder 1: bcd adder port map(
34
35
              cin => c0,
              a \Rightarrow a1,
              b \Rightarrow b1,
37
              s \Rightarrow s1,
              cout => c1
         );
41
         s2 <= "000" & c1;
42
   end architecture bcd_adder_4d;
```

7. Códigos VHDL utilizados - Parte 2:

7.1. bin2bcd

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
5 entity bin2bcd is
       port (
                  : in std logic vector (7 downto 0);
8
           sd, su, sc : out std logic vector (3 downto 0)
9
       );
10
  end entity;
11
  architecture ifsc_v1 of bin2bcd is
12
                             : unsigned (7 downto 0);
       signal A uns
14
       signal sd uns, su uns, sc uns : unsigned (7 downto 0);
16
   begin
17
       A uns <= unsigned(A);
      sc uns \leq A uns/100;
19
       sd_uns <= A_uns/10;</pre>
20
       su_uns <= A_uns rem 10;</pre>
              <= std_logic_vector(resize(sc_uns, 4));
       sd
              <= std_logic_vector(resize(sd_uns, 4));
              <= std logic vector(resize(su uns, 4));
  end architecture;
```

7.2. binAdder

```
library ieee;
   use ieee.std_logic_1164.all;
  use ieee.numeric std.all;
3
  entity binAdder is
6
       generic(
       Nlength: integer := 7
8
       );
9
       port(
10
      in 1: in std logic vector(Nlength - 1 downto 0);
      in_2: in std_logic_vector(Nlength - 1 downto 0);
      out 1: out std logic vector(Nlength downto 0)
14
  end binAdder;
16
17
   architecture v1 of binAdder is
18
20
      signal bin1, bin2: unsigned(Nlength downto 0);
21
      signal out bin: unsigned(Nlength downto 0);
22
23
   begin
24
25
       bin1 <= resize(unsigned(in 1),Nlength + 1);</pre>
26
       bin2 <= resize(unsigned(in 2),Nlength + 1);</pre>
27
28
       out bin <= bin1 + bin2;
       out_1 <= std_logic_vector(out_bin);
30
  end v1;
31
```

7.3. bcd2ssd:

```
library ieee;
use ieee.std_logic_1164.all;
  use ieee.numeric_std.all;
   entity bcd2ssd is
6
       port (
                    : in std logic vector(3 downto 0);
           ssd_out : out std_logic_vector(6 downto 0);
9
           ac ccn : in std logic
10
       );
   end entity bcd2ssd;
12
   architecture bcd2ssd v1 of bcd2ssd is
14
       signal ssd : std_logic_vector(6 downto 0);
16
       signal bcd int : integer range 0 to 9;
18
   begin
19
20
       ssd_out <= ssd when ac_ccn = '1' else
           not ssd;
       bcd_int <= to_integer(unsigned(bcd));</pre>
23
24
       with bcd_int select ssd <=
```

```
"0111111" when 0,
           "0000110" when 1,
            "1011011" when 2,
27
            "1001111" when 3,
            "1100110" when 4,
           "1101101" when 5,
30
           "1111101" when 6,
31
           "0000111" when 7,
           "1111111" when 8,
33
           "1101111" when 9,
34
            -- Character "E" when others:
            "1111001" when others;
36
  end architecture bcd2ssd v1;
```

7.4. Project-1 (declaração de componentes):

```
library ieee;
  use ieee.std logic 1164.all;
  use ieee.numeric std.all;
  entity project1 is
  port(
     clk
                : in
                        std_logic;
8
                : in
                        std_logic;
     reset
9
     input1
10
                : in std_logic_vector(6 downto 0);
     input2
                : in std_logic_vector(6 downto 0);
12
13
    ssd unit
                 : out std_logic_vector(6 downto 0);
     ssd_decimal : out std_logic_vector(6 downto 0);
14
     ssd centena : out std logic vector(6 downto 0)
15
  );
17
  end entity;
18
   architecture ifsc of project1 is
20
     component div_clk is
       generic (
23
         div : natural := 50
24
       );
       port (
26
         clk_in : in
                         std logic;
                         std_logic;
         rst
             : in
28
         clk_out : out
                         std_logic
29
     end component div_clk;
30
31
     component bin2bcd is
32
33
       port (
                  : in std logic vector (7 downto 0);
34
35
           sd, su, sc : out std_logic_vector (3 downto 0)
36
     end component bin2bcd;
37
38
```

```
component bcd2ssd is
39
40
       port (
41
                           std logic vector(3 downto 0);
         bcd
                  : in
         ssd out : out
                           std logic vector(6 downto 0);
42
43
         ac ccn : in
                           std logic
44
       );
45
     end component bcd2ssd;
46
47
     component binAdder is
48
       generic (
49
       Nlength: natural:= 7
50
       );
51
       port(
      in_1: in std_logic_vector(Nlength - 1 downto 0);
52
      in_2: in std_logic_vector(Nlength - 1 downto 0);
53
      out_1: out std_logic_vector(Nlength downto 0)
54
55
56
     end component binAdder;
57
     signal adder out : std logic vector(7 downto 0);
58
59
     signal bcd out0, bcd out1, bcd out2 : std logic vector(3 downto 0);
60
     signal ac_ccn0, ac_ccn1, ac_ccn2 : std_logic;
61
62
  begin
63
64
    adder : component binAdder
      generic map(
66
      Nlength => 7
67
       port map (
68
69
         in_1 => input1,
70
         in 2 => input2,
71
         out 1
                    => adder out
72
       );
73
74
    bin2bcd_1 : component bin2bcd
75
       port map (
76
         A => adder_out,
       su => bcd_out0,
77
78
       sd => bcd out1,
79
       sc => bcd out2
80
       );
81
82
     bcd2ssd_1 : component bcd2ssd
83
     port map (
84
       bcd
               => bcd out0,
       ssd_out => ssd_unit,
86
      ac_ccn => ac_ccn0
87
     );
88
89
     bcd2ssd_2 : component bcd2ssd
90
     port map (
91
               => bcd out1,
       bcd
92
       ssd_out => ssd_decimal,
93
      ac ccn => ac ccn1
94
     );
95
```