

Conversor de binário para BCD

Dispositivos Lógicos Progamáveis I

Sumário

1	Orientações	3
	1.1 Objetivo	3
	1.2 Passo 1 - Escrever o código do conversor:	3
	1.3 Passo 2 - Analise de tempo de propagação:	3
	1.4 Passo 3 - Otimizações de tempo e propagação:	5
2	Desenvolvimento	5
	2.1 Passo 1 - Código VHDL do conversor:	5
	2.2 Passo 2 - Análise do tempo de propagação:	7
3	Referências bibliográficas	12

1 Orientações

1.1 Objetivo

Neste laboratório remoto, os alunos deverão implementar uma solução do para um circuito conversor de binário para BCD (bin2bcd) com entrada binária variando entre 0 a 9999.

1.2 Passo 1 - Escrever o código do conversor:

- Baseado no exemplo do conversor de binário para BCD Binary-coded decimal de dois dígitos decimais (00 a 99), mostrado em aula, projete um conversor para 4 dígitos (0000 a 9999).
- Escreva o código em VHDL, que dada uma entrada A (entre 0 e 9999), fornece nas saídas os dígitos da milhar (sm), centena (sc), dezena (sd) e unidade (su).
- Utilize as diferentes estratégias ensinadas para reduzir a quantidade de elementos lógicos, aproveitando resultados intermediários, e definindo com exatidão o número de bits a ser usado.
- O uso de configurações diferentes no compilador Quartus Prime 20.1.1, uso de restrições de tempo através de comandos no arquivo .SDC, e escolha do dispositivo da família de FPGA CYCLONE IV E é permitida.
- Realize a Simulação Funcional usando o ModelSim para mostrar que o circuito funciona.




Figura 1: Exemplo de simulação funcional de 0 a 9999

1.3 Passo 2 - Analise de tempo de propagação:

- Analise o tempo de propagação e área ocupada (número de elementos lógicos) e tente otimizar um ou os dois parâmetros.
- Se realizar diversas versões, pode anotar os valores de todas elas e fornecer todas as versões, mas foque no melhor desempenho.
- O número de elementos lógicos pode ser obtido no Flow Summary ou no Resource Usage Summary, conforme mostram as figuras a seguir. Anote a quantidade de elementos lógicos do circuito.

FONTE: Elaborado pelo autor




Figura 2: Obtendo o número de elementos no "Flow Summary"




Figura 3: Obtendo o número de elementos no "Resource Usage Summary"

- O tempo máximo de propagação do circuito é obtido no Report Datasheet dentro do aplicativo Timing Analyser.
- Antes de abrir o Timing Analyser é necessário realizar as etapas Analysis Synthesis, Fitter e Timing Analysis.
- Em seguida no aplicativo Timing Analyser, é necessário executar o Create Timing Netlist, Read SDC File e Update Timing Netlist.
- Selecione o Set Operation Conditions para o modelo Slow 1200mV 125°C, pois corresponde ao pior tempo dos 3 modelos de simulação.
- Em seguida obtenha Report Datasheet. Anote o tempo máximo de propagação do circuito.




Figura 4: AE4(d) - Exemplo de tempo máximo de propagação

1.4 Passo 3 - Otimizações de tempo e propagação:

- Se quiser o(a) estudante pode apresentar dois projetos, sendo um para o menor tempo máximo de propagação e outro para menor área ocupada (número de elementos lógicos).
- O arquivo QAR entregue deve ser plenamente compilável e permitir após a Análise e Síntese e execução do comando de simulação do tbbin2bcd.do deve apresentar o resultado final.
- Neste laboratório é necessário fornecer a imagem RTL e Technology Map usadas para obter e melhorar os circuitos, e a imagem da simulação que mostra que a versão entregue funciona.
- Não é permitido o uso do algoritmo Double Dabble para fazer a conversão entre binário e BCD.

2 Desenvolvimento

2.1 Passo 1 - Código VHDL do conversor:

Inicialmente fiz a montagem e plot do arquivo VHDL em um projeto de testes até que obtive o seguinte cófigo:

```
sm : out std_logic_vector(4 downto 0); -- Milhar - Entrada mais significativo
11
           sc : out std_logic_vector(4 downto 0); -- Centena
12
           sd : out std_logic_vector(4 downto 0); -- Dezena
13
                                                    -- Unidade - Entrada menos significativo
14
           su : out std_logic_vector(4 downto 0)
15
   end entity bin_to_bcd_lab;
16
17
18
   architecture ae4 of bin_to_bcd_lab is
       signal A_uns: unsigned(14 downto 0); -- Sinal para armazenar o valor de entrada.
19
       signal slice_mil : unsigned(14 downto 0); -- Milhar em BCD
20
       signal slice_cem : unsigned(14 downto 0); -- Centena em BCD
21
       signal slice_dez : unsigned(14 downto 0); -- Dezena em BCD
22
       signal slice_uni : unsigned(14 downto 0); -- Unidade em BCD
23
24
  begin
25
26
       -- Converter entrada binária para número inteiro sem sinal
27
       A_uns <= unsigned(A);
28
       -- Converter binário para BCD
29
30
      process(A_uns)
31
       begin
           slice_mil <= A_uns / 1000; -- Extrair milhar do número BCD
32
           slice_cem <= (A_uns mod 1000) / 100; -- Extrair centena do número BCD
33
           slice_dez <= (A_uns mod 100) / 10; -- Extrair dezena do número BCD</pre>
34
           slice_uni <= A_uns mod 10; -- Extrair unidade do número BCD
35
36
       end process;
37
       -- Saída dos dígitos BCD
38
39
       -- Converter para vetor lógico
       sm <= std_logic_vector(slice_mil(4 downto 0));</pre>
40
       sc <= std_logic_vector(slice_cem(4 downto 0));</pre>
41
       sd <= std_logic_vector(slice_dez(4 downto 0));</pre>
42
       su <= std_logic_vector(slice_uni(4 downto 0));</pre>
43
44
  end architecture;
```

A ideia do código é receber o valor de entrada na porta "A"e em seguida retirar o valor da casa do milhar do número, da centena, da dezena e por fim da unidade. Esse código foi desenvolvido através de uma das explicações do professor sobre este tipo de operação, onde coletamos o valor de cada casa decimal separadamente. Em seguida, para saida dos valores obtidos, faço a conversão para STD-LOG antes de encaminha-los a saída.

Para verificar o funcionamento do código apresentado acima, utilizei a simulação funcional do ModelSim inserindo diferentes valores e observando sua saída, para assim validar a saída correta dos valores:



Figura 5: Simulação do código desenvolvido para validar a saída de A

No caso acima, foram inseridos seis diferentes valores na simulação, sendo quatro desses valores aleatórios e também outros dois valores utilizados para testar os limites da faixa de valores (0000) e

IFSC – Campus São José Página 6

(9999). Note que todos os valores tiveram a saída correta, conforme experado pelo funcionamento do conversor.

2.2 Passo 2 - Análise do tempo de propagação:

Para melhorar o tempo de propagação do circuito, primeiramente fiz uma compilação sem nenhuma alteração nos parâmetros de fitter do circuito, apenas para determinar qual o valor de propagação máximo que o circuito tinha até o momento:




Figura 6: Tempo de propagação máximo do circuito (sem alterações)

Ao verificar que o tempo de propagação estava proximo de 76us (lembrando que o tempo registrado é o máximo em qualquer caso no circuito), realizei alterações em alguns parâmetros do programa para tentar dimunuir o tempo total de propagação.

Além disso, ou parâmetro que registrei a fim de verificar possiveis melhoras foi a quantidade de elementos lógicos e pinos de I/O, abaixo estão exibidos estes valores para o programa sem alterações (conforme descrito acima).




Figura 7: Simulação do código desenvolvido para validar a saída de A

A primeira alteração realizada foi o tipo de compilação utilizada pelo programa para gerar o circuito apartir do código VHDL, como nessa implementação o tempo de propagação e o número de elementos lógicos é essencial, alterei as configurações do programa para tentar uma maior performace do circuito resultante durante a compilação, idependentemente do tamanho do circuito.

FONTE: Elaborado pelo autor Advanced Fitter Settings (on TELE-Matlab-Quartus) × Specify the settings for the logic options in your project. Assignments made to an individual node or entity in the Assignment Editor will override the option settings in this dialog box. \$ <<Filter>> Show: All • Name: Setting: **Enable Beneficial Skew Optimization** On Off **Enable Bus-Hold Circuitry** Final Placement Optimizations Automatically Fit Attempts to Skip Fitter Aggressive Routability Optimizations Automatically Standard Fit Fitter Effort Fitter Initial Placement Seed 12312 Force Fitter to Avoid Periphery Placement Warnings Off I/O Placement Optimizations On Limit to One Fitting Attempt Off Logic Cell Insertion - Logic Duplication Auto Maximum number of global clocks allowed -1 (UNLIMITED) Optimize Design for Metastability On All Paths Optimize Hold Timing Optimize IOC Register Placement for Timing Normal Optimize Multi-Corner Timing On Optimize Timing Normal compilation Ontimiza Timing for ECOs ∩ff Description:

Figura 8: Tempo de propagação máximo do circuito (alteraa seed e método de compilação)

ОК

Cancel

Reset

Reset All

Help

EM seguida, verifiquei que as alterações feitas não tiveram mudança significativa no valor de propagação, portanto, alterei também a seed utilizada no processo de filter do quartus), com isso tive um ganho aproximado de 3us entre este caso e o primeiro caso registrado.

Dessa forma, a tabela de propagação ficou da seguinte maneira:

Specifies the starting value the Fitter uses when randomly determining the initial

placement for the current design. The value can be any non-negative integer value. Changing the starting value may or may not produce better fitting. Specify a starting value only if the Fitter is not meeting timing requirements by a small amount. The

Design Space Explorer tool lets you sweep many seed values easily to find the best

FONTE: Elaborado pelo autor Pox Set Operating Conditions Input Port **Output Port** FF Slow 1200mV 125C Model 73.232 73.248 A[10] sd[0] 73,269 73,285 Slow 1200mV -40C Model 2 A[11] sd[0] 72.891 72.854 73.179 73.142 3 A[12] sd[0] 72.816 72.779 72.786 72.749 Fast 1200mV -40C Model A[13] sd[0] 72.671 72.634 72.924 72.887 72.656 72.619 72.643 72.606 A[14] sd[0] 70 Report 70.709 70.725 A[10] sd[1] 70.528 70.544 Timing Analyzer Summary A[9] sd[0] 70.466 70.429 70.793 70.756 Advanced I/O Timing 8 A[11] sd[1] 70.150 70.331 70.438 70.619 □ Datasheet Report A[12] sd[1] 70.075 70.256 70.045 70.226 10 A[13] sd[1] 69.930 70.111 70.183 70.364 Propagation Delay 11 A[14] sd[1] 69.915 70.096 69.902 70.083 - III Minimum Propagation Delay 12 A[8] sd[0] 69.057 69.020 69.227 69.190 Slow 1200mV -40C Model 67.767 67.680 13 A[10] sd[2] 67.751 67.664 Fast 1200mV -40C Model 67.906 14 A[9] sd[1] 68.052 68,233 67.725 67.286 67.661 67.574 15 A[11] sd[2] 67.373 4 67.211 67.181 16 A[12] sd[2] 67.298 67.268 Tasks Pox 17 A[13] sd[2] 67.153 67.066 67.406 67.319 Set Operating Conditions... 18 A[14] sd[2] 67.138 67.051 67.125 67.038 Reports 19 A[8] sd[1] 66.316 66.497 66.486 66.667 Ė. 📂 Slack 20 A[10] sd[3] 65.946 65.983 65.962 65.999 Report Setup Summary 21 sd[3] 65.568 65.605 65.856 65.893 A[11] Report Hold Summary 22 65.530 65.463 65.500 A[12] sd[3] 65.493 Report Recovery Summary 23 A[13] sd[3] 65.348 65.385 65.601 65.638 Report Removal Summary 24 A[14] sd[3] 65.333 65.370 65.320 65.357 Report Minimum Pulse Width Report Max Skew Summary 25 A[7] sd[0] 65.189 65.152 65.849 65.812 Report Net Delay Summary 26 sd[2] 64.948 64.861 65.275 65.188 A[9] □ Datasheet 27 A[8] sd[2] 63.539 63.452 63.709 63.622 Report Fmax Summary 28 63.180 63.507 A[9] sd[3] 63.143 63.470 Report Datasheet 63.289 29 A[7] sd[1] 62.448 62.629 63.108 Device Specific sd[0] 30 62,360 62.323 62.732 62.695 A[6] Report TCCS 31 61.771 61.904 61.941 A[8] sd[3] 61.734 Report RSKM 32 A[10] sd[4] 61.481 61.536 61.497 61.552 Report DDR Report Metastability Summar 33 A[11] sd[4] 61.103 61.158 61.391 61.446 🚊 📂 Diagnostic 34 A[12] sd[4] 61.028 61.083 60.998 61.053 Report Clocks 35 A[13] sd[4] 60.883 60.938 61.136 61,191 36 A[14] sd[4] 60.868 60.923 60.855 60.910

Figura 9: Seed de configuração do fitter

A melhora apresentada acima foi significativa para ser registrada no entanto, também apliquei um script demonstrado pelo professor á algumas aulas para tentar diminuir ainda mais o tempo de propagação, para isso configurei o arquivo "SDC1.sdc"com o seguinte conteúdo:

```
set_max_delay -from [get_ports *] -to [get_ports *] 40
```

O script acima faz com que a propagação de um sinal na entrada e saída do circuito não passe de um valor específico de tempo, no exemplo acima está registrando 40us como valor limite.

Entretanto conforme apresentado abaixo, por mais que o valor utilizado para "corte" seja de 40 us, devido ao valor em muitos casos ser impraticavel na compilação, o tempo de propagação máximo não fica dentro do especificado no script.




Figura 10: Tempo de propagação máximo do circuito (Alterada seed e tipo de compilação)

Por mais que o valor tenha ficado proximo de 67us, note que a configuração deu um ganho de aproximadamente 10us em relação ao caso anterior, devido as multiplas tentativas do quartus para aplicar o circuito.

Lembrando que para atingir este valor, iniciei os valores do script em 70us e desci 5 em 5 us até atingir 40us e verificar que não haviam mais melhoras significativas após diminuição do tempo.

A configuração do script de delay máximo também serviu para diminuir a quantidade de elementos lógicos do circuito, conforme a imagem abaixo, onde passamos de 1325 para 1280 elementos, diminuindo em 45 elementos o circuito:

FONTE: Elaborado pelo autor




Figura 11: Tempo de propagação máximo do circuito (tempo atual)

Também verifiquei a imagem do diagrama RTL após a compilação da sergunda versão do código (com script SDC habilitado), onde é possivel notar a semântica do código VHDL:




Figura 12: Diagrama RTL do circuito

3 Referências bibliográficas

Orientações do laboratório Simulação Funcional usando o ModelSim

IFSC – CAMPUS SÃO JOSÉ PÁGINA 12