

Programação do kit Mercurio IV

Dispositivos Lógicos Progamáveis I

Sumário

1	Orie	entações	3
	1.1	Objetivo	3
	1.2	Passo 1 - Escrever o código do projeto counter:	3
		Passo 2 - Preparando para gravar o circuito lógico no FPGA:	
	1.4	Passo 3 - Programando o FPGA através da USB-Blaster:	4
	1.5	Passo 4 - Eliminar o repique da chave CLK:	5
	1.6	Passo 5 - Adicionando as chaves e observando o resultado nos LEDs:	5
2	Des	envolvimento	6
	2.1	Passo 1: Criando o projeto e escrevendo o código base	6
	2.2	Passo 2: Gravando o circuito lógico no FPGA	8
	2.3	Passo 3: Realizar os testes de repique da chave	10
	2.4	Passo 4: Eliminar o repique da chave	12
	2.5	Passo 5: Observando circuito com debouncer	14
3	Refe	erências bibliográficas	15

1 Orientações

1.1 Objetivo

- Revisar o processo de programação do FPGA usando um kit de desenvolvimento
- Fazer as adaptações necessárias para o circuito funcionar no kit
- Verificar se o contador proposto funciona, tanto carregando o valor inicial como na contagem progressiva.
- · Analisar o que ocorre em um contador quando atinge o seu valor máximo.
- Verificar e corrigir o problema do repique (bouncing) da chave usada no CLK

1.2 Passo 1 - Escrever o código do projeto counter:

- Escrever o código do projeto counter (já simulado em aula anterior), incluindo as adaptações necessárias para o uso dos LEDs da matriz de leds do kit Mercurio IV.
- Fazer a análise e síntese e corrigir eventuais erros.

```
library IEEE;
1
    use IEEE.std_logic_1164.all;
2
    use IEEE.numeric_std.all;
3
    entity counter is
      generic (WIDTH : in natural := 4);
6
      port (
        RST
             : in std_logic;
        CLK : in std_logic;
9
        LOAD : in std_logic;
10
        DATA : in std_logic_vector(WIDTH-1 downto 0);
                     : out std_logic;
12
               : out std_logic_vector(WIDTH-1 downto 0));
13
14
     end entity;
15
    architecture ifsc_v1 of counter is
16
             signal Q_aux : std_logic_vector(WIDTH-1 downto 0);
17
    begin
18
      process(RST,CLK) is
19
20
      begin
        if RST = '1' then
21
           Q_aux <= (others => '0');
22
        elsif rising_edge(CLK) then
23
          if LOAD= '1' then
^{24}
            Q_aux <= DATA;
25
26
             Q_aux <= std_logic_vector(unsigned(Q_aux) + 1);
27
          end if;
28
        end if;
29
       end process;
       -- Adaptacao feita devido a matriz de leds acender com ZERO
31
      Q <= not Q aux;
32
       -- Para acender um led eh necessario colocar ZERO na linha correspondente da matriz.
33
      RO <= '0';
34
```

```
end architecture;

end architecture;
```

1.3 Passo 2 - Preparando para gravar o circuito lógico no FPGA:

Escolher a FAMILY: Cyclone® IV E

Escolher o DEVICE: EP4CE30F23C7

• Configurar como entrada e saída do FPGA os seguintes pinos:

```
CLK:
             PIN_Y17 ou PIN_V21
1
    DATA[3]: PIN_H18
2
    DATA[2]: PIN_H20
3
    DATA[1]: PIN_K21
    DATA[0]: PIN_J21
    LOAD:
             PIN_Y22
6
    Q[3]:
             PIN_J6
    Q[2]:
            PIN_K8
    Q[1]:
             PIN_J8
9
    Q[0]:
             PIN_L8
10
    RST:
             PIN_W21
11
    RO:
             PIN_F10
12
```

1.4 Passo 3 - Programando o FPGA através da USB-Blaster:

- Realizar os seguintes testes, acionando as chaves e observando o resultado nos LEDs:
- Carregar um valor nas chaves DATA[3..0], mudar LOAD para ALTO e acionar a chave CLK. Verificar e anotar o comportamento. Repetir com valores diferentes nas DATA[3..0].
- Mudar RST para ALTO, e verificar e anotar o comportamento.
- Manter LOAD em BAIXO e acionar a chave CLK várias vezes (no mínimo 16 vezes). Verificar e anotar o comportamento. O comportamento é o esperado para o número de mudanças da chave CLK?
- · Dica para configuração das interfaces:

```
-- insira na declaração das portas da entity a linha
LCD_BACKLIGHT: out std_logic;

-- insira na architecture a linha
LCD_BACKLIGHT <= '0';
```

• Após fazer a Análise e Síntese, defina o pino v10 para essa porta.

```
LCD_BACKLIGHT: PIN_V10
```

1.5 Passo 4 - Eliminar o repique da chave CLK:

 Eliminar o repique da chave CLK, inserindo no código um circuito anti-repique, com um tempo de anti-repique de 10ms:

```
entity COUNTER_db is
1
2
         CLK50MHz : in std_logic;
3
4
     end entity
6
     architecture ifsc_v2 of COUNTER_db is
             signal CLK_db:
                                     std_logic := '0';
9
10
11
     begin
12
             -- debouncer de 10ms
             process (CLK50MHz, CLK, RST, CLK_db) is
13
                      constant max_cnt: natural := 500000; -- 500000 10ms para clk 20ns
14
                      variable cnt_db : integer range 0 to max_cnt-1;
15
             begin
16
                               if (RST = '1') then
17
                                       cnt_db := 0;
18
                                       CLK_db <= '0';
19
                               elsif ((CLK = '0') \text{ and } (CLK_db = '0')) \text{ or }
20
                                     ((CLK = '1') and (CLK_db = '1')) then
21
                                       cnt_db := 0;
22
                               elsif (rising_edge(CLK50MHz)) then
23
                                       if (cnt_db = max_cnt - 1) then
                                                CLK_db <= not CLK_db;</pre>
25
                                       else
26
                                                cnt_db := cnt_db + 1;
                                       end if;
28
                               end if;
29
               end process;
31
      - Troque no process(RST,CLK) a entrada '''CLK''' do circuito anterior pela entrada '''CLK_db'''
32
```

Acrescentar o pinos de entrada CLK 50MHz:

```
CLK50MHz: PIN_T1
```

 Acrescente um arquivo para restringir a análise temporal (Timing Analysis) a 50MHz para a entrada de clock CLK50MHz. Restringir a frequencia máxima de clock no Quartus II:

```
create_clock -name CLK50MHz -period 50MHz [get_ports -no_case {clk*}]
```

1.6 Passo 5 - Adicionando as chaves e observando o resultado nos LEDs:

• Repita os teste feitos no Passo 3, acionando as chaves e observando o resultado nos LEDs:

- Carregar um valor nas chaves DATA[3..0], mudar LOAD para ALTO e acionar a chave CLK. Verificar e anotar o comportamento. Repetir com valores diferentes nas DATA[3..0].
- Mudar RST para ALTO, e verificar e anotar o comportamento.
- Manter LOAD em BAIXO e acionar a chave CLK várias vezes (no mínimo 16 vezes). Verificar e anotar o comportamento. O comportamento é o esperado para o número de mudanças da chave CLK?
- O que ocorre quando o contador chega ao seu valor máximo? Quais seriam as alternativas "teóricas"para evitar que isso ocorra? Proponha soluções, sem se preocupar com um código de descrição do hardware (HDL).
- Reduza o tempo do circuito anti-repique para 1us (microsegundo) maxcnt = 50, e verifique o funcionamento da chave CLK.

2 Desenvolvimento

2.1 Passo 1: Criando o projeto e escrevendo o código base

Inicialmente, configurei um novo projeto utilizando a familia e modelo de FPGA requisitado no laboratório, para que os resultados resultassem no esperado pelo avaliador.



Figura 1: Configurações iniciais do projeto AE3

Uma vez com o projeto configurado, adicionei o código VHDL orientado pelo professor durante a aula, fazendo as modificações no software para torna-lo o código principal do projeto para compilação.




Figura 2: Adicionado código VHDL ao projeto

Em seguida, fiz a análise e síntese do código e observei os logs de compilação registrados pelo quartus, apenas para garantir que nenhum erro havia sido apresentado durante a compilação.



Figura 3: Resumo da compilação no software

A partir da figura 3, nota-se os recursos de hardware foram de fatos consumidos pelo código configurado no quartus, indicando que o circuito lógico foi montado na FPGA.

Apenas para verificar se a semântica foi mantida durante a compilação, verifiquei o diagrama RTL do circuito configurado pelo quartus para determinar se está de acordo com o código inserido, abaixo está o diagrama completo:




Figura 4: Diagrama RTL do circuito configurado a partir do código VHDL

Também verifiquei o estado do circuito através do diagrama "Technology Map", a vantagem deste diagrama é mostrar não necessáriamente blocos que compõe parte do circuito, mas sim componentes lógicos utilizados para estruturar todo o hardware que monta o circuito proposto.




Figura 5: Technology Map do circuito montado através de VHDL.

2.2 Passo 2: Gravando o circuito lógico no FPGA

Em seguida, antes de encaminhar o código para gravação na FPGA, verifiquei o diagrama de pinplanner para garantir que todos os pinos haviam sido atribuidos a suas respectivas portas no circuito eletrônico.




Figura 6: Representação da pinagem do chip VHDL

A partir da visualização, confirmei que todos os pinos haviam sido associados a um pino de I/O para interface com usuário ou com outros circuitos eletrônicos.

FONTE: Elaborado pelo autor														
Node Name	Direction	Location	I/O Bank	VREF Group	Fitter Location	I/O Standard	Reserved	Current Strength	Slew Rate	er I/O Rule Resi	Differential Pair	trict Preservatio		
L CLK	Input	PIN_Y17	4	B4_N0	PIN_Y17	2.5 V		8mA (default)		Pass				
DATA[3]	Input	PIN_H18	6	B6_N1	PIN_H18	2.5 V		8mA (default)		Pass				
DATA[2]	Input	PIN_H20	6	B6_N1	PIN_H20	2.5 V		8mA (default)		Pass				
L DATA[1]	Input	PIN_K21	6	B6_N3	PIN_K21	2.5 V		8mA (default)		Pass				
DATA[0]	Input	PIN_J21	6	B6_N3	PIN_J21	2.5 V		8mA (default)		Pass				
LOAD	Input	PIN_Y22	5	B5_N3	PIN_Y22	2.5 V		8mA (default)		Pass				
Q[3]	Output	PIN_J6	1	B1_N1	PIN_J6	2.5 V		8mA (default)	2 (default)	Pass				
²⁴ Q[2]	Output	PIN_K8	1	B1_N2	PIN_K8	2.5 V		8mA (default)	2 (default)	Pass				
²⁴ Q[1]	Output	PIN_J8	1	B1_N1	PIN_J8	2.5 V		8mA (default)	2 (default)	Pass				
°¥ Q[0]	Output	PIN_L8	1	B1_N2	PIN_L8	2.5 V		8mA (default)	2 (default)	Pass				
ºut RO	Output	PIN_F10	8	B8_N2	PIN_F10	2.5 V		8mA (default)	2 (default)	Pass				
RST	Input	PIN_W21	5	B5_N2	PIN_W21	2.5 V		8mA (default)		Pass				

Figura 7: Technology Map do circuito montado através de VHDL.

Com a configuração ja finalizada e o arquivo compilado, verifiquei no diretório raiz do projeto a localização do arquivo .sof, que contém o binário a ser enviado á FPGA, encontrei o arquivo na pasta **output-files**:

```
### Content of the co
```

Figura 8: Technology Map do circuito montado através de VHDL.

Em seguida, transferi o arquivo diretamente para minha máquina onde fiz o envio para a placa FPGA utilizando a própria interface do quartus.

FONTE: Elaborado pelo autor

File Edit View Processing Tools Window Help

Add Device.

Add Device.

Add Device.

Add Device.

FONTE: Elaborado pelo autor

Mode: JTAG

Progress:

Figura 9: Envio do arquivo utilizando a ferramenta programmer do quartus

2.3 Passo 3: Realizar os testes de repique da chave

Į[™]Down

Com arquivo ja na placa de teste (FPGA Físico), fiz a alternância das chaves de contato conforme descrito nas orientações do item 3.

Nota-se que ao alterar as chaves/botões da placa de teste, so primeiros LEDs da matriz de LED apresentada nas figures 9, 10 11 e 12, sofrem variações.



Figura 10: Captura da operação dos LEDs na FPGA

Idealmente, como um contador está sendo utilizado a representação dos LEDs deveria ser sequencia, como em uma tabela verdade de 4Bits, variando em apenas 1Bit a cada ciclo de execução.

PORTE. Elaborado pelo autor

Deservolvite por porte po

FONTE: Elaborado pelo autor

Figura 11: Captura da operação dos LEDs na FPGA

Entretanto, como não há um circuito de deboucing integrado nativamente no dispositivo, a chave durante o processo de abertura/fechamento sofre depridações (vibração). Essas vibrações fazem com que em um curto periodo de tempo a chave abra e feche diversas vezes, e para nossa percepção, a chave está pulando a contagem.



Figura 12: Captura da operação dos LEDs na FPGA

2.4 Passo 4: Eliminar o repique da chave

Em seguida, para resolver o sintoma descrito acima, adicionei a seguinte sessão de código ao projeto (abaixo da arquitetura já existente). O circuito abaixo é um debouncer, utilizado justamente para evitar que este tipo de trepidação mecânica entre os contatos secos atrapalhe o funcionamento do circuito.

```
library IEEE;
1
     use IEEE.std_logic_1164.all;
2
     use IEEE.numeric_std.all;
3
     entity counter is
5
       generic (WIDTH : in natural := 4);
6
       port (
              CLK50MHz : in std_logic;
         RST : in std_logic;
9
         CLK
              : in std_logic;
10
         LOAD : in std_logic;
11
         DATA : in std_logic_vector(WIDTH-1 downto 0);
12
                      : out std_logic;
13
               : out std_logic_vector(WIDTH-1 downto 0));
14
     end entity;
15
16
     architecture ifsc_v1 of counter is
17
             signal Q_aux : std_logic_vector(WIDTH-1 downto 0);
18
             signal CLK_db:
                                    std_logic := '0';
19
     begin
20
       process(RST,CLK) is
21
22
       begin
         if RST = '1' then
23
24
           Q_aux <= (others => '0');
         elsif rising_edge(CLK) then
25
           if LOAD= '1' then
26
              Q_aux <= DATA;
27
28
           else
             Q_aux <= std_logic_vector(unsigned(Q_aux) + 1);</pre>
29
30
         end if;
31
       end process;
32
       -- Adaptacao feita devido a matriz de leds acender com ZERO
33
       Q <= not Q_aux;
34
       -- Para acender um led eh necessario colocar ZERO na linha correspondente da matriz.
35
       RO <= '0';
36
37
       -- debouncer de 10ms
38
             process (CLK50MHz, CLK, RST, CLK_db) is
39
                      constant max_cnt: natural := 500000; -- 500000 10ms para clk 20ns
40
                      variable cnt_db : integer range 0 to max_cnt-1;
41
             begin
42
                               if (RST = '1') then
43
                                       cnt_db := 0;
44
                                       CLK_db <= '0';
45
                               elsif ((CLK = '0') \text{ and } (CLK_db = '0')) \text{ or}
46
                                     ((CLK = '1') and (CLK_db = '1')) then
                                       cnt_db := 0;
48
                               elsif (rising_edge(CLK50MHz)) then
49
```

Após adicionar o código ao VHDL, refiz a compilação e repeti o passo 2, não descrevi passo a passo o ocorrido, pois todos os passos até a escrita na FPGA estão descritos no passo 2.

FONTE: Elaborado pelo autor

Figura 13: Código VHDL alterado adicionando o Clock de 50MHz

FONTE: Elaborado pelo autor

Figura 14: Technology Map do circuto com debouncer

Após a alteração do código, refiz a compilação e observei o diagrama RTL do circuito e também o TechnologyMap. Com a adição do código de deboucer, nota-se que um novo bloco foi introduzido nas figuras 15 e 16, na entrada dos dados.




Figura 15: Diagrama RTL do circuto com debouncer

Este bloco é utilizado para evitar que o repique da chave seja propagado para o resto do circuto e afete na contagem.




Figura 16: Código VHDL alterado adicionando o bloco de função de debouncer

2.5 Passo 5: Observando circuito com debouncer

Após re-enviar o código, agora com o circuito de debouncer adicionado, nota-se uma melhora no processo de avanço da chave de seleção, agora ao avaçar a posição com a chave seletora, o circuito evita que posições de contagem sejam puladas, e assim a contagem de alteração dos LEDs é apresentada corretamente.

Abaixo estão duas capturas sequencias, apresentado o led 0011 e 0101, correspondendo a duas variações na chave de seleção, o primeiro valor equivale a 3 em decimal (figura 10) e o segundo valor equivale á 5 em decimal (figura 11).



Figura 17: Technology Map do circuito montado através de VHDL.



Figura 18: Captura da operação dos LEDs na FPGA

3 Referências bibliográficas

Wiki diária da disciplina de DLP - IFSC SJ Tempo de propagação em circuitos combinacionais Conhecendo os dispositivos lógicos programáveis Acesso a Nuvem do IFSC (Para realização da atividade)

IFSC – CAMPUS SÃO JOSÉ PÁGINA 16