# MIPS based MCU Architecture

## FINAL PROJECT

## MIPS BASED MCU ARCHITECTURE

2024 SEM B

Guy Cohen 207881004

Liav Ben Or 315909390


# תוכן עניינים

3	MCU
5	MIPS
9	Instruction Fetch
9	Instruction Decode
9	Execute
9	Data Memory
9	
10	Divider
11	Basic Timer
12	Interrupt Controller
13	GPIO
14	נתיב קריטי
16	ניתוח תוצאות
16	ניתוח גלים בModel SIM
10	נותות ולות רחום Signal Tana

# תיאור המערכת הכללית

. IF, ID, EX, MEM, WB – המורכב מ5 המורכב מסוג MIPS שמכיל מעבד MCU בפרויקט אונרצה לבנות MCU בפרויקט אונרצה מסוג MIPS מסוג MES שמכיל מעבד MCU שמכיל מעבד (Basic Timer, Unsigned Division accelerator, GPIO, Interrupt Controller ) התבקשנו להוסיף רכיבי חומרה שיעבדו בשיתוף פעולה בניהם בהתאם לצורך. התקשורת בין רכיבי החומרה השונים תהיה באמצעות 3 קווי BUS שיעבירו מידע רלוונטי בין הצורכים לצרכנים.

– להלן שרטוט המערכת בדיאגרמת בלוקים





## : זה במודול השימוש בקומבינטוריקה הלוגית במודול

	Resource	Usage
1	Estimate of Logn (ALMs needed)	1961
2		
3	▼ Combinational Ausage for logic	2320
1	7 input functions	62
2	6 input functions	1296
3	5 input functions	248
4	4 input functions	366
5	<=3 input functions	348
4		
5	Dedicated logic registers	1780
6		
7	I/O pins	65
8	Total MLAB memory bits	0
9	Total block memory bits	557056
10		
11	Total DSP Blocks	2
12		
13	▼ Total PLLs	1
1	PLLs	1
14		
15	Maximum fan-out node	PLL:m1 altpll:altpeneric_pll1_outclk
16	Maximum fan-out	1599
17	Total fan-out	21595
18	Average fan-out	4.98


< <filter>&gt;</filter>	
Analysis & Synthesis Status	Successful - Mon 2 18:50:13 2024
Quartus Prime Version	21.1.0 Build 842 121 SJ Lite Edition
Revision Name	MCU
Top-level Entity Name	MCU
Family	Cyclone V
Logic utilization (in ALMs)	N/A
Total registers	1780
Total pins	65
Total virtual pins	0
Total block memory bits	557,056
Total DSP Blocks	2
Total HSSI RX PCSs	0
Total HSSI PMA RX Deserializers	0
Total HSSI TX PCSs	0
Total HSSI PMA TX Serializers	0
Total PLLs	1
Total DLLs	0

להלן השימוש בקומבינטוריקה הלוגית עבור כל יתר הרכיבים:

• •	<filter>&gt;</filter>			
	Compilation Hierarchy Node	Combinational ALUTs	Dedicated Logic Registers	Block Men
1	▼ IMCU	2320 (138)	1780 (200)	557056
1	BTIMER:Basic_Timer	75 (75)	102 (102)	0
2	Divider:div_acc	113 (113)	105 (105)	0
3	▶  GPIO:IO_interface	89 (0)	56 (0)	0
4	INTERRUPT:Intr_Controller	132 (132)	14 (14)	0
5	▶ [MIPS:CPU]	1660 (36)	1191 (21)	557056
6	OptAddrDecoder:OAD	4 (4)	0 (0)	0
7	▶ [PLL:m1]	0 (0)	0 (0)	0

# **MIPS**

רכיב זה הוא CPU של הMCU, כאשר הוא מסוג Single Cycle. המעבד יודע לתמוך בהוראות המצורפות לתרגיל כך שהוא יודע לבצע את כל התוכניות שמשתמשות אך ורק בהוראות אלו, להלן המעבד עם שמות האותות:



# להלן הפעולות:

Arithmetic Instructions						
Instruction Example Meaning Comments						
add	add \$1,\$2,\$3	\$1=\$2+\$3				
subtract	sub \$1,\$2,\$3	\$1=\$2-\$3				
add immediate	addi \$1,\$2,100	\$1=\$2+100				
Multiply (without overflow)	mul \$1,\$2,\$3	\$1=\$2*\$3	Result is only 32 bits!			

	Logical Instructions						
Instruction	Example	Meaning	Comments				
and	and \$1,\$2,\$3	\$1=\$2&\$3	Bitwise AND				
or	or \$1,\$2,\$3	\$1=\$2 \$3	Bitwise OR				
xor	xor \$1,\$2,\$3	\$1=\$2^\$3	Bitwise XOR				
and immediate	andi \$1,\$2,100	\$1=\$2&100	Bitwise AND with immediate				
			value				
or immediate	ori \$1,\$2,100	\$1=\$2 100	Bitwise OR with immediate				
			value				
xor immediate	xori \$1,\$2,100	\$1=\$2^100	Bitwise XOR with immediate				
			value				
shift left logical	sll \$1,\$2,10	\$1=\$2<<10	Shift left by constant number				
			of bits				
shift right logical	srl \$1,\$2,10	\$1=\$2>>10	Shift right by constant number				
			of bits				


Data Transfer Instructions						
Instruction	Instruction Example Meaning					
move	move \$1,\$2	\$1=\$2	Pseudo-instruction (provided by MARS Assembler, not processor!) Copy from register to register.			
load word	Lw \$1,100(\$2)	\$1=Memory[\$2+100]				
store word	Sw \$1,100(\$2)	Memory[\$2+100]=\$1				
load upper immediate	lui \$1,100	\$1=100x2 <sup>16</sup>	Load constant into upper 16 bits.  Lower 16 bits are set to zero.			

Conditional Branch Instructions					
Instruction Example Meaning Comments					
branch on equal	Beq \$1,\$2,100	if(\$1==\$2) go to PC+4+100	Test if registers are equal		
branch on not equal	Bne \$1,\$2,100	if(\$1!=\$2) go to PC+4+100	Test if registers are not equal		


Comparison Instructions						
Instruction Example Meaning Comments						
set on less than	slt \$1,\$2,\$3	if(\$2<\$3)\$1=1; else \$1=0	Test if less than. If true, set \$1 to 1. Otherwise, set \$1 to 0.			
set on less than immediate	Slti \$1,\$2,100	if(\$2<100)\$1=1; else \$1=0	Test if less than. If true, set \$1 to 1. Otherwise, set \$1 to 0.			

Unconditional Jump Instructions						
Instruction	Example	Meaning	Comments			
jump	j 1000	go to address 1000	Jump to target address			
jump register	jump register jr \$ra		register jr \$ra go to return address stored in \$ra		procedure return	
jump and link	jal 1000	\$ra=PC+4; go to procedure call which starts in address 1000	Use when making procedure call. This saves the return address in \$ra			

## - להלן שרטוט המעבד



## :הודול זה: RTL כללית במודול זה:



#### MIPS:CPU

ALU\_result(1)-29 ALU\_result(2)--53 ALU\_result(3)--57 ALU\_result(4)-21 ALU\_result(7)-46 ALU\_result(8)-49 ALU\_result(9)-32 ALU\_result(10)-35 AddressBus[0]-0 AddressBus(1)--3 AddressBus(2)-6 AddressBus(3)--7 AddressBus(5)-2 AddressBus[9]--4 AddressBus[10]--5 AddressBus-8 BTIMER:Basic\_Timer:Equal4--2 DataBus[0]-22 ControlBus(1)--5 ControlBus(2)-4 DataBus[1]-28 DataBus(2)-35 ControlBus(3)~1 DataBus(4)--52 ControlBus(5)--3 DataBus(5)--58 DataBus(6)-64 DataBus(0)--1 DataBus[7]--75 DataBus(1)--2 DataBus(2)--3 INTERRUPT:Intr\_Controller:DataBus[9]-82 DataBus(3)-4 DataBus(4)--5 INTERRUPT:Intr\_Controller:DataBus(10)-79 INTERRUPT:Intr\_Controller:DataBus(11)-76 DataBus(5)-6 INTERRUPT: Intr\_Controller: Data Bus[12]-73 INTERRUPT: Intr\_Controller: Data Bus[13]-70 Nata Bus(6)--7 Nata Bus(7)--8 INTERRUPT:Intr\_Controller:DataBus(14)-67 DataBus-O qual1-0 INTERRUPT: Intr\_Controller: DataBus(16)--55 qual5-(1..2) INTERRUPT:Intr\_Controller:DataBus(17)-58 INTERRUPT:Intr\_Controller:DataBus(18)-61 NTA\_sig NTR\_STATE(1) INTERRUPT: Intr\_Controller: DataBus[19]-64 INTERRUPT: Intr\_Controller: DataBus[20]~46 decode:ID:Equal4~1 INTERRUPT:Intr\_Controller:DataBus(21)-49 Idecode:ID:Equal5-0 INTERRUPT:Intr\_Controller:DataBus(22)-10: INTERRUPT:Intr\_Controller:DataBus(23)-10: INTERRUPT: Intr\_Controller: DataBus(24)-88 decode:ID:Equal7~1 INTERRUPT:Intr\_Controller:DataBus[25]-91 idecode:ID:write\_data=0 INTERRUPT:Intr\_Controller:DataBus(26)-94 4w32~11 INTERRUPT:Intr\_Controller:DataBus(27)-97 Mux33~11 INTERRUPT:Intr\_Controller:DataBus(28)-100 w34-11 INTERRUPT: Intr\_Controller: DataBus(29)--112 INTERRUPT: Intr\_Controller: DataBus(30)--115 w36~11 INTERRUPT:Intr\_Controller:DataBus(31)-109 INTERRUPT:Intr\_Controller:INTR 4w37~11 4w38-11 n39~11 OptAddrDecoder:OAD:CS\_LEDR-0 fux40~11 a\_internal\_jtag:altera\_internal\_jtag~TCKUTAP fux41~11 Mux42~10 Mux43~10 ra\_internal\_jtagraltera\_internal\_jtag~TDIUTAP dr\_reg 1ux45-10 irt\_reg[1][0..5] Mux46-10 Mux47-10 irf\_reg(2)(0..5) reset-inputCLKENA0 tux48-10 reset-input splitter\_nodes\_receive\_0(3 4w/50~10 Mux52~11 state(8) virtual\_ir\_scan\_reg ux53~10 lux54~10 OUT[53..54] OUT30 altsynoram\_dh33:altsynoram1:q\_a(29) sid\_mod\_ram\_rommgl\_prim2:adapted\_tdo=0 sld\_mod\_ram\_romcmgl\_prim2:adapted\_tdo=0 sld\_mod\_ram\_romcmgl\_prim2:ir\_loaded\_address\_reg[0..1] sid\_mod\_ram\_rommgi\_prim2:ir\_loaded\_address\_reg(0) id mod\_ram\_rommgl\_prim2:ir\_loaded\_address\_reg[1..2] sid mod ram rommgl prim2:ir loaded address reg(2..3) sld mod ram rom:mgl prim2ir loaded address reg[3.4] sld mod ram rom:mgl prim2ir loaded address reg[4.5] sld mod ram rommgl prim2:ir loaded address reg[5.6] sld mod ram rommgl prim2:ir loaded address reg[6] sid\_mod\_ram\_rommgl\_prim2is\_in\_use\_reg

sld\_mod\_ram\_rommgl\_prim2:is\_in\_use\_reg

## **Instruction Fetch**

הנבחר, PC מהזיכרון את בשלב המישב כמו כן, בחלק את הפקודה בכתובת או בשלב בשלב הברכיטקטורה המצורפת המיד מספר אופציות לשינוי - PC מפני שבארכיטקטורה המצורפת קיימים תמיד מספר אופציות לשינוי

- jump ערך של כתובת אליה נרצה לבצע PCb נרצה להכניס
- branch ערך של כתובת אליה נרצה לבצע PC ערך של כתובת אליה נרצה להכניס
  - כאשר ברצה לקדם את ברצה לכאשר ברצה  $PC \leftarrow PC + 4$

## **Instruction Decode**

בשלב זה נרצה לקחת את הפקודה שהוראה משלב הfetch ולהמיר אותה לאחד מסוגי הפקודות שלהלן:

Type	-31-	format (bits)				31- for			-0-
R	opcode (6)	rs (5)	rt (5)	rd (5)	shamt (5)	funct (6)			
I	opcode (6)	rs (5)	rt (5)	immed	liate (16)	1			
J	opcode (6)	addres	s (26)						

כך נכניס את כתובת הרגיסטרים המתאימים לRF שנמצא בשלב המכספה ונוכל להוציא את המידע מהרגיסטרים כך נכניס את כתובת הרגיסטרים המתאימים ל

## Execute

בשלב זה מתבצע השלב החישובי של המעבד, עבור הוראות מסוג Rtype, הUALU, לוקח את הנתונים משני רגיסטרים מבוקשים ומעביר את התוצאה לקו הבקרה Alu\_result. עבור פקודות ALU מבצע פכולה אריתמטית עבור נתונים מרגיסטר אחד ביחד עם קבוע המאוחסן ב

# **Data Memory**


מודול אנחנו המערכת שלנו. אנחנו Data Memory מודול הקריאה מתוכן הערכת שלנו. אנחנו מודול זה אחראי על הכתיבה והקריאה מתוכן RAM של RAM של במשימה השתמשנו בגודל RAM של RAM

# Write Back


שלב זה מוכל במימוש שלי בתוך הDecode, אשר מקבל את המידע מהALU עבור פעולות Decode, אשר מקבל עבור פעולת LW.

# Unsigned Binary Division Multicycle Accelerator

רכיב חומרה זה אחראי על חלוקת מספר המכיל 32 ביטים במספר בעל 32 ביטים, בסיום הפעולה רכיב החומרה טוען לזכרון את תוצאת החלוקה כמספר שלם ואת השארית במקומות המתאימים בזכרון. לאחר 32 מחזורי שעון, רכיב החומרה מעלה דגל DIVIFG אשר מודיע לבקר הפסיקות כי הוא סיים את פעולתו ושיש לבצע את רוטינת הפסיקה בהקדם האפשרי. מימשנו את הרכיב כך שהוא יעבוד רק כאשר הוכנס מספר מחלק אשר שונה מ0 כדי להימנע מexceptions.



## RTL:



# **Basic Timer**

ותפקידי רכיב חומרה זה:


1) רכיב חומרה זה מכיל בין היתר רגיסטר בקרה BTCTL הקובע את תכונות השעון ורגיסטר דיסטר שהוא מייצג את ערך הספירה הנוכחי של הטיימר. כמו כן, קיים ברגיסטר הבקרה ערך BTIP שלפיו הרכיב מעלה מייצג את ערך הספירה מגיע לערך מתאים. ניתן להשתמש בדגל זה כדי להפריע לתוכנית הראשית של המיקרו בקר ולבצע ISR מתאים.


#### **BTCTL**, Basic Timer Control Register



2) ייצור אות PWM באמצעות הטיימר הבסיסי הזה כך שהטיימר סופר ובאמצעות PWM באמצעות לשלוט על הזמן Outy Cycle מחזור של האות ועל האות ועל באמצעות רגיסטרים Duty Cycle


:דיאגרמת הRTL כללית במודול זה:






# **Interrupt Controller**

פסיקה מתבצעת כאשר אחד מרכיבי החומרה השונים מבקשים לבצע פסיקה אזי הם מעלים סיגנל בשם IRQ פסיקה מתבצעת כאשר אחד מכיל את המידע על הרכיבים המבקשים לקפוץ לרוטינת הפסיקה שלהם. שמבקש לבצע פסיקה, signal מכיל את המידע על הרכיבים מעדיפות גבוהה יותר לפניה.



:דיאגרמת הRTL של רכיב זה:






## **GPIO**

ממש אשר אחראי על התמיכה ברכיבי IO השונים שנמצאים על גבי שבב הFPGA, רכיבי הIO ממש אשר אחראי על התמיכה ברכיבי ווO השונים אשר אחראי על התמיכה להלן הכתובות של הרכיבים בזכרון:


```
MEMORY Mapped I/O
                 #define PORT_LEDR[7-0] 0x800 - LSB byte (Output Mode)
                 #----- PORT HEX0 HEX1 -----
                 #define PORT_HEX0[7-0] 0x804 - LSB byte (Output Mode)
#define PORT_HEX1[7-0] 0x805 - LSB byte (Output Mode)
                 #-----PORT_HEX2_HEX3 -----
GPIO
                 #define PORT_HEX2[7-0] 0x808 - LSB byte (Output Mode)
#define PORT_HEX3[7-0] 0x809 - LSB byte (Output Mode)
without
                 #----- PORT_HEX4_HEX5 ---
interrupt
                 #define PORT_HEX4[7-0] 0x80C - LSB byte (Output Mode)
#define PORT_HEX5[7-0] 0x80D - LSB byte (Output Mode)
capability
                               ______
                 #define PORT SW[7-0] 0x810 - LSB byte (Input Mode)
                  _____
                 #define PORT KEY[3-1] 0x814 - LSB nibble (3 push-buttons - Input Mode)
```

למעשה, בעת לחיצה על אחד הלחצנים, רכיב חומרה זה אחראי ע"י קפיצה לרוטינת פסיקה של הלחצנים להעביר מידע לאחד מרכיבים אלו או קבלת מידע מרכיבי קלט כגון מתגים.




# נתיב קריטי

הנתיב הקריטי הוא הנתיב הארוך ביותר של התפשטות הלוגיקה בתוך המעגל הדיגיטלי שבנינו. הוא מייצג את .MCU הנתיב האיטי ביותר במערכת, כך שנצטרך לקבוע לפיו את תדר השעון המירבי שניתן להשיג עבור תכנון הנתיב הקריטי בפרויקט זה:



בנוסף על כך, מצאנו את תדר השעון המקסימלי עבור המודל שבנינו והוא:

Slow 1100mV 0C Model Fmax Summary							
• <	< <filter>&gt;</filter>						
	Fmax	Restricted Fmax	Clock Name	Note			
1	91.92 MHz	91.92 MHz	alterd_tck				




## ניתוח תוצאות

בפרק זה נדון בתוצאות המערכת שלנו גם מבחינת ניתוח הזמנים, גם מבחינת סימולציות ותיעוד הגלים בFPGA באמצעות Signal Tap.

## א ביתוח גלים בModel SIM

בחלק זה אציג את פעולת הרכיבים כפי שנראים בסימולציית הגלים:

להלן הדוגמא הראשונה:



- .1 בסימון האדום ניתן לראות לחיצה על לחצן מספר
- לחצן אחד טוען שני מספרים למחלק הבינארי (מספר מחלק ומספר מחולק), לאחר 32 מחזורי שעון ניתן לראות בסימון הכחול כי רכיב החומרה מעלה דגל המסמל שהתוצאות זמינות כעת.
  - בסימון הלבן ניתן לראות את השינוי בPC כתוצאה מקפיצה לISR של המחלק.
    - .LEDS בסימון הצהוב ניתן לראות את תוצאת החלוקה נכתבת ל-LEDS


## להלן הדוגמא השנייה:



- . BTIP בסימון האדום ניתן לראות בקשת ה BT לפסיקה בעקבות ערך המנייה אשר הגיעה לערך המתאים לפי
  - בסימון הכחול ניתן לראות את רגיסטר הPC משתנה לכתובת הISR של השעון החומרתי.
- בסימון הלבן ניתן לראות את ערך הלדים מעודכן לפי ערך המנייה (בבדיקה זו הקוד מבצע מנייה כלפי מעלה על גבי הלדים ע"י פסיקת השעון החומרתי).


## Signal Tapa ניתוח גלים

ראשית אציג את רשימת האותות אשר בחרתי לבחון תחת בדיקה זו:



.Basic Or ולכן בחרתי באפשרות זו, בנוסף האותות תחת קטגוריה falling edge ולכן בחרתי באפשרות זו, בנוסף האותות תחת קטגוריה

הקוד הצרוב על הבקר בעת הבדיקה מבצע מנייה כלפי מעלה ע"י פסיקת שעון, להלן תוצאות הדוגמא הראשונה:



- .2 בסימון הכחול ניתן לראות את הטריגר של לחיצה על לחצן מספר
- בסימון הירוק ניתן לראות את בקשת הפסיקה מועברת לרכיב הint controller על מנת לבצע רוטינת פסיקה של הלחצן.
  - בסימון הצהוב ניתן לראות את ביצוע רוטינות השירות של הלחצן והשעון.
  - .1ב בסימון השחור ניתן לראות לאחר פסיקת השעון את ערך המניה על גבי הלדים עולה ב

#### דוגמא שנייה:

:הקוד הצרוב על גבי הבקר מבצע את הדבר הבא

#### :תוצאות הסימולציה



- .3 בסימון הכחול ניתן לראות לחיצה על לחצן מספר
- וnt controller בסימון הצהוב מועברת ל int controller •
- בסימון הירוק ניתן לראות ביצוע רוטינת השירות של לחצן 3, במהלכה נטענים ערכי המחלק והמחולק עם הערכים שציינתי מעלה.
- בסימון התכלת, מאיץ החומרה מסיים את פעולת החילוק לאחר 32 מחזורי שעון ומעלה דגל בקשת פסיקה המועבר 'int controller.
- בסימון הסגול, רואים קפיצה לרוטינת השירות של מאיץ החומרה, במהלכה תוצאות החילוק נטענים לרכיבי ה IO המתאימים, ניתן לראות שתוצאות החישוב תואמות למצופה כפי שכתבתי מעלה.