Preparation Report LAB4

Guy Cohen 207881004

Liav Ben Or 315909390

תוכן עניינים:

3	מטרת המעבדה
3	בדיקת ביצועים
3-5	סימולצייה
5	
6-14	פירוט המערכת
15	ַנתיב קריטינתיב קריטי
15	צריבה על הכרטיס
16	חיווט הכרטיס
16	
17-18	signal tap


מטרת המעבדה

במעבדה זו למדנו להשתמש ביכולות של תוכנת Quartus ובפרט לבצע סינתזה עבור מודלים שפיתחנו בעבר במעבדה 1. את הסינתזה ביצענו על גבי FGPA.

בדיקת ביצועים

בדיקה זו נעשתה על מנת לבדוק ביצועים ראשוניים של הALU שפיתחנו במעבדה 1, ובנוסף בדיקה של התוספת של הוצאת גל ריבועי עבור קוד מסויים.

אך הפעם בשילוב של סינתזה על גבי כרטיס FPGA אמיתי. מכיוון שהמערכת שפיתחנו (ALU) הינה אסינכרונית, כלומר ללא שעון, נצטרך לחבר למערכת רגיסטרים סינכרוניים לכניסה ולמוצא המערכת על מנת לבצע אנליזה בזמו.



כאשר אל רגיסטרים אלו נחבר את שעון מהכרטיס בעל תדר של 50מגה הרץ.


סימולצית ModelSim

בסימולציה זו תחילה נבצע TB ונראה את הגלים על גבי המערכת כולה.


להלן כל הגלים עבור המערכת כולה, כאשר הTB שלנו מתחיל מפקודות של הוצאת גל ריבועי ולאחר מכן מריץ את שאר הפקודות המבוקשות. ערכי X ו X משתנים במהלך הבדיקה.

על מנת לבדוק את המערכת יש לצרף את הקובץ top sim.


נריץ את הבדיקה במשך 1800000ps:



בתמונה מטה ניתן לראות את פעולת הגל הריבועי עבור ALUFN כשערכו הוא "00000" כאשר ערכו של X הוא "11110101" וערכו של Y הינו "11111110", נשים לב שהחיסור ביניהם יוצא 9 ולכן הגל הריבועי עולה לערך 1 לוגי למשך 9 מחזורי שעון:



בתמונה מטה ניתן לראות את פעולת הגל הריבועי עבור ALUFN בתמונה מטה ניתן לראות את פעולת הגל הריבועי עבור ALUFN בתמונה מטה ניתן לראות את פעולת הגל הריבועי עבור 11101010" וערכו של Y הינו "11111100", נשים לב שהחיסור ביניהם יוצא 18 ולכן הגל הריבועי יורד לערך 0 לוגי למשך 18 מחזורי שעון:



מציאת תדר מקסימלי

בכדי למצוא תדר מקסימלי של המערכת שלנו, כאמור נצטרך להוסיף רגיסטרים בכניסה ובמוצא הכדי למצוא תדר מקסימלי של המערכת שעוטף את מערכת הALU עם הרגיסטרים שמוזנים מאותו השעון. נוסיף את הקובץ הבא:

```
# Constrain clock port clk with a 20-ns requirement
create_clock -period 20 [get_ports clk]
# Automatically apply a generate clock on the output of phase-locked loops (PLLs)
# This command can be safely left in the SDC even if no PLLs exist in the design
derive_pll_clocks
```

התוכנה יודעת לחשב את הערך המקסימלי, במערכת שלנו התדר המקסימלי הוא:

	Fmax	Restricted Fmax	Clock Name	Note
1	371.75 MHz	371.75 MHz	clk_didivclk	

פירוט המערכת

בסעיף זה נסביר על המערכת שלנו ככלל ועל תתי המודולים שלה בפרט. עבור כל אחד ניתן סקירה קצרה על אופן פעילותו, נציג את הTL שלו לאחר ביצוע הסינתזה, נפרט את הלוגיקה בה הוא משתמש ונמצא נתיב קריטי למערכת.

מודול ALU


תיאור

רכיב זה הוא הרכיב המרכזי של המערכת המכיל את כל הרכיבים המתוארים מעלה כתת רכיבים המרכיבים אותו "השלם גדול מסך חלקיו!". הוא מקבל את הכניסות ALUFN ,Y ,X ויודע לנתב אותם לרכיב המתאים בהתאם.

מימשנו כך שרכיבים שאינם בשימוש יהיו בנתק ורק הרכיב הדרוש יבצע את פעולתו, פלט המערכת ALUOUT יהיה בהתאם. כמו כן למערכת יש דגלי בקרה הנדלקים בהתאם לצורך ע"פ הגדרתם במשימה.

אופן המימוש

- 1. הגדרת כל תתי רכיבי המערכת כCOMPONENTS.
 - .. יצירת סיגנלי עזר לחיבור בין רכיבי המערכת.
- 3. חילוץ שלושת הביטים הראשונים מi ALUFN וניתובם לרכיב הרלוונטי.
 - 4. חישוב דגלי הבקרה ע"פ הגדרתם במשימה.
 - 5. הוצאת ALU OUT בהתאם לרכיב שהופעל.




Function Kind	Decimal value	ALUFN	Operation	Note
Arithmetic	8	01000	Res=Y+X	
	9	01001	Res=Y-X	Used also for compare operation
	10	01010	Res=neg(X)	
Shift	16	10000	Res=SHL Y,X(k-1 to 0)	Shift Left Y of $q \triangleq X(k-10)$ times Res=Y(n-1-q0)#(q@0) When $k = log_2 n$
	17	10001	Res=SHR Y,X(k-1 to 0)	Shift Right Y of $q \triangleq X(k-10)$ times Res= $(q@0)#Y(n-1q)$ When $k = log_2 n$
Boolean	24	11000	Res=not(Y)	
	25	11001	Res=Y or X	
	26	11010	Res=Y and X	
	27	11011	Res=Y xor X	
	28	11100	Res=Y nor X	
	29	11101	Res=Y nand X	
	30	11111	Res=Y xnor X	

מוצאי המערכת:

- C (Carry), N (Negative) דגלי בקרה (Overflow)V, Z (Zero),
- ALUOUTב יוצאת פעולת הרכיב יוצאת •

– זה שרטוט הRTL של מודול זה




AdderSub מודול

תיאור


רכיב זה יופעל כאשר שני הביטים האחרונים ב ALUFN יהיו "10". ויבצע את אחת משלושת הכיב זה יופעל כאשר שני הביטים האחרונים ב ALUFN באופן הבא:

- Y ל X היבור בין אל "000" •
- X ל Y היסור בין 1001"
 - NEG(X) -"010" •



. אחראי על בחירת אחת מתת פעולות הרכיב. SUB_CONT

:RTL




Shifter מודול

תיאור

BARREL SHIFTER ומבצע פעולת הזזה המבוססת אל ALUFN רכיב התאם לכניבת הכיב אם מופעל בהתאם לכניבת אם ההזזה תתבצע ימינה או שמאלה, "000", "000" בהתאמה. ניכנס לרכיב זה כאשר שני הביטים השמאליים שך ALUFNיהיו "10".


מימוש

- 1. הגדרנו סיגנלים שימושיים כגון MATהשומרת את ההזזות במהלך תהליך זרימת המידע.
 - .2 איתחלנו בשורה הראשונה של המטריצה את המספר המקורי Y לפני ההזזות.
 - 3. בהתאם לX הביטים הראשונים של X ביצענו הזזות Y ושמרנו בשורות המטריצה.
- .4 שצריך לצאת והוצאת השורה האחרונה מהמטריצה כתוצאה הסופית.



הערה: כאשר ההזזה מוגדרת ימינה נבצע את שלב 2 בצורה הפוכה ולבסוף לאחר סיום שלב 5 נהפוך את התוצאה הסופית על מנת לקבל הזזות כרצוי.

:RTL



Logic רכיב


תיאור

ניכנס לרכיב זה כאשר שני הביטים השמאליים שך ALUFN יהיו "11".

:ALUFN ע"פ כניסת Y ו X און א לוגיות לוגיות לוגיות לוגיות און איפ כניסת

- NOT(Y) -"000" •
- X OR Y -"001" •
- Y AND X -"010" •
- Y XOR X -"011" •
- Y NOR X -"100" •
- Y NAND X -"101" •
- Y XNOR X -"111" •


RTL:




down_entity מודול

תיאור

רכיב זה הוא רכיב המכיל את רכיב ה PWM. הוא מקבל את הכניסות ALUFN ,Y ,X ויודע לנתב אותם לרכיב המתאים בהתאם. לנתב אותם לרכיב המתאים בהתאם. מימשנו כך שרכיב ה pwm יהיה בנתק כאשר הפקודה בכניסה שונה מהפקודה המפעילה אותו, פלט המערכת pwm_out יהיה בהתאם.




RTL:



מודול PWM

תיאור

רכיב זה מופעל בהתאם לכניסת ALUFN ומבצע פעולת גל ריבועי עולה או יורד לפי הקלט של המערכת באופן הבא:




מימוש

- .1 הגדרנו סיגנל הסופר את מספר עליות השעון בפרוסס.
 - .2 בדקנו בתנאים האם הסיגנל קטן מX או גדול ממנו.
- מערכת. של המערכת MODE או 1 לוגי, תלוי באדול ממנו להוציא 0 או 1 לוגי, הלוי

PWM Output	0	00000	PWM MODE0	PWM Mode is Set/Reset
	1	00 001	PWM MODE1	PWM Mode is Reset/Set

:RTL




TOP מודול


תיאור

המעטפת את המערכת אשר מכילה את ALU את מכילה את המעטפת של המערכת אשר מכילה את אר את המעטפת של המערכת של המערכת איי היא FPGA לפינים של שבב האר איי היא האר אויי היא האר אויי היא האר אויי היא איי היא האר און האר איי היא האר איי היא האר איי היא האר און האר איי היא האר איי היא האר איי היא האר איי היא האר און האר איי היא האר איי היא האר איי היא האר איי היא האר און האר איי היא האר און האר איי היא האר און האר איי היא האר איי היא האר און האר איי האר און האר א


RTL:




Map planner:




:נתיב קריטי



צריבה על גבי הכרטיס:



חיווטים לממשק הכרטיס:




ENVELOPE_COUNTER מודול

תיאור

רכיב זה מורכב משני תתי רכיבים:

- PLL •
- COUNTER •

מטרתם לקחת את תדר השעון המובנה של הבקר ולהקטינו באופן הבא:




RTL:

CounterEnvelope:clk_div_part PLL:m1 counter:m0

Signal Tap

נרצה לבצע ווריפיקציה של החומרה על ידי פונקציית ה-signal tap של ה-quartus. נתפוס בזמן אמת את מצב הסיגנלים של הרכיב, ובהתאם לסיגנל שאותו נרצה לתפוס, ברגע שהסיגנל ישתנה למה שאנחנו רוצים נקבל את תוצאות הסיגנלים שנדפיס למסך.

נשים את הסיגנלים הבאים, כאשר הסיגנלים שאנחנו לוכדים הם ה-Keys שהם במצב Pull Down לכן נתפוס את הסיגנלים את הכניסות והמוצאים של המערכת. בנוסף נשים את תנאי הלכידה כ BASIC OR



(2KEY לחיצה על :X שינוי הערך שינוי על 2KEY אינוי שינוי

volia Name	-512 -256	0 256	512	768	1024	1280	1536	17.92
Vollia KEYO KEYO KEYO KEYO KEYO								
REV2								
€ ŘFÝ3								
Pwm out							01h	
► HEXOIS OI	40h							OOb
• HEX1[6 0]							40h	
# HEX316 0							79h 40h	
I № HEX/I6 ΩI							40h	
HFX516 01							40h 022h	
SW II8 01							008h	
SW i[8 0] SV i[8 0]	ΩΩh							08h
F A STATE OF THE STATE OF T		008h					∩1h	

ניתן לראות כי הערך שלו השתנה מ 00 ל80.

עבור שינוי הערך של Y: (לחיצה על OKEY)


log: Trig @ 2024/07/	/C						cli	ck to insert time b	ar	
vollia Name	-512	-256	0 . 256	512	. 768	1024	1280	1536	1792	2048
I ¥I KEYO										
▶ KEÝ2										
• KFY3										
Pwm out										
* ALUFN if4 O	L							01h		
*HESSIS SI								OOh		
* HEYTIS OF								∆∩h		
" HEASIB OI		79h						40h	19h	
# TES 115 OF								40h		
TIESTIS N	_							40h		
* HEXSIG OI								022h		
SW its of								004h		
2 7 7 10 LI								Ogh		
21 - Ot 7 Ot		01h						1.0411	04h	
* X[7 0]		01h						08h	04h	

ניתן לראות כי הערך שלו השתנה מ 01 ל04.

עבור חיבור של X ו X א (לחיצה על 1KEY):

log: Trig @ 2024/07/0						clic		
vollia Name -5	12 -256	Q 256	512	768	. 1024 .	1280	1536	1792
vollia Name =5								
RFY1		7						
I KEY2								
₹ KFÝ3								
Pwm out Al UEN II4 OI HEX 116 OI								
* HEXAGO O	ngh							08h
► HFX0[6 0]							ΛΛh	
■ □ HFX1[6 0] □							40h	
HEX116 01 HEX216 01 HEX316 01							10h	
■ HEX3[6 0]							40h	
► HEX4[6 0]							46h	
HEX316 01	ΩFh							40h
* I FIJSI9 ()I	12 ∆ h							100h
I I I E S\W II R OI							008h	
×XIŽ Öİ							ΩRh	
							∩4h	

עבור NEG Y (לחיצה על):



(1KEY עבור SHIFT OPERATION עבור

