学校代号	10532	学	号	B1310S0004
分 类 号	TP391	密	级	普通



博士学位论文

基于多核系统的并发哈希表的设计 与应用研究

学位申请人姓名	陈志文
培养单位	信息科学与工程学院
导师姓名及职称	陈浩 教授
学 科 专 业	计算机科学与技术
研究方向	高性能计算
论文提交日期	二〇一x年x月xx日

学校代号: 10532

学 号: B1310S0004

密级: 普通

湖南大学博士学位论文

基于多核系统的并发哈希表的设计 与应用研究

学位申请人姓名: 陈志文

培养单位: 信息科学与工程学院

导师姓名及职称: 陈浩 教授

专业名称: 计算机科学与技术

 $\hat{\mathbf{v}}$ 文 提 交 日 期: $\Box \bigcirc - \mathbf{x} \neq \mathbf{x} \mid \mathbf{x} \mathbf{x} \mid \mathbf{x}$

论文答辩日期: 二〇一 X 年 x 月 xx 日

答辩委员会主席: 待定

TODO

Ву

ZHIWEN Chen

M.S. (Hunan University)2013

A dissertation submitted in partial satisfaction of the

requirements for the degree of

Doctor of engineering

in

Computer Science and Technology

in the

Graduate School

of

Hunan University

Supervisor

Professor HAO Chen

May, 2013

湖南大学

学位论文原创性声明

本人郑重声明: 所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加以标注引用的内容外,本论文不包含任何其他个人或集体已经发表或撰写的成果作品。对本文的研究做出重要贡献的个人和集体,均已在文中以明确方式标明。本人完全意识到本声明的法律后果由本人承担。

	意识到本声明的法律后果由本人承担。
作者签名:	签字日期:
学位	论文版权使用授权书
并向国家有关部门或机构送交 人授权湖南大学可以将本学位	学校有关保留、使用学位论文的规定,同意学校保留 论文的复印件和电子版,允许论文被查阅和借阅。本 论文的全部或部分内容编入有关数据库进行检索,可 制手段保存和汇编本学位论文。本学位论文属于
□不保密 □保密(_年)
作者签名:	导师签名:
签字日期:	签字日期:

目 录

字位	.论义	原创性	·声明和字位论文版权使用授权书······	I
插图	索引			V
附表	索引			VI
摘	要…			2
Abst	tract			3
第1	章	绪 论	;	4
	1.1	多核系	系统概述	4
	1.2	课题研	所究背景及意义 ·····	8
		1.2.1	并发哈希表的性能评估	8
		1.2.2	并发哈希表的设计 · · · · · · · · · · · · · · · · · · ·	9
		1.2.3	哈希表与布隆过滤器	11
	1.3	主文本	E要工作·····	12
	1.4	本文组	1织结构·····	13
第 2	章	并发哈	希表的相关研究 · · · · · · · · · · · · · · · · · · ·	15
	2.1	哈希表	長概述・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	15
		2.1.1	相关概念 · · · · · · · · · · · · · · · · · · ·	15
		2.1.2	哈希函数 · · · · · · · · · · · · · · · · · · ·	15
		2.1.3	哈希冲突处理 · · · · · · · · · · · · · · · · · · ·	16
	2.2	基于转	次件技术的同步方法研究 · · · · · · · · · · · · · · · · · · ·	18
		2.2.1	阻塞技术 · · · · · · · · · · · · · · · · · · ·	18
		2.2.2	屏障技术 · · · · · · · · · · · · · · · · · · ·	20
		2.2.3	无阻塞技术 · · · · · · · · · · · · · · · · · · ·	20
	2.3	非一致	姓性内存访问的内存管理相关研究	21
		2.3.1	XX 研究·····	21
			XX 技术·····	21
	2.4		习存相关研究 · · · · · · · · · · · · · · · · · · ·	21
			实现事务内存的相关技术 · · · · · · · · · · · · · · · · · · ·	21
			基于事务内存的并发数据结构 · · · · · · · · · · · · · · · · · · ·	21
	2.5	集合す	C素查询算法 · · · · · · · · · · · · · · · · · · ·	21
		2.5.1	布隆过滤器算法·····	21
		2.5.2	Cuckoo 哈希算法 · · · · · · · · · · · · · · · · · · ·	21

2.6	本章	小结	21
第3章	基于多	B核系统的并发哈希表的评估与分析 · · · · · · · · · · · · · · · · · · ·	22
3.1	实现	并发哈希表的方法比较 · · · · · · · · · · · · · · · · · · ·	22
3.2	典型的	的并发哈希表	23
	3.2.1	缓存行哈希表	23
	3.2.2	Cuckoo 哈希表 · · · · · · · · · · · · · · · · · · ·	25
	3.2.3	Hopscotch 哈希表·····	26
	3.2.4	基于 RCU 机制的哈希表 · · · · · · · · · · · · · · · · · · ·	27
	3.2.5	基于线程构建模块的哈希表	27
3.3	并发	哈希表的评估与分析······	28
	3.3.1	测试平台与配置	28
	3.3.2	线程扩展性	31
	3.3.3	更新比重对性能的影响	35
	3.3.4	缓存与主存 · · · · · · · · · · · · · · · · · · ·	36
	3.3.5	操作延迟	38
	3.3.6	线程绑定方案的影响	40
	3.3.7	同步 · · · · · · · · · · · · · · · · · · ·	43
	3.3.8	内存消耗 · · · · · · · · · · · · · · · · · · ·	44
3.4	本章/	·····································	45
3.4 第 4 章	基于硕	更件事务内存的并发哈希表的实现 · · · · · · · · · · · · · · · · · · ·	45 46
	基于硕		
第4章	基于硕事务	更件事务内存的并发哈希表的实现 · · · · · · · · · · · · · · · · · · ·	46
第 4 章 4.1	基于硕事务	更件事务内存的并发哈希表的实现 为存的基本概念 事务同步扩展 Intel 硬件锁省略	46 46 47 47
第 4 章 4.1	基于硕 事务[Intel	更件事务内存的并发哈希表的实现 为存的基本概念 事务同步扩展 Intel 硬件锁省略 Intel 限制性事务内存 Intel 限制性事务内容	46 46 47 47 48
第 4 章 4.1	基于硕 事务 Intel 4.2.1 4.2.2 4.2.3	更件事务内存的并发哈希表的实现 内存的基本概念 事务同步扩展 Intel 硬件锁省略 Intel 限制性事务内存 TSX 的 Lemming 效应	46 46 47 47 48 49
第 4 章 4.1	基于硕 事务 Intel 4.2.1 4.2.2 4.2.3	更件事务内存的并发哈希表的实现 内存的基本概念 事务同步扩展 Intel 硬件锁省略 Intel 限制性事务内存 TSX 的 Lemming 效应 优化的硬件锁省略技术	46 46 47 47 48 49
第 4 章 4.1 4.2	基于硕 事务 Intel 4.2.1 4.2.2 4.2.3	更件事务内存的并发哈希表的实现 内存的基本概念 事务同步扩展 Intel 硬件锁省略 Intel 限制性事务内存 TSX 的 Lemming 效应 优化的硬件锁省略技术 软件辅助的硬件锁删除方法	46 47 47 48 49 51
第 4 章 4.1 4.2	基于硕 事务 Intel 4.2.1 4.2.2 4.2.3 软件位	更件事务内存的并发哈希表的实现 内存的基本概念 事务同步扩展 Intel 硬件锁省略 Intel 限制性事务内存 TSX 的 Lemming 效应 优化的硬件锁省略技术	46 47 47 48 49 51
第 4 章 4.1 4.2	基于硕事务 Intel 4.2.1 4.2.2 4.2.3 软件位 4.3.1 4.3.2	更件事务内存的并发哈希表的实现 内存的基本概念 事务同步扩展 Intel 硬件锁省略 Intel 限制性事务内存 TSX 的 Lemming 效应 优化的硬件锁省略技术 软件辅助的硬件锁删除方法 软件辅助的冲突检测方法 HTM 的并发哈希表的设计	46 46 47 47 48 49 51 51 52 54
第4章 4.1 4.2 4.3	基于硕事务 Intel 4.2.1 4.2.2 4.2.3 软件位 4.3.1 4.3.2	更件事务内存的并发哈希表的实现 内存的基本概念 事务同步扩展 Intel 硬件锁省略 Intel 限制性事务内存 TSX 的 Lemming 效应 优化的硬件锁省略技术 软件辅助的硬件锁删除方法 软件辅助的冲突检测方法 HTM 的并发哈希表的设计 问题引入	46 46 47 47 48 49 51 51 52 54
第4章 4.1 4.2 4.3	基于硕事务 Intel 4.2.1 4.2.2 4.2.3 软件位 4.3.1 4.3.2 基于	更件事务内存的并发哈希表的实现 内存的基本概念 事务同步扩展 Intel 硬件锁省略 Intel 限制性事务内存 TSX 的 Lemming 效应 优化的硬件锁省略技术 软件辅助的硬件锁删除方法 软件辅助的冲突检测方法 HTM 的并发哈希表的设计	46 46 47 47 48 49 51 51 52 54
第4章 4.1 4.2 4.3	基于硕事务 Intel 4.2.1 4.2.2 4.2.3 软件位 4.3.1 4.3.2 基于 4.4.1	世件事务内存的并发哈希表的实现	46 46 47 47 48 49 51 51 52 54 54 56 58
第4章 4.1 4.2 4.3	基于硕事务。 Intel 4.2.1 4.2.2 4.2.3 软件位 4.3.1 4.3.2 基于 4.4.1 4.4.2 4.4.3 4.4.4	性事务内存的并发哈希表的实现 为存的基本概念 事务同步扩展 Intel 硬件锁省略· Intel 限制性事务内存 TSX 的 Lemming 效应 优化的硬件锁省略技术 软件辅助的硬件锁删除方法 软件辅助的冲突检测方法 *** *** *** *** *** *** *** *** *** *	46 46 47 47 48 49 51 51 52 54 54 56 58
第4章 4.1 4.2 4.3	基于硕事务。 Intel 4.2.1 4.2.2 4.2.3 软件位 4.3.1 4.3.2 基于 4.4.1 4.4.2 4.4.3 4.4.4 性能的	世件事务内存的并发哈希表的实现	46 46 47 47 48 49 51 51 52 54 54 56 58 58

		4.5.2	基于 HTM 的粗粒度锁实现与细粒度锁 CLHT-lb 的比较······	61
		4.5.3	不同的全局锁方案之间的比较 · · · · · · · · · · · · · · · · · · ·	62
		4.5.4	基于 HTM 的细粒度锁实现与传统细粒度方法的比较 · · · · · · · ·	64
		4.5.5	影响 HTM 性能的因素分析 · · · · · · · · · · · · · · · · · · ·	64
4	1.6	本章/	\ 结·····	66
第5章	章	支持动	h态更新的并发 Cuckoo 过滤器设计·····	68
5	5.1	布隆江	寸滤器	69
		5.1.1	基本原理 · · · · · · · · · · · · · · · · · · ·	69
		5.1.2	误判率估计·····	70
		5.1.3	最优哈希函数个数 · · · · · · · · · · · · · · · · · ·	71
		5.1.4	最优位数组长度·····	72
5	5.2	Cucko	oo 过滤器的参数·····	73
		5.2.1	指纹信息的长度·····	74
		5.2.2	空间效率 · · · · · · · · · · · · · · · · · · ·	76
5	5.3	并发	Cuckoo 过滤器 · · · · · · · · · · · · · · · · · · ·	78
		5.3.1	加锁与解锁	79
		5.3.2	插入操作・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	82
		5.3.3	删除操作・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	84
		5.3.4	查询操作 · · · · · · · · · · · · · · · · · · ·	85
5	5.4	性能位	尤化与评估	85
		5.4.1	性能优化 · · · · · · · · · · · · · · · · · · ·	85
		5.4.2	性能评估 · · · · · · · · · · · · · · · · · · ·	88
5	5.5	本章/	\ 结	88
参考3	文献			89
附录。	A	读学位	☑期间所发表的学术论文······	94
附录〕	В	读学位	ɪ期间所参加的科研项目·····	95
				96

插图索引

图	1.1	SMP 架构多处理器的基本结构示意图 · · · · · · · · · · · · · · · · · · ·	6
图	1.2	DSM 架构多处理器结构示意图 · · · · · · · · · · · · · · · · · · ·	7
图	3.1	4 路组相联 Cuckoo 哈希表 · · · · · · · · · · · · · · · · · · ·	26
图	3.2	Hopscotch 插入操作示例 · · · · · · · · · · · · · · · · · · ·	27
图	3.3	AMD Opteron 内存结点拓扑结构······	29
图	3.4	Intel Phi 7120p 体系结构 · · · · · · · · · · · · · · · · · · ·	32
图	3.5	并发哈希表的吞吐量随线程数量的变化曲线,哈希表的密度为50%, и	
为	10%,	i 为一百万。 · · · · · · · · · · · · · · · · · · ·	33
图	3.6	数据服从 zipf 分布时吞吐量随线程变化情况 ·····	34
图	3.7	哈希表初始化元素个数一定的前提下,吞吐量随更新比重变化趋势	35
图	3.8	不同初始化大小对应的吞吐量抽样直方图	37
图	3.9	E5-2630 平台上 6 种操作对应的延迟随线程数量变化曲线······	39
图	3.10	E5-2630 平台上使用平衡型线程绑定方案时线程与核的映射拓扑结构·	40
图	3.11	三种线程绑定方式性能对比 · · · · · · · · · · · · · · · · · · ·	41
图	4.1	串行执行五个操作的哈希表 · · · · · · · · · · · · · · · · · · ·	55
图	4.2	传统细粒度锁方法和基于 RTM 的粗粒度锁方法之间的性能比较······	62
图	4.3	使用不同全局锁方法之间的性能比较	62
图	4.4	紧凑型线程绑定方案运行结果 · · · · · · · · · · · · · · · · · · ·	63
图	4.5	使用/不使用 HTM 的细粒度锁方法之间的性能比较 · · · · · · · · · · · · · · · · · · ·	64
图	5.1	布隆过滤器·····	69
图	5.2	负载因子与指纹信息长度变化关系	76

附表索引

表 3.1	用于评估的五种并发哈希表实现 · · · · · · · · · · · · · · · · · · ·	23
表 3.2	测试目标平台的硬件和系统特征 · · · · · · · · · · · · · · · · · · ·	29
表 3.3	CLHT-lb 内存带宽随线程数量变化情况······	32
表 3.4	平均缓存未命中数量随更新比重变化情况·····	36
表 3.5	E5-2630 平台上的内存使用情况·····	44
± 41		40
表 4.1	RTM 的中止状态定义······	49
表 4.2	Intel PMU 收集的不同的 HTM 方法的运行时数据·····	65
表 4.3	slr-scm-mcs 方案的中止率随线程变化情况 · · · · · · · · · · · · · · · · · · ·	65
表 4.4	slr-scm-mcs 方案的中止率随更新比重变化情况 · · · · · · · · · · · · · · · · · · ·	66
表 5.1	相关符号及其含义 · · · · · · · · · · · · · · · · · · ·	74
表 5.2	HashTable 类的成员函数列表 · · · · · · · · · · · · · · · · · · ·	81

摘 要

TODO: 2 页

关键词: 学位论文; \LaTeX 模板; 学士; 硕士; 博士

Abstract

TODO: 2 页

Key Words: Thesis; LATEX Template; Bachelor; Master; PhD

第1章 绪 论

1.1 多核系统概述

20世纪90年代,随着商业化微处理器的生产成本的降低,计算机处理器设计人员开始寻求性能强于单个微处理器的用于构建服务器和超级计算机的多处理器。伴随着单处理器上性能的增幅减少以及对计算机功耗的关注,促成了人们热衷于研究指令级并行(ILP)技术,这致使计算机体系结构进入新的时代——一个多处理器在低端到高端市场扮演主要角色的时代。

多处理技术的重要性体现在以下几个方面:

- 2000 年至 2005 年期间,研究人员在寻找和利用更高的指令级并行期间发现,功耗和硅成本的增长速度远超性能增长的速度,更高的指令级并行理论意义大于实际意义。除了指令级并行之外,另一条为人熟知的可能比基础技术具有更高性能的方法便是通过多处理(Multiprocessing)。
- 云计算和软件即服务 (saas) 对高端服务器的需求越来越大;
- 互联网上的海量数据刺激数据密集型应用的增长;
- 有观点认为提升桌面电脑性能相比之下不再那么重要(至少在图形处理方面),要么是因为当前的桌面电脑满足性能需求,要么是因为高强度的计算密集型和数据密集型应用可以通过云计算完成。
- 人们对于如何有效的使用多处理器的认识的加深。

处理器是指计算机系统中的中央处理单元 (CPU)。它由多级指令和数据缓存、指令译码器和不同类型的算数和逻辑运算单元构成。多处理器是指由多个紧密耦合的处理器构成的计算机系统,多个处理器的协调和使用受同一个操作系统控制,并通过共享地址空间共享内存^[1]。

计算机系统为了增强性能,降低功耗以及更加有效的同时处理多任务,将两个或两个以上用于读取和执行程序指令的独立处理单元(通常被称为核心)集成到CPU芯片上,这种集成了多个计算核心的芯片被称为片上多核处理器(Chip Multi-core Processor)^[2]。每个核心都具有单独的一级缓存和执行单元,同一个处理器上的所有核心共享二级缓存。这种设计意味着虽然处理器有一个相比之下容量更大的缓存池,但每个核心拥有访问速度更快的内存空间和算数/逻辑运算单元。因此,单个处理器可以在不同的核心上同时运行多个指令,这种处理方式被称为芯片级多处理(Chip-level Multiprocessing)。

更细一步的划分,一个核内可以同时执行多个线程,这种同时执行的线程被

称为同步多线程(Simultaneous Multithreading,简称 SMT),也叫同时多线程。尽管多个线程运行在相同的核心内,但线程之间是完全隔离开的。同步多线程是多线程的两个主要实现之一,另一个是时间多线程(也称超线程)。在同步多线程中,多于一个线程的指令可以在任何指定的流水线阶段中同时执行。实现同步多线程技术在基本的处理器架构上进行修改:一是增加了在一个周期中从多个线程获取指令的能力;二是设置一个更大的寄存器文件用于保存来自多个线程的数据。核心支持的并发线程的数量可以由芯片设计者决定。Intel超线程技术(Hyper-threading)就是 SMT实现的一个典型技术^[3]。最新款英特尔Core vPro处理器系列^[4]、Core 处理器系列^[5]、Core M处理器系列和Xeon处理器系列^[6]都采用了英特尔超线程技术。常见模式是每个CPU核心支持两个并发线程,Sun公司2004年推出的第一款 SPARC 架构的多核处理器 UltraSPARC T1 Niagara 每个核心支持4个同步线程^[7],后续推出的 Niagara2 每个核心支持 8 个同步线程。

为了充分利用发挥具有n个处理器的 MIMD 多处理器的优势,系统中必须要有至少n个线程或进程。单个进程中的独立线程通常是由程序员标识出来或者通过操作系统创建。分配给线程的计算量 (称为粒度) 在考虑如何有效利用线程级并行性方面很重要,线程级并行与指令级并行的重要的本质区别在于线程级并行性由高层软件系统或程序员标识,并且线程由数百到数百万条可并行执行的指令组成。线程也可以用来利用数据级的并行性,但是它的开销可能高于 SIMD 处理器或 $GPU^{[8]}$ 。线程的高开销意味着要充分的发挥并行性它的粒度必须足够大。

共享内存多处理器 (Shared Memroy Multiprocessor) 是一种典型的多处理器系统架构。共享内存多处理器在智能移动终端、服务器上的普及带来了并发编程技术上的重大变化。随着支持多线程的芯片的成本的降低以及单处理器无法突破现有的性能瓶颈,配备多处理器的计算机设备会变得越来越普遍。系统中包含的处理器的数量不同,决定了处理器间的内存组织方式和互联策略的差异,因此,按照处理器的内存组织方式可以将现有的共享内存多处理器分为两类:

• 对称多处理器 (Symmetric (shared-memory) Multiprocessors, 简称 SMPs), 又称为集中式共享内存多处理器。这种结构的处理器特点是具有少量的处理器,通常为 8 个或者更少。对于具有如此小的处理器数量的多处理器,所有处理器可以共享一个单一的集中存储器,所有处理器都有相同的访问权限,"对称"因此得名。在每一块多核芯片上,核心之间的内存都采用共享的方式。当前连接的多核芯片的数量大于 1 时,会为每一块芯片分配单独的内存,此时的内存是分布式的。SMP 体系结构的处理器通常也称统一的内存访问 (Uniform Memory Access,简称 UMA) 多处理器,这是因为所有的处理器都具有相同的内存延迟。图 1.1所示为 SMP 体系结构的多处理器结构图。处理器的缓存子系统共享相同的物理内存,通常情况下具有一级共享内存,每个处理器内的核心具有一级或多级的私有缓存。该架构的重




图 1.1 SMP 架构多处理器的基本结构示意图

要属性是,所有的处理器具有相同的内存访问时间跟延迟。所有的处理器都必须通过一条总线实现同步与内存访问,因此,统一内存访问架构的多处理器系统的最大性能瓶颈是内存。当系统的处理器个数大于32时,因为总线争用将十分激烈,严重影响多核系统性能使用单总线连接处理器和内存模块的方式不可取。

• 当系统内的处理器数量较多时,使用 SMP 架构会对系统性能造成影响,因此处理器数量较多的系统通常采用分布式共享内存 (Distributed Shared Memory, 简称 DSM) 架构,DSM 是与 SMP 相对的一种体系结构,这种结构下的多处理器共享逻辑地址空间,但是物理内存是分布式的。图 1.2所示为 DSM 体系结构多处理器的结构简图。为了支持更大的处理器数量,系统的内存必须是分布式的。否则,内存系统无法在保持内存访问延迟较低的前提下满足大量处理器的内存带宽需求。随着处理器性能的快速增加以及随之增长的内存带宽的需求,分布式内存要求的多处理器的规模将持续缩小。将内存分布在不同的结点上不仅增加了内存带宽,同时也满足了处理器访问内存低延迟的要求。由于访问时间取决于数据在本地内存结点还是远程内存结点上,因此,DSM 多处理器通常也被称为非一致的内存访问 (Non Uniform Memory Access,简称 NUMA) 多处理器。DSM 的主要缺点是处理器之间的数据传输更加复杂,若要充分利用分布式存储器提供的更高的内存带宽需要花费更多的精力进行软件设计。

在 SMP 和 DSM 两种体系结构的多处理器中,线程之间的通信都是通过共享地址空间进行的,这意味着只要处理器具有必要的访问权限,任何处理器都可以在任何内存位置上进行内存引用。与 SMP 和 DSM 相关的术语共享内存是指地址空间是共享的。




图 1.2 DSM 架构多处理器结构示意图

如果每个处理器上都具有一个调度器使系统上的多个 CPU 可以并行的执行任务。这样的处理器系统被称为对称多处理 (symmetric multiprocessing, 简称 SMP) 系统。

负载均衡是多处理器系统的一个显著特点。如果内核上的进程分布不均衡,即便是系统中的处理器数量再多,对于性能的提升也是微乎其微的。对称多处理器系统实现负载均衡有两种途径:第一种方法是将"准备就绪"的进程插入到一个可以共用进程队列中,每个处理器上的调度器都能访问这个进程队列。当某个处理器中的调度器被激活时,它将从"准备就绪"的进程队列中选取一个进程进入处理器进行运算。对称多处理系统通过使用共用的"准备就绪"的进程队列实现负载自动均衡。当某个处理器为空闲状态时,它的调度器会从队列中选取一个进程,并开始在该处理器上运行。这种方法能够实现处理器负载的自动均衡,但是共用的进程队列实现较为困难。

因此,为 SMP 设计的现代操作系统通常为每个处理器分配一个进程队列。这种操作系统使用显示的负载均衡机制,通过这个机制,过载的处理器上的等待列表中的进程会被移动到另外的负载较少的处理器的进程队列中。例如,SMP Linux 系统每间隔 200 毫秒就激活一次负载均衡机制^[9]。这种方法也存在一个问题,当每个核心都具有私有缓存时,将进程迁移到不同的处理器上的代价高昂。因此一些操作系统 (如 Linux) 提供一个系统调用来指定与处理器绑定的进程,这与处理器负载无关。

多核处理器和多处理器的区别与联系: 多核处理器是指一个 CPU 内包含若干个计算单元; 而多处理器是指在计算机内存在多个相同的 CPU。以双核处理器为

例,双核心的设置类似于在同一台计算机上安装两个独立的处理器,但是由于两个核心实际上位于同一块芯片上,它们之间的信息交换的速度要快于同一台计算机上的两个独立的处理器之间的通信速度。多处理器的 CPU 可以是由多个普通的只具有一个核心的 CPU 构成,也可以是由多个多核 CPU 构成。

在本文的研究中,所用的三个实验平台都是基于 NUMA 架构的多处理器系统。

1.2 课题研究背景及意义

并发哈希表 (CHT) 是一种允许在同一时刻有多个读者或写者访问共享对象的哈希表。其提供与串行哈希表一样的访问接口,但是 CHT 能够更有效的发挥多核处理器的性能。对于所有并发数据结构而言,断言并发访问是一项必要工作。在并发编程模型里基于锁和无锁是两种常用的同步控制方式,用于确保多个线程有序的对内存进行访问。为了保证线程安全性,基于锁的并发哈希表对临界区进行加锁操作。锁的实现有粗、细两种不同的粒度。粗粒度锁在实现上相对简单,但是采用粗粒度锁往往临界区特别长,阻碍对计算机资源的高效利用。使用细粒度锁的好处是允许多个线程对数据的不同区段进行并发的读/写。锁的粒度越细,越有利于提升整体性能,但是同时在实现和正确性验证上也需要耗费更多的精力。另一种相对的并发编程范式是无锁。无锁化编程是用计算机原语来代替显示锁的一种并发编程范式。此外还有使用非阻塞方法实现的并发哈希表『([9~10])。

1.2.1 并发哈希表的性能评估

对于并发哈希算法的评估指标主要包括:吞吐量;哈希表的线程扩展性;操作的延迟;内存使用情况;哈希表的空间利用率等方面。吞吐量是指在单位时间内哈希表执行插入、删除、查询操作的总量,单位为Mops/s或者ops/ms。线程扩展性是用来衡量运行在多处理器机器上的应用的效率的重要指标。应用程序的线程扩展性是指随着程序启用的物理线程的数量的增加,应用的吞吐量保持不减的能力。理想情况下程序的性能应该与物理线程的数量呈线性关系。延迟是指平均每执行一次哈希表操作需要耗费的CPU时钟周期数。内存使用情况是指处理同等规模的数据下,消耗的内存。哈希表的空间利用率是指哈希表在不进行扩容操作的前提下性能达到饱和时,哈希表内实体的数量与哈希表存储能力的比值,在有些文献中哈希表的空间利用率也被称作负载因子(load factor)。

在现有的相关研究成果中^[10-14,14],对哈希表进行评估时所使用的哈希表的设计方法、优化方案、内存分配与管理、测试环境、测试数据、性能评估指标等方面都存在出入。设计方法上的差异体现在哈希函数的选取;采用什么样的冲突处

理方法处理发生冲突的数据;采用哪种同步方法实现多个线程的并发访问。

Y.Liu 等人设计了一种可动态调整哈希表大小的无阻塞并发哈希表^[14]。他们的算法是基于 Java 的,都使用 java.util.concurrent 包进行优化。他们对并发哈希表进行评估时选取使用了相同的冲突处理技术和类似同步方法的 SplitOrder 哈希表^[15] 的吞吐量曲线和线程扩展性曲线作为基准线,测试在两种不同的多核处理器架构上 (X86 和 SPRAC) 展开。因为这类哈希表支持动态调整哈希表的大小,所以对于哈希表的空间利用率的评估意义不大。

Z.Metreveli 等人设计了一种缓存分区哈希表——CPHash^[13], CPHash 将查找/插入请求通过消息传递机制传输到指定的缓存分区内(分区的大小设置为缓存行的大小)。这种设计的目的有两个:一是使用消息传递机制替代传统的锁;二是采用批处理的方式避免过于频繁的缓存行切换。所以对 CPHash 的性能评估侧重其与基于锁的同类哈希表的比较,突出消息传递机制取代锁方法的重要意义。

X.Li 等人在传统的 Cuckoo 哈希表的基础上实现了支持多读多写的并发 Cuckoo 哈希表^[11]。由于其独特的组相连设计,它的空间利用率是现有的并发哈希表中最好的之一。Cuckoo 哈希表对锁方法、内存消耗、Cuckoo 查找路径都进行了优化,所以对于它的评估主要集中在吞吐量、内存消耗、哈希表的空间利用率等方面。

T.David 等人对并发数据结构的评估方法相对来说是目前现有工作中最为全面的^[10]。他们通过对现有的一些并发数据结果的评估,总结了 4 条"异步并发 (ASCY)"并发编程范式。遵循这 4 条 ASCY 模式设计了缓存行哈希表 (CLHT)。缓存行哈希表的核心思想是对哈希表内的元素进行操作时尽量减少缓存行切换。所以,对 CLHT 的评估重点在哈希表的线程扩展性、操作延迟、吞吐量等方面,没有针对硬件平台的特点进行优化。

从上述几种并发哈希表的评估方法中可以看出,现有的并发哈希表的评估方法都紧密围绕其设计方法展开的,这样的评估方法缺乏客观性:放大了自身方法优于其它方法的点,而选择性的隐藏自身方法中的性能瓶颈与问题。这对并发哈希表的设计、优化、应用都是不利的。用户无法直观判断在其应用中选择哪种并发哈希表能够获得更高的性能。

因此,设计一个统一的测试框架,为并发哈希表的评估提供公平的测试环境,排除因硬件特性、线程分配、内存管理、数据分布、数据集的差别等因素的影响,充分从吞吐量、线程扩展性、内存消耗、同步方法、延迟、实现的难易程度等方面予以考察,确定设计和使用并发哈希表的最佳实践意义重大。

1.2.2 并发哈希表的设计

设计具有线程扩展性和充分利用处理器多核心优势的并发哈希表是一项富有挑战性的工作^[]。即使是在特定的平台上实现一个达到预期性能要求的具有可扩

展性的并发哈希表也是具有相当难度的课题。在某种体系结构上所采用的优化方法可能会在其他的体系结构上失去作用①。比如,针对 NUMA 架构的多处理器使用的优化方法对与 SMP 架构的系统就没有任何意义①。针对某种硬件特性使用的优化方案在不支持这种硬件指令的系统上甚至都无法实现正常编译。比如使用RTM 优化的并发哈希表在不支持 RTM 的机器上无法编译①。再者,如果某个并发哈希表是针对特定类型的工作集而进行的优化,那么工作集轻微的变化将造成性能的不稳定或者极速下降。如使用 RCU 机制设计的并发哈希表,总所周知,RCU机制适合用于处理读占绝大多数的数据集,但是对于数据集中包含有更新操作的场景,使用这种即是实现的并发哈希表的性能甚至无法达到单个处理器系统的同类串行的哈希表[16]。

本文的目标之一是要探究是否可以确定并发哈希表的特性。确定这些特性有助于实现并发哈希表的可移植的扩展性,即在不同的平台、工作负载和性能指标上都具有扩展性。乍一看,这个目标可能看起来很模糊,因为它提出了一个根本性的问题:在综合考虑数据结构、体系结构、性能指标和工作负载的前提条件下,我们可以期望获得具有哪种程度可扩展性?

实际上,根据特定的硬件特征和工作负载可以推算出所设计的并发哈希表的可扩展性的上界。研究表明,对于现代的多核处理器而言,由对共享数据的存储操作引发的一致性流量是抑制并发软件可扩展性的最大障碍。然而,受并发数据结构固有语义的限制,并发数据结构中不得不存在一定比例的存储操作,这些存储操作是无法省略或者被其他操作替换的;通常在这些数据结构的串行版本中(即不支持多个进程共享的同种数据结构)也有相同的存储操作。假设将这样的串行数据结构部署到多核系统上并且由多线程共享该数据结构,显然会得到错误的(如非线性化[17])执行结果。然而,这种异步执行的程序的性能指明了如何对这些数据结构进行设计确保实现正确的同步。

在追求高性能并发数据结构的过程中,同步控制的软/硬件支持同样是一大挑战。在多核多处理器平台上,数据的一致性由硬件缓存一致性协议保障。缓存一致性协议维护读、写和原子指令(比如 CAS 和 FAI)之间的状态转换。比如,一致性协议可以选择不同的写和无效转换,如读后写,写后写,读无效,写无效。状态转换影响缓存间的流量,从而影响实际工作的可用缓存带宽。现代计算机处理器 通常使用 MESI(Modified-Exclusive-Shared-Invalid)缓存一致性协议和它的其他变体,如 AMD 的 Opteron 处理器使用从 MESI 中演化出的 MOESI 协议,O(Owned)是 MESI 中 S 和 M 的一个合体,表示缓存行被修改,和内存中的数据不一致,不过其它的核可以有这份数据的拷贝,状态为 S; Intel 酷睿 i7 处理器使用从 MESI 中演化出的 MESIF 协议,F(Forward)从 Share 中演化而来,缓存行如果处于 Forward 状态,它可以把数据直接传给其它核心的 Cache,而 Share 则不支持该功能。

硬件事务内存是基于缓存一致性协议的用于进行同步控制的指令集扩展。当前的技术比较成熟,应用较为广泛的硬件事务内存主要是 Intel 的事务同步扩展指令集 (TSX)^[],包括硬件锁省音 (HLE) 和限制性事务内存 (RTM) 两套不同的指令集扩展。使用 Intel TSX 构造并发哈希表存在的最大问题就是如何避免 lemming 效应对事务内存性能的抑制作用。

而软件上的同步机制按照发生数据冲突时线程的行为分为阻塞、非阻塞两大类。阻塞是指在运行多线程(多进程)程序时,当某个线程(进程)在执行临界区时出现延迟,从而导致其他等待进入该临界区的线程(进程)全部延迟的情形;非阻塞是相对阻塞而言的概念。具体细分下来阻塞技术又包括锁方法、屏障技术,非阻塞技术又包括无锁(lock-free)、无等待(wait-free)等方法。读-复制更新(Read-copy Update, RCU)是一套无锁化编程机制,由于其安全性高、性能稳定等原因被广泛用于Linux操作系统内核中^[18-20]。

1.2.3 哈希表与布隆过滤器

在数据库、缓存、路由器和存储系统中,经常需要进行近似集合成员关系查询以确定某个元素是否属于某个集合的成员。布隆过滤器是一种空间效率很高的随机数据结构,它利用位数组很简洁的表示一个结合,并能判断一个元素是否属于这个集合。数据据量较小的情况下,使用哈希表、集合、位数组等方法都能完美解决问题。但是在大数据的背景下对拥有巨量的元素信息的应用场景而言,如果按照常规的方法存储元素的完整信息,所需的存储空间将给存储系统造成巨大的负担。这种情况下布隆过滤器有了用武之地。布隆过滤器具有极高的空间利用率,用来解决海量数据的索引问题最合适。它核心思想是利用多个不同的哈希函数来解决集合元素查询时产生的冲突问题。布隆过滤器被广泛应用于概率路由表中减少内存空间的需求^[21];用于加速 IP 地址的最长前缀匹配^[22];用于提升网络状态管理和监控^[23,24];用于网络数据包组播转发信息的编码^[25],以及其他的网络应用^[26]。

然而,布隆过滤器存在两个缺陷:一是由于元素信息使用位数组保存,所以不能支持元素的删除操作;二是因为哈希函数存在碰撞导致布隆过滤器在进行元素查询时存在一定的误报率。虽然在后续的研究成果当中,出现了支持元素删除操作的布隆过滤器的升级版本,比如 Counting 布隆过滤器^[27]、d-left counting 布隆过滤器^[28]以及 quotient 过滤器^[29]。但是这些过滤器要么是牺牲了空间效率,要么是牺牲了性能。为了保持相同的误判率,counting 布隆过滤器需要使用 3-4 倍的存储空间用于表示一个元素,d-left counting 布隆过滤器则需要 1.5 倍的存储空间,而 quotient 过滤器获得同等的空间效率它的查询性能要大打折扣。

此外,在当前多核处理器越来越受重视的背景下,没有一款支持多线程并发的布隆过滤器。考虑到布隆过滤器的核心功能是通过哈希函数计算元素存储位置

的索引值,这与构建并发哈希表存在相通之处,可以重用哈希表的同步方法、哈希方法、哈希表结构。另外,Cuckoo 哈希方法能够确保哈希表在空间利用率达到95%左右时,仍然能够保证具有较好的性能。所以,设计基于Cuckoo 哈希方法的Cuckoo 过滤器是能解决当前的布隆过滤器方法中需要耗费大量存储空间实现删除操作或者需要牺牲查询性能换取对删除操作的支持的问题。此外,还能弥补对并发布隆过滤器的研究领域的空缺。

综上所述,研究并发哈希表在多核系统上的软/硬件同步方法,对于并发哈希表的优化与设计具有重要的理论意义。研究新的硬件同步机制对于构建并发数据结构以及提高现有并发数据结构的性能、简化并发数据结构的设计、实现新的并发数据结构具有重要的实用价值。

1.3 本文主要工作

本文主要着眼主流多核处理器架构上的并发哈希表的优化、设计与应用研究。首先,设计了一个用于测试基于多核系统架构的并发哈希表的测试框架——CHTBench,CHTBench 为并发哈希表提供公平测试环境和统一测试接口。使用CHTBench 进行测试可以兼容不同的硬件平台、工作集、并发模型以及编译选项配置,在进行性能评估的比较时,排除上述因素的干扰,确保测试结果的公平性。对并发哈希表的线程扩展性、吞吐量、运行时延迟、工作集的大小与读写比例、多核系统的内存分层结构、底层同步原语、内存消耗以及实现的复杂度等8个维度进行比较分析,在必要时还对存在关联的指标进行深入分析。实验平台涵盖了主流的SMP架构和DSM架构多核处理器以及众核架构(MIC)多处理器系统。其中,本文中将并发哈希表这种数据结构移植到XeonPhi平台上进行同步性能评估的工作是已知的最先将并发哈希表的研究延伸到MIC架构上。此外,根据每一项评估指标的实验结果提出了与该指标相关的性能陷阱和优化误区,并提出了在设计并发哈希表时存在相互矛盾的性能指标的情况下,如何进行折衷与优化,以对并发哈希表的优化、设计提供指导意见。

第二,根据对并发哈希表的评估结果进行分析得到的最佳设计实践原则,设计了基于硬件事务内存的缓存行哈希表。原始的缓存行哈希表的并发操作使用的是细粒度锁实现的,使用链式反应法解决哈希冲突问题,具有极高的吞吐量,极佳的线程扩展性和极低的操作延迟。考虑到细粒度锁方法实现的复杂性和难以保障正确性(比如经典的 ABA 问题)等缺陷,本文使用硬件事务内存实现并发缓存行哈希表。使用硬件事务内存实现的全局锁获得了比使用常规的细粒度锁更高的吞吐量。此外,为了降低 Lemming 效应对 Intel TSX 性能的副作用,提出了两种软件辅助方法:软件辅助的锁省略方法(SLR)和软件辅助的冲突管理方法(SCM)。

最后,设计了支持并发操作的 Cuckoo 过滤器。布隆过滤器是一种判断元素是

否属于集合的数据结构,它允许一定的假阳性率换取存储空间的极大节省,是哈希表的具体应用,但是当前的布隆过滤器有两个缺陷:不支持并发,不支持删除操作。本文使用基于 HTM 的读写锁实现了支持多线程并发的 Cuckoo 过滤器,并使用不完整 Cuckoo 哈希方法实现了删除操作。通过理论推算表明布隆过滤器的空间效率要优于 Cuckoo 过滤器,但是通过我们的实验评估结果表明,这种差距产生的影响很微弱。相比于其他支持删除操作的布隆过滤器的变体而言,Cuckoo 过滤器的空间效率的优势十分突出。

1.4 本文组织结构

本文分五个章节展开,各章大体内容安排如下:

第一章概述多核系统架构的基本概念及多核处理器在当前的经济生活与技术发展中的重要意义,以此为基础综述 NUMA 架构多处理器的内存管理、基于多核架构的并发哈希表的研究的现状与缺陷、硬件事务内存对基于多核架构的并发数据结构的作用以及布隆过滤器的原理与缺陷等问题。指出当前基于多核系统架构的并发哈希表的优化、设计与应用中存在的问题及其研究的意义。最后归纳本文的主要工作以及论文组织结构。

第二章介绍与本文密切相关的并发哈希表的概念、设计方法与相关研究成果。介绍用于实现并发数据结构的同步方法,包括锁算法、屏障方法、非阻塞方法和硬件事务内存。然后对 NUMA 架构下的内存管理研究成果进行了概述。最后,对哈希表的一个重要应用——布隆过滤器的相关研究成果进行介绍。

第三章选取 5 种基于不同设计方法的具有代表性的并发哈希表进行评估。首先着重介绍了用于在多核系统上对并发哈希表进行测试的测试框架 CHTBench,然后对所选的 5 种并发哈希表的设计方法、数据结构特点以及同步原理进行了描述,随后根据这 5 种并发哈希表在 CHTBench 上的运行结果总结了 8 条设计、优化和应用并发哈希表的最佳实践原则,最后是对这一章的小结。

第四章根据前一章总结的 8 条最佳实践原则以及硬件事务内存在实现并发数据结构上的优势,设计了基于硬件事务内存的并发缓存行哈希表。然后介绍了用于克服 Lemming 效应对 Intel TSX 的软件辅助方法——软件辅助的锁省略技术和软件辅助的冲突管理技术。接下来是对基于硬件事务内存的缓存行哈希表的评估,评估同样是在 CHTBench 框架上展开。

第五章介绍支持删除操作的并发 Cuckoo 过滤器。首先对传统的布隆过滤器实现最优误判率、空间利用率的参数进行推算;然后对基于不完整键 Cuckoo 哈希方法的进行介绍,并对达到最优空间效率和误判率的相关参数进行了推算;接下来并发 Cuckoo 过滤器的插入、查询和删除操作的实现进行了介绍,再是对Cuckoo 过滤器的评估结果以及根据评估结果进行的优化。最后对这章内容进行

总结。

第2章 并发哈希表的相关研究

2.1 哈希表概述

2.1.1 相关概念

哈希表、树、链表等都属于搜索数据结构。搜索数据结构由元素集合以及访 问和操作这些元素的接口构成。如果搜索数据结构能够被多个处理器共享, 我们 则称该数据结构为**并发搜索数据结构** (CSDS)。哈希表(hash table),又名散列表, 是一种应用广泛的搜索数据结构,它通过键值对(key-value)实现对关联数据的 高效存取。键值对之间的映射关系称为哈希函数。一般的哈希表都提供了 add(),remove()和 find()三种操作的接口。哈希表的操作分为**读**操作和写操作,其 中读操作指哈希表的查询操作,写操作包括在哈希表中插入和删除元素。哈希表 和树型数据结构相比的最大的优势是哈希表的查询复杂度可以到常数级。存放值 的存储空间称为**哈希桶**(bucket)或者**哈希槽**(slot)。哈希表中存放的元素的数量 与哈希桶数量的比值称为负载因子 (load factor). 哈希表使用哈希函数计算得到一 个索引值,该索引值表明键对应的值在桶数组中的位置。关于哈希函数,有一个 最理想的原则:将每一个 key 映射到单独的哈希桶内。但是,当数据集规模很大 时,能够完美的践行上述原则的哈希函数并不存在。因此在实际的映射过程中往 往会出现多个 key 对应相同的索引值,这时称为发生了**碰撞**(collision). 既然碰 撞无法避免, 那么我们能做的就是在设计哈希表的时候尽量的选择好的哈希函 数。一个好哈希函数的基本需求是输出的哈希值比较均匀。这样可以使发生碰撞 的概率最小化,同时使得各个 bucket 中碰撞的条目比较平均。有国外的研究人员 对已有的哈希函数做过比较^[30],结论是 MurmurHash3^[31] 和 CityHash^[32] 是迄今为 止最出色的哈希函数。

2.1.2 哈希函数

哈希函数根据其应用场景可以划分成加密和非加密两类。非加密的哈希函数 通过数学运算将字符串转化成整型数输出。哈希函数的一个重要特点是它的输出 能够在可能的输出域内尽量的保证均匀分布,尤其是当具有比较相近的输入时, 这种特性尤为可贵。与加密哈希函数所不同的是,非加密哈希函数无法承担阻止 攻击者利用碰撞进行攻击的任务。非加密哈希函数的运算速度要比加密哈希函数 快。哈希表通常采用非加密哈希函数建立元素与哈希表的对应关系。

Bob Jenkins 长期从事哈希函数的研究,他在1997年对哈希函数的研究中提

出了被后来研究人员称为 Jenkins 的哈希函数^[33],在接下来的研究中,他对其研究成果进行了扩展,提出了名为 lookup2 和 lookup3 的哈希函数^[34]。lookup3 哈希函数被有关学者认为是第一款"现代的"哈希函数。2008 年,Austin Appleby 发布了名为 MurmurHash 的哈希函数^[31]。最新的 MurmurHash 具有两倍于 lookup3 的性能。由于其卓越的运算速度和统计特性,MurmurHash 得到广泛应用。2011 年,发布了两款高性能的哈希函数:一款是 Google 发布的 CityHash^[32];另一款是由 Jenkins 提出的 SpookyHash^[35]。这两款哈希函数都是基于 MurmurHash,其性能的提升在很大程度上得益于更高的指令集并行。这两款哈希函数都有两倍于 MurmurHash 的处理速度,CityHash 的速度源于 SSE 4.2 中的 CRC32 指令。SpookyHash 产生 128 的输出结果,而 CityHash 的输出结果更为灵活,可生成 64位、128 位和 256 位的哈希值。

2.1.3 哈希冲突处理

处理碰撞的方法大致可以分为两类:一类是**开放寻址法** (open-addressing);一类是**开链法** (separate chaining)。

开放寻址法,所有元素都存放在哈希桶数组内,当需要在哈希表中插入新元素时,将对哈希桶进行扫描,从被直接映射到的哈希桶开始,按照某种探测序列进行扫描,知道找到空闲的哈希桶为止。当需要查找某个元素时,需要以同样的探测序列进行查找,直到找到所需的元素,或者最终发现元素不在表中为止。常用于开放寻址法的探测序列有线性探测、二次探测、双重哈希以及 Cuckoo 哈希。

线性探测。在线性探测中,进行探测的初始位置由 h(k) 确定,地址增量为 i,从当前位置开始,若为空,则插入元素,若非空,则探测距离当前位置 i 个单位的位置继续,直到找到空闲的位置或者便利完整个哈希表为止。为了确保能够遍历到整个哈希表,i 通常是哈希表容量 m 的相对质数。利用线性探测计算 key 的位置的公式如式 2.1所示:

$$h(k,i) = (h(k)+i) \bmod m \tag{2.1}$$

当地址增量 i 等于 1 时,探测的位置是连续的。线性探测的性能取决于查找 key 的位置时进行的探测次数,而探测次数又取决于哈希表的负载因子。哈希表的负载因子越高,查找一个 key 的位置时所需的探测次数就越多。根据 Knuth 的论证表明^[36],使用线性探测法完成一次 key 的位置探测所需的平均探测次数约为 $1/2(1+\frac{1}{1-\alpha})$.

二次探测与线性探测的相关性很高。二次探测计算key的位置的公式如

式 2.2所示:

$$h(k,i) = (h(k) + c_1 i + c_2 i^2) \bmod m$$
(2.2)

式中 c_1 和 c_2 均为常数。Heileman 等人的研究表明,当哈希表的大小超过缓存的容量时,使用线性探测的性能要好于使用二次探测 $[^{37]}$ 。虽然线性探测通常需要比二次探测执行更多的探测尝试,但是这些尝试具有更高的缓存命中率,从而在整个哈希表的大小超过了缓存容量时表现出更好的整体性能。另一方面,当哈希表的负载因子较高时,使用二次探测能够获得更好的性能,当然这只是相对而言的,当 α 接近1时,使用二次探测的性能也不理想 $^{\Box}$ 。同样 Knuth 对使用二次探测完成一次 key 的位置的探测所需的平均探测次数进行了估计,约为 $1-ln(1-\alpha)-\frac{\alpha}{5}$.

双重哈希,顾名思义就是使用两个哈希函数 h_1 和 h_2 计算需要探测的初始索引值。计算公式如式 2.3所示:

$$h(k,i) = (h_1(k) + i \cdot h_2(k)) \bmod m$$
(2.3)

由于 h_2 提供可变的地址增量,所以双重哈希很好的解决了线性探测和二次探测中的"聚集"问题。此外,多重碰撞的设置产生比线性或二次探测更为均匀的键值分布。双重哈希方法的性能也会随着哈希表负载因子的增加而下降。使用双重哈希完成一次查找所需的平均探测次数为 $-\frac{1}{\alpha}ln(1-\alpha)$.

Cuckoo 哈希 Cuckoo 哈希的特性是当在哈希表中插入新的 key 时,会将原来存储与该位置上的 key 排挤到其他的位置上去。一般设置两个哈希函数 $h_1(k)$ 和 $h_2(k)$ 。当插入新的 key 时,可以任意的选择在 $h_1(k)$ 和 $h_2(k)$ 位置上进行插入。如果插入的位置上已经存有了 k_1 ,则将 k 覆盖 k_1 ,然后将 k_1 存入到 $h_1(k)$ 和 $h_2(k)$ 中空闲的位置。如果 $h_1(k)$ 和 $h_2(k)$ 中都没有空闲位置,则继续上述过程,直到所有的 key 都找到了合适的位置或者执行替换的次数达到上限 $[^{38,39]}$ 。 Pagh 等人的研究表明,要保持 Cuckoo 哈希的最优性能,需要确保 $\alpha \leq 0.5^{[38]}$; Erlingsson 等人提出了一种广义的 Cuckoo 哈希技术 $[^{39]}$,能够使哈希表的负载因子达到 99% 时仍然具有较好的性能;Ross 等人通过应用单指令多数据流 (SIMD) 指令挖掘并行性并消除探测函数内的分支指令实现了对广义 Cuckoo 哈希方法的性能优化 $[^{40]}$ 。

上述的几种常用的开放寻址法中,性能都与哈希表的负载因子相关。负载因子越高,完成一次查找所需的探测次数就越多,性能也随之受到影响。实际上,即便是再好的哈希函数,在负载因子大于0.7之后性能会急剧下降。

另一类常用的冲突处理方法称为开链法。开链法引入额外的数据结构,比如链表,用于解决哈希冲突问题。每一个哈希桶都是独立的,所有经过哈希之后具有相同索引值的元素都放在同一个哈希桶中,这些元素通过链表进行管理。所以,使用开链法的哈希表能够存储的元素的个数大于哈希桶的数目,也就是说它的负

载因子可以大于1. 对哈希表执行操作的时间等于找到相应的哈希桶的时间加上对列表进行操作的时间。虽说使用开链法的哈希表的负载因子可以大于1,并不意味着链入同一个哈希桶中的元素的个数可以是无限制的,如果某一个位置冲突过多的话,插入的时间复杂度将退化为 O(N),这种退化将引起缓存未命中率的骤然升高^[41]。因此,每个哈希桶内元素的个数应在 3 个以内。

两种方法各有优劣,开放寻址在解决当前冲突的情况下可能会导致新的冲突,而开链不会产生这种问题。另一方面开链的局部性较之开放寻址法要差,在程序运行过程中可能引起操作系统的缺页中断,从而导致系统颠簸。

哈希表被广泛实现系统层和应用层软件,被集成到编程语言如 Java, Python 等, 还可以用来实现关联数组,数据库索引,缓存,集合等。哈希表的高效性使其具有重要的研究价值和应用价值。

2.2 基于软件技术的同步方法研究

在并发哈希的设计中,除了选用的哈希函数、所采用的冲突处理方案以及数据结构上的差异造成性能上的差别之外,另一个重要的因素是选取的同步方案。并发数据结构的设计中,常用的同步方法大致可以划分成三类:锁方法、内存屏障技术和事务内存。

2.2.1 阻塞技术

(1) 锁方法

在并发数据结构中锁用于保证多个线程对数据结构的互斥访问,以避免线程间发生"错误的"交错,从而产生预期之外的结果。设计锁算法的关键问题是当线程 t_1 试图申请线程 t_2 已经占有的锁时, t_1 要采取的行动。在单处理器系统上,出现这种情况时唯一明智的处理方式是将处理器让给 t_1 即可。但是在多处理器系统上,因为锁可能在不长的时间内会被另一个处理器上执行的线程释放,所以使 t_1 反复尝试获取锁有助于提升性能。这种使线程不断的尝试获取锁的技术称为**自旋锁 (spinlock)**。在线程执行期间很难预测该线程会持有锁多长时间,所以很难在阻塞技术和自旋锁之间做出选择。如果操作系统直接支持锁,诸如当前持有锁的线程等信息能够用于做出抉择。

简单的自旋锁重复使用同步原语,如比较和交换 (swap-and-change, CAS),以原子方式将锁从无主状态转换到被占有状态。如果锁的设计不够仔细,自旋锁会引起激烈的锁竞争,从而对性能造成严重影响。一种简单的降低锁竞争的方法是引入指数退避 (exponential backoff) 机制^[42]。使用这种方法获取锁失败的线程在进行重试之前会等待一段时间;失败的次数越多,等待的时间越长,此时线程会及时的"自行分散",由此降低了线程对锁的争用,同时也减少了由于尝试获取锁失

败引起的流量开销。

使用指数退避机制的锁的缺陷是锁可以处于无主状态,而尝试获取该锁的线程都已经执行退避策略,需要等待较长的时间,因此在这段时间内所有的线程都不会前向执行。解决这个问题方法是使所有申请锁的线程存储在一个队列中,锁被释放后将锁的所有权传递给下一个正在排队的线程。基于这种方法实现的锁被称为**队列锁 (quenelocks)**。Anderson^[43] 和 Graunke^[44] 提出了基于阵列的队列锁方法。之后 M.Crummey 和 T.Scott^[45] 对他们的方法进行改进实现了的基于列表的MCS 队列锁,以及由 Craig 和 E.Hagersten 等人^[46,47] 提出的 CLH 队列锁。

使用 CLH 锁的线程形成一个虚拟的节点链表,每个节点都包含一个 done 标志;某个线程只有当列表中它的前继节点的 done 标志被触发后才进入临界区。为了获得锁,线程创建一个节点,将它的 done 标志设置为 false,表示它还没有释放临界区,并且使用同步原语 (如 CAS) 将它自己的节点放在列表的尾部,同时确定其前继节点。随后,该线程在其前继节点的 done 标志上自旋。值得一提的是,每个线程的自旋过程发生在不同的内存位置,因此,在基于缓存的体系结构中,当某个线程设置其 done 标志以通知队列中的下一个线程可以进入临界区时,所有其他正在自旋的线程的 done 标志不会被修改,这些线程将继续在本地缓存行上自旋,而不会产生额外的内存流量。这在很大程度上减少了争用,提升了扩展性。但是,如果使用这种锁算法的程序运行在非一致性的 NUMA 平台上,某些线程不得不在远程内存结点上进行自旋,这样无疑会消耗更多的内存流量。使用MCS 队列锁[45] 通过将线程自旋的位置限定在该线程自身结点的 done 标志来解决 NUMA 平台上的问题。

此外,为了迎合特定的数据结构的数据读取特性在后续的演化中出现了一些标准锁方法的变体。队列锁算法中出现了一种具有"可中止的"特性的版本,它允许正在申请锁的线程放弃等待,比如在实时性要求较高的应用中延迟超过极限值时^[48,49],或者线程需要从死锁中进行恢复时。M.Scott等人提出了抢占安全锁(preemption-safe locks)^[50],它通过确保队列中被抢占的线程不会阻止锁被授予另一个正在运行的线程,从而试图减少锁抢占对性能造成的负面影响。

许多数据结构有并发读取的需求,因此,这样的读写锁只允许线程对临界区内的数据进行读取而不能修改,如果当前临界区没有写者线程进行操作,则允许多个读者线程并发访问。M.Crummey 和 T.Scott 等人提出的读写队列锁算法是基于 MCS 队列锁并且使用读计数器和指向写者节点的指针实现的^[51]。文献^[52] 中提出了一种通过设置队列节点的双链表,每个节点都有自己的简单"迷你锁",读者通过获取其相邻节点的迷你锁并重定向双链表的指针来将自己从 queuelock 列表中移除。

锁在并发数据结构的设计中的重要性不言而喻。选取锁的标准一是要与应用场景结合;二是要能提供充分的扩展性。对于哈希表这种读密集型的数据结构

2.2.2 屏障技术

屏障是这样一种机制,所有的提前执行到代码中指定的某些位置的线程悬停,只有当所有线程都到达这个点时才允许它们继续执行。当访问数据结构或应用程序需要划分成若干个不相互重叠的执行阶段时,就需要使用内存障碍。例如,并行垃圾收集器的标记和扫描阶段。此外,在本文中设计的统一的并发哈希表测试框架就用到了内存屏障。并发哈希表在测试之前需要进行初始化,也就是在哈希表内插入一些元素,让哈希表的密度达到预定的值。初始化的过程使用多线程共同完成,由于不需要删除元素,所以这个过程在数据量大的测试集中采用多线程会节约初始化时间。此时如果有现成提前完成了初始化的任务,它会触碰到内存屏障,必须要等待所有参与初始化的线程全部完成之后再往下执行。

实现屏障的一个简单方法是使用初始化一个值为线程总数的计数器:每个线程在到达屏障后递减计数器,然后自旋,等待计数器变为零,然后继续往下执行。这种直观的实现方式可能引起两个方面的问题:

- 当使用相同的 pass/stop 技术实现了多个串行屏障时,当有线程到达第二个 屏障而在第一个屏障内还有一些线程没有完成时,会出现死锁;
- 由于所有的线程反复的查询全局变量的状态,导致通信流量大,从而对程序的可扩展性造成影响。

针对上述问题,实现了专门的屏障技术,可以让线程在不同的位置自旋^[53-56]。或者也可以使用 Dijkstra 和 Scholten 风格的发散计算树来实现屏障^[57]。在这种方法中,每个线程都是二叉树中一个节点的所有者。线程等候它的子节点的到达,然后通知该线程的父节点以表明自己的子节点已到达。一旦所有线程都已到达,树的根节点通过向下发送释放消息释放所有线程。除了通过软件技术实现的屏障之外,还有通过硬件实现了上述的屏障功能^[58]。

2.2.3 无阻塞技术

如前文所述,使用无阻塞编程是为了克服使用锁方法带来的若干问题。无阻塞技术包含几类条件——无等待^[59,60],无锁^[60]和无阻碍^[61]。三类条件由强到弱排列顺序依次为无等待强于无锁,无锁强于无阻碍。但是这三类条件都强于使用诸如锁之类的阻塞结构。虽然更强的前向条件是可取的,但是通常情况下实现较弱的保障条件更加容易、效率更高,并且易于设计和正确性验证。所以,在实际的应用中,研究人员往往通过采取退避策略^[42]或使用更复杂的竞争管理技术^[62]来补偿较弱的前向条件。

2.3 非一致性内存访问的内存管理相关研究

- 2.3.1 XX 研究
- 2.3.2 XX 技术
- 2.4 事务内存相关研究
- 2.4.1 实现事务内存的相关技术
- 2.4.2 基于事务内存的并发数据结构
- 2.5 集合元素查询算法

2.5.1 布隆过滤器算法

在数据库、缓存、路由器和存储系统中通常需要使用判定一个元素是否存在在某个集合内,这种判断允许一定的误报率。进行这种成员关系判定布隆过滤器 (bloom filter) 是使用得最多的一种数据结构^[63]。布隆过滤器因其高效的内存效率而备受关注。

2.5.2 Cuckoo 哈希算法

2.6 本章小结

第3章 基于多核系统的并发哈希表的评估与分析

计算机多核处理器技术的发展为处理更为复杂的数据创造了可能的同时,也 为如何通过设计或者优化新的并发数据结构来充分发挥多核系统的性能特性提出 了挑战。

在这一章中,首先对与本文密切相关的基本概念进行介绍,随后对现有的几类主要的哈希表进行描述,介绍相关参数的意义以及配置方法,最后给出对现有几个具有代表性的并发哈希表进行评估结果,以及通过对实验结果进行分析给出的并发哈希表设计和应用的最佳实践建议。

3.1 实现并发哈希表的方法比较

对于所有并发数据结构而言,断言并发访问是一项必要工作。为了保证多个线程能够有序的对内存进行访问,有基于锁(lock-based)、无锁化编程(lock-free)和事务内存(transaction memory)几种主要的并发编程模型。

为了保证线程安全性,基于锁的并发哈希表对临界区进行加锁操作。被锁保护的内存区间称为**临界区** (critical section)。根据临界区的长短,基于锁的方法又可以划分为粗粒度 (coarse-grained) 锁实现和细粒度 (fine-grained) 锁实现。

一般的粗粒度锁在实现上相对简单,它使用少量的锁将受保护的数据结构分成几个区间,极端的情况是整个数据结构用一个全局锁。这就使得临界区往往特别长,造成数据冲突的概率极高,不利于计算机资源的高效利用。细粒度锁方法是使用锁对数据结构中的基本单元进行保护。比如哈希表中每个哈希桶设置一个锁字段对哈希桶进行保护,这样只有当不同的线程同时访问同一个哈希桶时才会造成冲突。细粒度锁方法的好处是允许多个线程对数据的不同区段进行并发的读/写,大大提高了处理能力和资源利用率。锁的粒度越细,越有利于提升整体性能,但是同时设计基于细粒度锁的数据结构的复杂度更高,并且正确性也难以得到保障。同时使用大量的锁占用的存储空间也不容忽视。

无锁化编程是相对于基于锁的编程范式而言。无锁化编程是用计算机原语来 代替显示锁的一种并发编程范式。同样的,无锁并发哈希也得到广泛的研究^[13,14,16]。使用无锁化编程设计并发数据结构能够获得良好的线程扩展性和性能。但是,使用这种设计方法的复杂度不亚于细粒度锁实现。

事务内存的概念是沿用数据库事务处理的概念,数据库事务秉承 ACID 原则,即事务具有原子性,一致性,隔离性和持久性。事务内存也遵循 ACID 原则:

• 原子性: 事务代码要么全部执行, 要么全部不执行, 不存在事务停滞在中

间的某个状态,一旦因为某些原因需要中止,则事务回滚到事务开始执行 的状态;

- 一致性: 事务内存不会破坏数据的完整性和执行的事务代码的逻辑性;
- 隔离性: 并行执行的多个事务代码区域互不干扰;
- 持久性:一旦事务代码成功执行完成提交,对系统状态所做的更改就会生效并且不会回滚,直到有新的事务执行结果对其进行修改。

事务内存的初衷便是让用户能够设计用粗粒度锁的实现方式获取接近甚至超过细粒度锁或无锁化编程的并发数据结构。目前,软件事务内存^[?]和硬件事务内存^[?]都得到了较好的实现。但是,在使用硬件事务内存是还需要使用软件优化方案,具体的细节将在下一章中详细介绍。

3.2 典型的并发哈希表

对串行哈希表的研究已日臻成熟,但是随着主流处理器生产商相继推出多核处理器之后,传统的串行哈希表已经无法充分利用多核系统的计算资源,也无法满足多核架构上的性能需求,在这样的背景下,相关研究人员开始着手高性能的并发哈希表的研究与设计。并发哈希表继承了串行哈希表的快速索引,高效插入和删除元素的特性。学术界和工业界的研究人员针对不同的应用场景提出并实现了一些具有特色的并发哈希表。这些并发哈希表有基于用户态Read-copy Update(urcu) 机制实现^[16],有被应用于memcached系统的多读单写Cuckoo哈希^[64],有应用于企业级应用的Threading Building Blocks (TBB)^[65],有集成到编程语言内的Concurrent_HashMap^[66],有使用消息传递机制来代替锁的CPhash^[13].在哈希表密度非常高的情况下仍然可以保持较好性能的Hopscotch哈希^[12],以及遵循最小缓存行切换原则而以缓存行为哈希桶的缓存行哈希(CLHT)^[10]等.

序号 算法名称 设计思想 语言 Minimizes cache line transfers^[10] 1 C Cache Line Hash Table (CLHT) 2 Combines the features of cuckoo, linear probing and chaining [12] Hopscotch Hashing (Hopscotch) C++ A concurrent cuckoo hashing supports multi-reader/multi-wirter^[11] C++ 3 Concurrent Cuckoo Hashing (Cuckoo) lock-free, trades update performance for read-side performance [16] 4 User-Level Read-copy Update (URCU) C Based on separate chaining, scales well for read-heavy workload [65] Threading Building Block (TBB) C++

表 3.1 用于评估的五种并发哈希表实现

3.2.1 缓存行哈希表

T.David 等人提出了一种"异步并发 (ASCY)"的思想^[10],他们提倡遵循异步并发的四条编程模式来进行 CSDS 的设计。四条 ASCY 的编程模式内容如下:

• ASCY₁: CSDS 的搜索操作不应该包含任何等待、重试或者存储;

- **ASCY**₂: 更新操作的解析阶段不应该包含任何重试或者等待,除非有清除 当前内容的需要,否则不应包含任何存储;
- **ASCY**₃: 当某个更新操作在解析阶段失败之后(比如,需要删除某个元素 使没有在哈希表内发现该元素或者在插入元素时发现该元素已经存在于哈 希表内)不应当执行任何存储操作,除非有必要对解析阶段产生的数据进 行清理;
- **ASCY**₄: 在成功的更新操作中进行内存存储的次数和存储的区域应当尽量与标准串行实现方法所消耗的次数和区域相近。

频繁的缓存行切换对并发哈希表的性能是灾难性的。明确了这一事实后,T.David等人在四条异步并发模式的基础之上设计了缓存行哈希表(CLHT)^[10]。CLHT的核心思想在于"并发算法想要获得良好的可移植性和可扩展性,它对于共享状态的内存的访问就需要像串行化那样是异步进行的。"CLHT 首要的设计准则就是"尽最大可能的缓存行的切换",在这一准则下设计出的 CLHT 展现出极佳的性能。为了确保大部分操作都能在一次缓存行切换内完成,CLHT 的桶被精心的设计成与缓存行相同大小(64 Bytes,一般处理的缓存行大小都为 64 Bytes)。CLHT 的冲突处理使用的是开链法,它的哈希桶通过指针链接。因此,CLHT 的哈希桶被隔离成 8 个字节,其中一个字节用于进行并发控制,6 个字节用于存储三组键/值对,另外的一个字节用于指向其他桶。基于这种哈希桶的结构设计基于锁的缓存行哈希方便。直观的,完成一次更新操作(比如,在哈希表中插入新的元素),至少需要执行一次对共享状态的修改。

然而,根据 ASCY 指出的原则,查询操作不应该包含任何的存储。因此,CLHT 的查询操作需要对跟当前键对应的哈希桶进行解析并且不经过任何同步就返回结果。为了实现就地更新,对哈希桶的解析不单纯的是对键进行遍历,还要同时获取每个键/值对的快照。该原子快照确保搜索操作在找到目标键之后,与该键对应的值被返回但不会涉及并发修改。

CLHT 有基于锁(CLHT-lb)和无锁(CLHT-lf)两个版本,本文对两个版本都进行了评估。CLHT-lb 采用细粒度锁(每个哈希桶都有一个锁字段)完成对读者和写者的同步控制。查询操作遍历键/值对,如果匹配,则返回值。更新操作首先需要执行进行一次查询以确定该操作可以继续执行(如果插入元素时发现桶内已存在相同元素或者删除元素时发现桶内没有该元素则不进行下面的操作),如果可以继续执行,则持有该桶的锁,直到完成相应的更新操作,完成后释放锁。如果当前映射到的哈希桶内已经没有足够的空间插入新的元素,则会选择使用指针字段链入一个新的哈希桶,或者触发哈希表扩张操作(resize)。

而对于 CLHT-If,为了保持其插入键/值对插入时的原子性,设计了一个 $snapshot_t$ 的对象。 $snapshot_t$ 的大小为 8 字节,它包括一个 4 字节的版本号和一个 4 字节的 map。 $snapshot_t$ 提供在 map 内原子的读取/更改索引值的接口。版本

号被用于原子的读取/更改 map 内的其他点。简而言之,CLHT-If 的原子性的过程可以大致描述如下:首先,通过在原子区间之前读取 snapshot_t 对象的值;然后,使用比较并交换 (CAS) 原子指令对 map 内的目标索引值进行读取/更改。举个例子,如果其他线程执行的并发插入已经完成了,那么当前的线程就会使 CAS 失败,因为两次的版本号不一致。然后,可以通过 map 内的置位情况来判断给定的键/值对是处于有效、失效还是正在被插入三种状态中的哪一种。

3.2.2 Cuckoo 哈希表

与CLHT 所不同的是,Cuckoo 哈希方法使用的开放寻址法解决哈希值冲突的问题。使用的冲突处理方式不同注定了它们两者在数据结构上的差异。Cuckoo 哈希表中,所有的键/值对都被存放到一个大数组内,没有指针也不使用链表。为了处理哈希冲突,它使用了两种技术:

- 第一,元素可以插入到桶数组内的两个位置(设置了两个哈希函数),如果 其中一个位置被占用,则尝试插入到另外的位置上;
- 第二,哈希桶设计采用多路组相连的方式,也就是说,对于每个桶都有 B 个"槽位 (slot)"可供元素插入。

查找键 k 时,分别由哈希函数 f₁ 和 f₂ 计算得到 k 的两个可供 k 存储的位置 b₁ 和 b₂,然后在 b₁ 和 b₂ 的所有槽位中检查 k 是否存在。图 3.1给出了一个使用 2 个哈希函数,4 路组相联的 Cuckoo 哈希表。采用这种设计带来的好处是:只需要检查 2x4 个键就能完成一次查询操作。因此查询操作非常快速并且是可预测的。而在哈希表内插入新键时,如果 b₁ 和 b₂ 中任意一个桶内有空的槽位,那么就将该键存到这个桶内;如果两个对应的桶都没有空闲位置,则随机的从带插入的桶内选择一个键踢出去,然后新的键插入到被踢出去的键的位置上。被踢出的键则重新计算候选位置,可能会踢出其他的键以供自己插入,如此往复,直到没键被踢出或者达到预先设定的最大踢出次数为止。如果最终仍有键没有找到空闲的位置进行插入,则说明哈希表的填充率接近极限了,此时会考虑对哈希表进行扩容操作。一般的做法是将哈希表的容量扩大一倍,然后从扩容前的表中将数据拷贝到新创建的哈希表中。在执行插入操作的过程中,被踢出的键序列被称作一条Cuckoo 路径。当表的填充率升高时,Cuckoo 路径的长度会增加,没执行一次插入所需要的随机读/写的次数也会增加,Cuckoo 的更新性能也因此受到影响而下降。

Cuckoo hashing 方法最早是由 R.Pagh 等人在 2004 年提出的^[67],其原始版本并不支持多线程并发。之后由 X.Li^[64] 和 B.Fan^[11] 等人分别实现了支持多读单写和多读多写的并发 Cuckoo 哈希表。本文中使用的 B.Fan 等人实现的多读多写 Cuckoo 哈希表。




图 3.1 4 路组相联 Cuckoo 哈希表

3.2.3 Hopscotch 哈希表

与 Cuckoo 类似,Hopscotch 也是采用的开放寻址法解决哈希冲突问题。它在设计时综合考虑了 Cuckoo 哈希,线性探测法和链式法的特点,并将三者的优点结合起来。Hopscotch 哈希表由哈希桶数组构成。它的核心概念在于任意的哈希表内的元素,它周围的所有哈希桶都称为其邻居哈希桶。邻居哈希桶具有一个重要的特性:在邻居桶内查找元素所需的开销与在被映射的桶中查找元素所需的开销相同或者非常接近。这个特性专门为处理插入操作而设计的。

图3.2实例描述 Hopscotch 插入元素的过程。元素被映射进的实体总是在经过哈希函数计算得到的实体内或者在其相邻的下一个H-1实体内,其中H是设定的常量(一般H为32或者64位,一个标准机器字长),可以根据需求进行调整。每一个实体包含一个字节的'跳'信息和一张H比特的位图,位图指示在当前实体的下H-1个实体内包含该元素的虚拟桶的偏移量。通过查看'跳'信息能够得知哪些实体属于同一个哈希桶,然后只需扫描常数级别的实体数量快速的找到某一元素。从任意相邻桶内找出某一特定元素的开销等同或者非常接近于直接从该元素所属的桶内进行查找的开销。

总之, Hopscotch 的设计思想就是将空闲的槽位向着目标哈希桶移动,或者像 Cuckoo 哈希那样将元素从目标桶中移除然后重新为其寻找合适的位置。 Hopscotch 实现了串行和并发两个版本[12],本文中用到的支持多线程并发的 Hopscotch。




图 3.2 Hopscotch 插入操作示例

3.2.4 基于 RCU 机制的哈希表

spilted-order list 有基于 URCU 的实现版本,具体参看谷歌搜索 urcu hash table 的结果。

读-复制更新,Read-copy Update(RCU) 并不单纯是一种并发哈希表的设计方案,它最初是一种用于优化 Linux 系统内核的共享数据访问的一种并发模型^[68]。RCU 是一种无锁化编程模型。对于被 RCU 机制保护的共享数据结构,读者线程可以不需要锁自由的对其进行访问,但是写者线程在对该共享数据结构进行修改前必须保留该数据结构的副本。当修改完成之后,通过适当的回调函数将指向旧数据的指针修改成指向新的数据(从旧数据拷贝的数据)。RCU 的核心概念有两个:一个成为静默期 (quiescent state);一个称为优雅期 (grace period). 补充静默期和优雅期的描述与功能。

基于 RCU 的并发哈希表的最大特点是牺牲更新性能来换取读性能。基于 RCU 的编程模型主要用于 Linux 系统内核,为了便于将 RCU 集成到我们的测试框架下进行测试我们使用用户态的 RCU 实现 (URCU)^[16]。本文使用的 URCU v-0.8.8 版本^[69]。

3.2.5 基于线程构建模块的哈希表

Intel 推出的线程构建模块 (Threading Building Blocks, TBB) 是一种针对多核平台的基于任务的并行编程模型^[65]。它实现的 concurrent_hash_map 允许多个线程并发的访问。concurrent_hash_map 的键是无序的。每一个键在哈希表内最多只有一个元素与之相对应,但不排除有其它的元素尝试插入到相同位置。类const_accessor 和 accessor 统称为访问控制器 (accessor)。访问控制器允许多个线程并发的访问哈希表内的键/值对。访问控制器充当指向键/值对的智能指针。它持有作用于键/值对上的隐式锁,直到该实例被销毁或者访问控制器调用解锁函数才会释放。

TBB 实现的并发哈希表处理冲突采用的是典型的链式法。键被哈希到包含了

实体形成的链表的哈希桶内。基于 TBB 的并发哈希表继承了链式法的所有优缺点。适合处理读占多数的数据集。本文中,将 TBB v 4.2 集成到 CHTBench 中进行测试。

3.3 并发哈希表的评估与分析

并发哈希表(CHT)是一种允许在同一时刻有多个读者或写者访问共享对象的哈希表。其提供与串行哈希表一样的访问接口,但是 CHT 能够更有效的发挥多核处理器的性能。并发哈希表的性能不仅依赖于应用本身的需求而且还依赖于底层硬件特性。所以,对并发哈希表的剖析不能单纯的停留在吞吐量、延迟等直观的指标上,而是要综合考虑微观和宏观,底层和上层等多个层面的影响。进一步说,选用通用的测试评估指标在一个统一的测试框架下进行测试,处理不同的工作集时没有任何一种并发哈希表能全面的体现其优势。另一方面,对于用户而言,能够预先知道某种 CHT 的性能障碍将对其挑选合适的并发哈希表提供帮助。不幸的是,这种用户关切的问题在现有研究中鲜有人提及。由于缺乏一个统一的测试框架,用户也很难通过自行测试进行比较而选出理想的 CHT 应用到其软件系统中。总之,对并发哈希表进行全面深入的剖析对并发哈希表的使用、设计以及优化都具有深远意义。基于以上考虑,我们从现有的并发哈希表中挑选出表 3.1中列举的五种比较突出的进行深入的分析。

具体的,将挑选的 CHTs 放入 CHTBench 的框架内进行测试,对并发哈希表的评估与分析将围绕并发哈希表的线程扩展性、更新比重对性能的影响、初始化的哈希表元素的规模对性能的影响、延迟、线程绑定方案、同步机制以及内存消耗等七个方面展开。

3.3.1 测试平台与配置

为了体现对并发哈希表的评估具有一般性,测试在 4 台基于不同体系架构的 多核处理器上展开。它们分别是 AMD Opteron 6172, Intel Xeon E5-2630, Xeon E7-4850, 以及 Intel Xeon Phi 7120p。表 3.2 给出了 4 个平台的硬件和系统特征。测试过程中为了避免因操作系统的差异引入的干扰因素,所有测试平台都搭载 Ubuntu 14.04 LTS 操作系统。下面分别对 4 台机器的硬件特征逐一进行介绍。

AMD Opteron. 该 48 核 的 AMD Opteron 机器包含 4 个 Opteron 多芯片模块 (MCMs)。该系统总共具有八个内存结点:每一个 MCM 分为 2 个片区,每个片区 拥有 6 个核,各个片区使用独立的内存控制器进行控制。该系统的拓扑结构如图 3.3 所示。位于同一个多芯片模块内的两个片区之间的距离定义为 1 跳 (1-hop),位于不同多芯片模块上的两个片区距离为 2 跳 (2-hop)。多芯片模块内通信开销要低于多芯片模块间的通信开销,并且模块内的两个片区之间的共享带

表 3.2 测试目标平台的硬件和系统特征

名称	AMD Opteron	Intel E5-2630	Intel E5-4850	Intel MIC
系统	Magny Cours	Ivy Bridge-EP	Haswell-EX	Knights Coner
处理器	Opteron 6172	Xeon E5-2630	Xeon E7-4850	Phi 7120P
核/线程数量	24/48	16/32	48/96	61/244
时钟频率 (GHz)	2.1	2.4	2.3	1.238
L1 缓存 (KB)	64/64 I/D	32/32 I/D	32/32 I/D	32/32 I/D
L2 缓存 (KB)	512	256	256	512
LLC 缓存 (MB)	2x6	20	24	NULL
互联通道	6.4 GT/s HT	2x QPI	3x QPI	NULL
最大内存带宽 (GB/s)	42.7	51.2	68	352
主存 (GiB)	128	56	128	16




图 3.3 AMD Opteron 内存结点拓扑结构

宽比位于两个不同模块内的片区间的共享带宽要高。它的 CPU 的时钟频率为 2.1 GHz, 三级缓存的容量分别为 64 KiB, 512 KiB 和 4 MiB (每一个片区的私有缓存容量)。总的运行内存为 128 GiB。Opteron 的缓存具有回写和非包容性^[?]。然而,存储的层次结构并不具备严格的排他性,也就是说在 LLC 中命中的数据会被推送到 L1 中,至于该数据会不会在 LLC 中被删除取决于硬件实现^[?]. Opteron 采用 MESI 的扩展性协议 MOESI 作为缓存一致性协议。其中'O'表示占有(Owned)状态,它表示缓存行的内容被修改,与内存中的数据不一致,不过在其他的核上可能有这份数据的副本。

Intel Xeon E5-2630. Intel Xeon E5-2630 由两路插槽组成,每路插槽中有 8 个物理核(16 个硬件线程),它的运行内存为 16 GiB。它的时钟频率为 2.4 GHz,三级缓存的容量为别为 32 KiB,256 KiB 和 20 MiB。该系统具有 4 个内存通道和两条 6.4 GT/s 的快速互联通道(QuickPath Interconnect, QPI)。E5-2630 的最大内存带宽可达 59 GB 每秒。它的缓存具有包容性,即就是说每一个新的缓存行的填充都将在三级缓存中同步^[70]。最后一级缓存是回写的,当出现由空间不足或者一致性问题引起处于'M'状态的缓存行被驱逐时,数据被写入到内存中。

Intel Xeon E7-4850. 该平台由 4 个插槽组成,每个插槽内有 12 个物理核(24 硬件线程),它的运行内存为 128 GB,时钟频率为 2.3 GHz。它的三级缓存的容量分别为 32 KB,256 KB 和 24 MB。它具有 4 个内存通道和 3 个 QPI。该机器的最大内存带宽为 68 GB 每秒。它采用的缓存一致性协议与 E5-2630 相同.

Intel Xeon Phi 7120p. 该机器在同一片芯片上集成了 64 个有序内核。每一个内核均支持最多四个硬件线程,因此该机器的最大硬件线程数量可达 244 个之多,单个内核的时钟频率为 1.23 GHz。Intel Xeon Phi 7120p 的内存分层结构类似于传统的多核系统。图 3.4 所示为其体系结构. Phi 上的内存为所有核所共享,所有的内核均可对其进行访问,该机器的内存大小为 16GB。每一个核都有一个大小为 32KB 的一级数据缓存和 32KB 的一级指令缓存,以及一个大小为 512KB 的二级私有缓存,片上二级缓存的总量为 31MB。Phi 实现了一个扩展的 MESI 协议,该协议的新颖性在于其将 Shared 状态扩展为一个基于目录的缓存一致性协议,这个协议简称为 GOLS(Globally, Owned, Locally Shared),该协议的好处是能够共享被修改的缓存行,并且避免地址总线上的广播风暴。每一次的缓存都通过查看GOLS 协议来确定缓存行的状态。Phi 的全局一致性的维护是通过纪录有每一个缓存行一致性状态的分布式目录标签(Distributed Tag Directories, DTDs)完成的。每一个缓存行的地址都通过一个哈希函数映射到 DTD 上,这样做的好处是保证负载均匀分布。

3.3.2 线程扩展性

线程扩展性是指在多核平台上随着被创建的线程数量的增加,应用的吞吐量保持不减的趋势。线程扩展性直观的体现在吞吐量上,吞吐量也是很常用的性能评价指标之一。吞吐量的计算方式用执行的哈希表查询、插入和删除操作的总和除以执行完成这些操作所耗费的时间。单位用百万操作每秒(Mops/s)表示。

(1) 总体的扩展性评估

本次实验中,采用紧凑的线程绑定方案(具体见 3.3.6),每次测试的持续时间为 5 秒,实验的结果如图 3.5 所示,每一组参数配置都运行五次,最终结果取五次结果的平均值。

从图 3.5 的曲线变化可以观察到,在这样的参数配置下,URCU 在多个平台上的吞吐量曲线几乎与 x 轴重合,也就是说在更新比重为 10% 的情况下,URCU 的性能很糟糕。而 CLHT (由于 CLHT-lb 和 CLHT-lf 之间的趋势相同,数值接近,故不单独进行讨论)则在 4 个平台上均展现出最佳的性能,这得益于它的设计出发点: 尽可能的减少缓存行的切换次数。Hopscotch 的吞吐量在 E5-2630 和 E7-4850 两台机器上达到峰值时对应的线程数分别为 16 和 24. 值得注意的是,16 和 24 正是这两台机器单个内存结点(socket)支持的最大线程的数量。同样的它在 AMD Opteron 上的峰值出现在线程数为 6 这个点(6 恰好是该机器同一片区支持的最大线程数)。综合 Hopscotch 在三个 NUMA 架构平台上的表现,可以推断Hopscotch 在降低跨内存结点通信开销方面存在缺陷,它在单内存结点的多核计算机平台上应该有不错的线程扩展性。换句话说就是 Hopscotch 在利用 NUMA 系统特性上所做的优化粒度不够,更多的细节描述见 3.3.6 节。

考虑到在图 3.5 (a) 中当线程数为 16 时存在一处拐点,故将该平台上的性能曲线单独分成两个阶段进行说明。

阶段 1: 在这个阶段创建的线程数量在 1 到 16 这个范围内,超线程没有被启用(紧凑型线程绑定方案)。很明显 CLHT 表现出最佳的吞吐量增长速率,每多创建一个线程,它的吞吐量大约增加 15 Mops/s。CLHT-lb 的性能优于 CLHT-lf 版本。对 Hopscotch 而言,每多创建一个线程,吞吐量大约增加 5.5 Mops/s. 在该阶段 Cuckoo 的性能比 TBB 要差。

阶段 2: 在这个阶段,创建的线程数量大于 16 个,线程分布在两个不同的插槽内而且超线程在这个阶段也被启用参与运算。可能受到内存带宽上限的影响,CLHT 的吞吐量保持微弱的增长势头。表 3.3 列出了在 Intel Xeon E5-2630 平台上CLHT-lb 的内存带宽随着线程数量的变化情况。该表中数据表明在该阶段CLHT-lb 运行时内存带宽没有发生变化。而 Hopscotch 性能的陡然下降揭示它在处理跨插槽通信上的性能开销远大于增加额外的线程带来的性能增益。在这个阶段 Cuckoo 和 TBB 展现出不错的增长速度。




图 3.4 Intel Phi 7120p 体系结构

表 3.3 CLHT-lb 内存带宽随线程数量变化情况

Threads	1	4	8	12	16	20	24	28	32
内存带宽(单位: GB/s)	1.5	5.8	11.2	12.8	12.8	12.8	12.8	12.8	12.8

图 3.5 (b) 刻画的是 E7-4850 平台上的吞吐量曲线。除 CLHT 之外,其它几种并发哈希表的性能曲线走势与 E5-2630 相似。前面介绍了在 E5-2630 平台上由于受到内存带宽的限制,CLHT 的吞吐量在第二阶段基本没有增长,而在 E7-4850平台上 CLHT 全程保持稳定的增长趋势。

图 3.5(c)给出的是 AMD 机器上的运行结果。在该机器上 TBB 的线程扩展性在 5 个并发哈希表中仅次于 CLHT。Hopscotch 只有当线程分布在同一个片区内时(n<=6)才具备最佳性能,创建更多的线程并不能促进整体性能的提升。另外,对于 Cuckoo 和 CLHT,当创建的线程数量超过某个特定的值时,会引起吞吐量的下降,这种引起吞吐量下降的原因来自两个方面:一是受到内存带宽的限制;一是来自有限的资源被多个线程激烈竞争。

Xeon Phi 7120P 上的实验结果如图 3.5 (d) 所示。CLHT 的两个版本在该平台上获得了线性的线程扩展性,每多创建一个线程,相应的吞吐量会增加大约 2.5Mops/s. CLHT 在该平台上获得线性扩展性归因于两个方面: 其一,每一个哈希桶的大小等于缓存行的大小,这样大大降低了缓存行切换的次数。并且数据对齐有利于避免多线程伪共享问题,多线程伪共享是影响 Xeon Phi 性能的主要因素之一。其二,CLHT 采用细粒度锁在一定程度上抑制了线程间的竞争。然而,并不




图 3.5 并发哈希表的吞吐量随线程数量的变化曲线,哈希表的密度为 50%, u 为 10%, i 为一百万。

是所有的并发哈希表在 Phi 7120 上都能表现的如 CLHT 一般呈现线性扩展性,相比于其它几个平台 Cuckoo 和 TBB 在该平台上的性能非常差,创建更多的线程也无法保证性能的提升。详细的原因将在 3.3.3 和3.3.7节中阐述。

(2) 数据分布方式对线程扩展性的影响

在前面的实验中,键值对是用随机方法产生的,服从均匀分布。但是在实际的应用场景下,数据完美的均匀分布只存在理想状态中,某些数据出现的频度存在两极分化,因此,人们会更加关注不同的数据分布形式下各哈希表的性能表现。在这一部分内容中,我们将对服从 zipf 分布的数据集进行测试。在本次测试中,参数配置比如哈希表密度,更新比重以及哈希表的初始化元素个数均与线程扩展性一节的参数设置保持一致。图 3.6为运行服从 zipf 分布数据集的性能曲线(在几个平台上的性能变化趋势相一致,故我们只给出了在 E5-2630 上的实验结果)。与图 3.5(a)中的实验结果进行比较,Cuckoo,CLHT,Hopscotch 以及 TBB的吞吐量分别下降 44%,51%,53% 和 30%。性能下降的原因在于 zipf 分布使得数据访问更加倾向于频度较高的键值对,造成多数的操作集中访问少数频度较高的数据内容。这加剧了多个线程访问相同键的竞争程度,对片上互联通道和同步

造成压力从而引发更多的缓存一致性流量。




图 3.6 数据服从 zipf 分布时吞吐量随线程变化情况

(3) 哈希表的扩张

不断的往哈希表中插入新的元素会引起哈希表密度的增加,将导致插入元素的时间成本增加。在最坏的情况下,会因为找不到空闲位置并尝试多次之后导致插入操作失败,这无疑会对哈希表的性能造成巨大的损耗。面对这样一种情形,大部分哈希表在设计的时候允许哈希表在达到一定密度后自行进行扩张。具体的工作流程是,创建一张新的哈希表,新表的容量一般为旧表容量的两倍,然后将旧表中的元素拷贝到新表中,这不可避免的引入额外的时间和空间开销。为了探究并发哈希表进行扩张时的开销情况,设计了如下一组实验。在本次测试中,由于Hopscotch不支持哈希表的扩张,故没有比较,哈希表的初始化密度设为90%,更新比重调整为40%,其中插入占35%,删除占5%,这样设计的目的在于确保插入表中元素的个数大于被删除的元素个数,从而保证在运行过程中哈希表中元素的密度在不断的增加,增加触发哈希表扩张的概率。实验结果表明,Cuckoo 触发 resize 操作的概率低于TBB和CLHT,我们认为这得益于Cuckoo 在查找 cuckoo 路径上所做的优化。在触发哈希表扩张操作的情况下,吞吐量大概下降5%左右。

分析: 创建更多的线程并不总是意味着吞吐量的增加。一方面,创建更多的线程可能导致内存子系统达到饱和,从而导致性能不再上升甚至将削弱总体性能。另一方面,NUMA 系统在缺乏适当仲裁机制的情况下更高的并发度将引起高速互联通道的竞争居高不下,从而达不到最优性能。与传统的多核架构相比,Intel MIC 架构在并发哈希的扩展性方面体现出重大差异。在这种新的体系架构平台上设计并发哈希表需要充分考虑改种体系架构的特征。处理倾向于高频度数据的访问的工作负载将引起更高的缓存一致性流量,这将需要更复杂的同步算法来缓解性能下降的问题。

3.3.3 更新比重对性能的影响

并发哈希表与串行哈希表一样善于处理读操作占多数的工作负载。在本节中,通过调整工作负载中更新操作的比重来观察各个并发哈希表性能的变化情况。哈希表中初始化元素的个数设置为一百万。在三个 NUMA 架构平台上,选取n 为平台单个 socket 支持的最大线程数。Phi 7120P 上n 是选取一个能够展示线程扩展性的值。这样,使用紧凑型线程绑定策略时可以避免跨 socket 流量的干扰。




图 3.7 哈希表初始化元素个数一定的前提下,吞吐量随更新比重变化趋势

如图 3.7 所示,所有的并发哈希表的吞吐量峰值都出现在更新比重为 0 处,也就是说并发哈希表对处理纯读的工作负载具有最佳性能。但是一旦运行的工作负载中包含了更新操作,性能会有很明显的下降。其中 URCU 对于更新操作最敏感,更新比重从 0 调整到 10%,URCU 的吞吐量下降到原来的 1/270。下降幅度大的还有 Hopscotch。该现象同样解释了 Hopscotch 由于很高的同步开销导致的严重的扩展性问题(其它的并发哈希表比如 TBB 和 URCU 也有同样的问题)。在更新比重增加时,Cuckoo 表现出相对稳定的性能,它的下降速率在几个并发哈希表中是最低的,表明 Cuckoo 更能应对具有高更新比重的工作负载。

为了更好的说明工作负载中的更新比重发生变化引起性能变化的原因,本次实验引入一个新的微观指标:缓存未命中数/总的操作数量。缓存未命中数用

VTune Amplifier 进行测量,测量结果为线程数 16 时的结果,具体见表 ??。通过表 3 的数据表明工作负载中更新比重越高,每操作对应的缓存未命中数也越高。 CLHT 在低更新比重和高更新比重下都表现良好,这从表 3 中也可以得到体现, CLHT 对应的最大值与最小值之间的差距只有 30%。而 URCU 对应的值从 0 到 10% 这个阶段扩大了 14 倍,从 0 到 80% 更是扩大了 127 倍之多。糟糕的情况更不止如此,URCU 的 CPU 利用率非常低,大约保持在 3% 左右,而同等参数配置下其它并发哈希表的 CPU 利用率达到 50%。进一步探究发现,创建更多的线程并不会引起缓存未命中数量的增加,这表明工作负载中更新比重的变化是引起吞吐量变化的主要原因。

更新比重(%)	TBB	URCU	CLHT-lf	CLHT-lb	Cuckoo	Hopscotch
0	28.6	85.2	23.6	31.7	33.5	22.9
10	46.3	1169.2	24.6	34.9	44.2	28.1
40	99.2	4046	27	37.3	57.2	62.7
80	159.1	10788	30.7	40.6	66.2	115.5

表 3.4 平均缓存未命中数量随更新比重变化情况

分析: 频繁的缓存行切换是并发哈希表更新性能最大的敌人。更新操作致使缓存行失效的原因来自于两方面: 一方面是写入本地内存结点的流量; 另一方面是被缓存一致性协议强制进行的跨 socket 消息以及通过片上高速互联通道如 Intel QPI 和 AMD HyperTransport 等传递的信息。一些设计用于处理读为主的工作负载的并发哈希表,哪怕是工作负载中包含很小部分的更新操作,它的性能也会大打折扣。写友好型并发哈希表通常会进行精心设计用以控制缓存内的关键数据,比如共享变量等。

3.3.4 缓存与主存

考虑到哈希表属于内存密集型应用,所以在这一部分我们探究内存分层结构对并发哈希表性能的影响。图 3.8中的柱状图表示吞吐量随着哈希表初始化元素个数的变化情况,不同的初始化值所需的内存对应相应平台的三级缓存容量与主存容量。

由于 Phi 7120P 与其它三个平台在内存分层结构上存在差异,故单独列出讨论。从图 3.8 (a)-(c) 中观察到,当工作集的规模小于缓存的容量时,吞吐量是随着初始化大小增加的。我们通过 likwid-perfctr 这个工具对最后一级缓存与主存之间的带宽与流量进行监测确认了这一结果。一旦工作集的规模超过最后一级缓存的容量,将有较大的性能损耗。此外,CLHT 由于其在缓存使用机制上的独特设计,它的工作集规模小于缓存容量时的性能要比其它方法更好。通过本次实验,我们




图 3.8 不同初始化大小对应的吞吐量抽样直方图

还观察到一个有意思的现象(图 3.8中没有体现该现象),当被创建的线程个数增加时,在一级缓存中存在显著的数据竞争情况。下面通过举例对此现象加以说明,当初始化元素个数为 1000 时,并发哈希的吞吐量随着线程数量的增加而降低。这个现象的原因在于线程越多,不同线程同时访问相同的共享数据的概率越高,从而导致较高的同步开销。

Hopscotch 在本次实验中属于例外情况,它的吞吐量几乎不随初始化元素个数的变化而变化。进一步的探究发现在 Hopscotch 的实现中,哈希表的内存是通过预先开辟固定大小的内存空间建立的。这种方法的好处是获得了性能的稳定,缺点是丧失灵活性,在处理较小规模的工作负载时对内存空间的浪费较严重。对高并发度的应用而言,无论是基于锁还是无锁的并发哈希表的实现,都依赖于有效的内存管理机制。而这些内存管理机制通常是建立在第三方插件的基础之上,或者来自由系统提供的动态内存分配器。需要说明的是,有些并发哈希表在试图运行更大的工作负载(初始化值大于1亿)时失败了。这也可能是由内存管理上的缺陷造成的。

前文中指出,Phi 7120P的内存分层结构于其它主流多核体系架构存在较大差异。它只包含两级缓存,并且其核与内存控制器之间是通过双向环状总线进行连接的。图 3.8 (d)为 Phi 7120P上的实验结果,在该平台上 CLHT 的吞吐量随着初始化元素个数的增加而降低,而其它几种哈希表因为数值太小在图中无法明确的体现这一趋势,通过比较实验数据发现同样符合这个趋势。

除了图 3.8 中展示的数据规模之外,还对运行超过 GB 级别的数据进行了测

试。性能曲线与初始化值为一百万时的同类测试类似,只是在吞吐量上要打折扣。

分析:缓存对加速不同体系架构的性能具有非常重要的作用。对缓存采用细粒度的方法进行控制的目的在于获得可预测的结果,比如为常驻缓存的工作集进行线程调度有利于避免额外的同步开销。静态内存分配的方式对于并发哈希这种内存密集型应用来说并不是最佳选择,而对超大规模数据集使用动态内存分配方式需要进一步的优化方案予以辅助。

3.3.5 操作延迟

前文从宏观的吞吐量出发对并发哈希表进行了评估,在这一节当中我们从微观的每个操作执行的运行时延迟的角度进行分析。对于延迟敏感型应用而言,理解不同算法设计的延迟变化造成的影响至关重要。

本次实验中,更新比重设置为10%,哈希表密度为0.5,哈希表的初始化元素个数为一百万。通过实验收集哈希表操作所耗费的CPU时钟周期数进行统计。我们对哈希表的操作进行如下定义:如果某个操作完成了对其预期目标对象的访问,我们称该次操作为一次成功的操作;否则我们称之为一次失败的操作.根据如上定义,得到六种不同的操作类型,它们分别记做:get-suc,get-fail,put-suc,put-fail,rem-suc和rem-fail。所需的时钟周期数使用开源工具sspfd^[71]收集,然后通过均匀抽样方法计算每种操作对应的平均延迟。

图 3.9给出了我们在 E5-2630 平台上的实验结果。随着所创建的线程数量的增 加,资源的竞争(包括内存带宽,缓存以及内存控制器)和同步开销逐步增加, 这些都将不可避免的导致延迟的增加。通过比较发现、CLHT(两个版本)在大部 分情况下的延迟都低于其它并发哈希方法,这归因于它在设计上严格遵循4条异 步并发模式。过多的缓存行切换需要更周密的缓存一致性协议予以支持, 从而导 致哈希表操作延迟的增加。在几种并发哈希表中, URCU 的操作延迟最高, 原因 是 URCU 在设计上有一个称为"RCU 优雅时间"的等待期。Hopscotch 的延迟对跨 插槽通信相当敏感(对应图中线程数量大于8时的曲线变化)。并且在Hopscotch 进行删除操作时它的时间戳会被修改,用以确保同一时刻对该内存地址的查询操 作失效,这一点类似于 CLHT 的原子快照方法。Hopscotch 和 CLHT 的不同之处在 于 Hopscotch 需要存储共享变量,这将引起额外的缓存一致性开销。另外,因为 Hopscotch 的锁在一进入解析阶段就已经获得,所以 Hopscotch 的更新操作对应的 解析阶段包含了等待过程。这些设计都违背了异步并发模式的第二条原则:"除非 对数据结构进行清零操作,否则在更新操作的解析阶段不要执行任何存储操作, 也不要有任何的等待过程或者重试操作。"在最坏的情况下, Hopscotch 的延迟比 URCU 的延迟还要高(图 3.9(c)和(d))。

Cuckoo 从直观的计数器的数据来看它搜索操作耗费的平均时钟周期比更新操作的更高。出现这种现象的原因是 Cuckoo 需要频繁的从较长的 cuckoo 路径中





图 3.9 E5-2630 平台上 6 种操作对应的延迟随线程数量变化曲线

搜索元素。在并发度较低的情况下,Cuckoo 处理 put-fail 和 rem-suc 两种操作的延迟较低。同样在线程数低于 6 的情况下,Hopscotch 处理 put-suc 操作的延迟较低。TBB 在处理 fail 类型的操作时的延迟相对稳定,但是在处理 suc 类型操作时与URCU 持平,甚至在某些情况下比 URCU 表现更糟糕。

分析: David 等人在其研究中提出的异步并发 (ASCY) 模式有助于获得良好的扩展性^[10]。这一点在 CLHT 上得到很好的体现。在实际应用中,ASCY 的特定模式能够帮助开发人员在实现并发哈希表时避开潜在的陷阱。比如,在对Hopscotch 进行分析时,我们发现其在进行删除操作时对共享变量所做的修改,以及在更新操作的解析阶段的等待都与 ASCY 的原则相悖。将删除操作替换成其它类型的操作进行测试发现其吞吐量有明显的增加。

3.3.6 线程绑定方案的影响

在多核计算机系统上线程到核之间的映射关系称为线程绑定。线程绑定对于并发编程至关重要^[72]。在这一部分内容中,将以 E5-2630 为例,探究 3 种不同的线程绑定方案在 4 个多核系统上的表现有何区别。图 3.10所示为 E5-2630 平台上使用平衡型线程绑定方案时线程与核的映射拓扑结构。该拓扑结构使用开源工具 likwid^[?]的 likwid-topology 得到。该平台具有两个 socket,每个 socket 集成了八个物理核,每个物理核最多支持两个硬件线程。






图 3.10 E5-2630 平台上使用平衡型线程绑定方案时线程与核的映射拓扑结构

在进行实验分析前,首先简要介绍实验中用到的三种不同方案:默认绑定方式和显示绑定方式,其中显示绑定方式又分为紧凑型绑定和平衡型绑定两种。

默认方式:线程通过系统调度器自动分配核。操作系统调度器尽可能的实现 多个核之间的负载均衡。这种绑定策略的好处是允许线程在执行过程中在不同的 核之间迁移。

紧凑型: 尽可能的将连续的线程映射到在拓扑结构上距离最近的核上。如果需要创建 24 个线程,根据紧凑型绑定策略首先将第一个插槽内的核映射满,即就是线程 t_0 到 t_{15} 被映射到 s_0 内的 c_0 到 c_7 上,然后余下的线程将映射到位于 s_1 上的 c_8 到 c_{11} 上。这种绑定方式的好处是在线程间提供较高的数据重用率。

平衡型: 紧凑型线程绑定方案具有在单个插槽内共享缓存的优势,它的劣势在于紧凑型的线程绑定容易引起负载不均衡。因此,平衡型绑定策略将线程均衡

的绑定到位于不同 socket 的核上。下面用一个实验测试中的实例进行说明:假设运行某次测试需要创建 16 个线程参与运算,正好可以将 16 个线程分别映射到 c_0 到 c_{15} ;如果需要创建的线程数量超过了系统核的数量,这时才会启用超线程。使用平衡型绑定策略的好处有两方面:一是保持负载均衡;二是,在创建的线程数量少于系统具有的物理核的数量时,可以避免启用超线程产生的干扰。




图 3.11 三种线程绑定方式性能对比

CLHT 的吞吐量受线程绑定方式影响较小,但 Hopscotch 和 Cuckoo 的吞吐量的波动却很大。具体的以 E5-2630 为例,在该平台上以默认方式的性能曲线为基准,线程数量为 8 时,使用紧凑型和平衡型绑定策略性能提升了大约一倍。进一步分析,在紧凑型线程绑定策略下,线程数达到 16 时,吞吐量比采用默认绑定方式提升了 2 倍。在 E7-4850 机器上体现了相同的趋势,故不再单独分析。

Hopscotch 吞吐量显著的加速比来自于它的静态内存分配机制。它在创建哈希表的同时就已经预先进行了内存分配,受 Linux 内核 first touch 内存分配策略的控制,预先分配的后果是导致所分配到的内存全部位于同一个 NUMA 结点上。

所以,我们使用 libnuma 对其它并发哈希表进行优化,使其在进行动态内存分配 时均衡的兼顾所有 NUMA 架构下的内存结点。然而,当线程数从 16 向 20 变化 (E5-2630),从 24 向 36 变化 (E7-4850)过程中,吞吐量猛然下跌,这说明跨 socket 开销对性能的影响远大于此阶段参与运算的线程数量的增加。

而在 AMD 平台上,各哈希表的性能表现得对于线程绑定方式不敏感,这个现象可以从两个方面进行解释。首先,Intel Xeon 最后一级缓存的可包容性提供了较强的局部性,这种局部性提高了 socket 内通信的效率。其次,在执行状态为'O'和'S'的缓存行上执行存储操作时,即便是所有的共享线程全部位于同一个 socket 内,AMD Opteron 的不完整目录协议也会是跨 socket 间的流量失效。因此,socket 内的性能与跨 socket 情况下的性能基本一致。由于负载的均衡分布使得该平台对跨 socket 通信不敏感,所以当线程分布在多个 socket 上时,默认绑定方法和平衡型绑定方法的性能要优于紧凑型绑定方式。

在 Phi 7120P 平台上,CLHT 无论采用哪种绑定方式,性能都一如既往的好(吞吐量随着所创线程数量的增加呈线性增长)。而 Cuckoo 采用三种不同绑定方式 所获得的吞吐量不存在显著差别(三条性能曲线基本重合)。这一点与之前在其它三个 NUMA 平台上观察到的结果存在较大差别,在 NUMA 平台上 Cuckoo 采用 默认绑定方式具有最佳性能。当线程数在 [1,150] 这个区间变动时,Hopscotch 在 Phi 平台上使用紧凑型绑定策略获得最佳性能。然而,在线程数超过 150 个之后,CLHT 和 Hopscotch 在这个阶段使用默认绑定策略的性能要优于其它两种策略。使用显示线程绑定策略的缺点是:受到二级缓存容量的限制,会造成更多的缓存未命中数量和过高的内存访问延迟。而在 Xeon Phi 上,默认绑定方式由于依赖于操作系统的调度器进行线程绑定并且允许线程在不同的核之间进行动态迁移,能够有效的降低资源竞争率并且更好的利用缓存子系统。另外,Xeon Phi 的表现类似与对成多处理机(SMP)系统,所有核到主存储器之间的距离是相等的。将线程分配在不同的物理核上引起的开销与类似于 NUMA 系统上跨插槽的开销,但由于 Phi 上快速双向环状互联通道的设计使得跨核开销要远小于跨插槽开销。

分析:通过实验表明没有哪一种绑定策略能在所测试的多个硬件平台上具有压倒性优势,也没有哪一种策略能够让所有的并发哈希表发挥最佳性能,所以在比较三种不同的线程绑定方案过程中没有一个统一的结论。比如,在Intel Phi 平台上,CLHT 使用默认绑定方式具有最佳性能,但是在其它平台上则是其它绑定方式下具有最佳性能。再就是 Cuckoo 在 Phi 平台上使用三种不同绑定方案的性能相当接近,没有哪一种具有明显的优势。因此,要探究并发哈希表的异常表现,需要结合并发哈希表的设计模式,线程绑定方案,创建的线程数量以及对应的硬件平台的特征进行考虑。这对开发人员无疑是一种负担,最理想的解决方案是在运行过程中通过对硬件特征和工作负载的监控进行自适应的动态切换线程绑定策略,以达到获得最佳性能的目的。

3.3.7 同步

在并发读写的过程中,为了保障性能,多个线程对共享数据的访问需要用到 同步方案对并发线程进行协调。因此,设计并发哈希表时的另一个重要环节是同 步方式的选取。对线程间的同步处理不当会成为阻碍相关算法扩展性的最大障 碍。在这一部分中,将讨论并发哈希表中几种主要的同步机制以及运用不同的同 步机制对性能会产生什么样的影响。

回顾图 3.7的性能曲线,几种并发哈希表中 CLHT 的性能最突出,尤其是在 Phi 7120P 平台上体现的最为明显。CLHT 获得突出线程扩展性的原因除了其在数据结构设计上的巧妙之处外,它所采用的同步机制的贡献也不容忽视。CLHT-lb 使用原子快照对读者线程和写者线程进行同步。具体的,在读者线程间,它使用由原子操作 FAI(Fetch-and-Increment)实现的自旋锁对每个哈希桶进行保护。采用这种方式的好处是,即便在并发度很高的情况下,竞争仍然保持一个较低的水平。简单锁方法加上低竞争化合出理想的扩展性^[73]。无锁的 CLHT 版本同样使用快照的方式进行同步,该快照的大小为 8 字节,它能在单个操作内被读取、存储或者 CAS(Compare-and-Swap)。在哈希桶内有一个版本计数器用于同步并发写线程,同时还有一张表示有效、失效或者正在被执行插入操作三种状态的位图。以上就是 CLHT 获得卓越性能的原因。

在处理只包含读操作的工作负载时,发现 Hopscotch 的性能要优于 CLHT。而一旦工作负载中包含了更新操作,Hopscotch 的性能有显著的下降。并且这种下降幅度随着工作负载内更新操作比例的增加而增大。这种现象也说明选取同步方案的重要性。Hopscotch 使用 TTAS 锁对写线程进行协调。写线程之间的同步开销要高于读线程间的开销。为了减轻同步开销,在写线程和读线程之间使用时间戳。Hopscotch 在设计上特意使锁的数量等同于锁创建的线程的数量,这与 CLHT 相比无疑会引起更高的竞争。更糟糕的是,Hopscotch 使用的 TTAS 锁本身的扩展性也存在问题。以上对 Hopscotch 严重的性能下降现象就同步方面作出了解释。

Cuckoo的实现也是基于细粒度锁。它使用锁对读 - 写和写 - 写两种访问模式进行同步。Cuckoo使用的是条纹状自旋锁,锁的实现使用CAS (Compare-and-Swap)原语。TBB使用细粒度锁对每个哈希桶进行保护,这一点与基于锁的CLHT的设计思想相似,但二者的区别是TBB每个哈希桶内包含的键/值对的数量要远多余CLHT。

如图 3.5 (d) 和图 3.7 (d) 所示,并发哈希表在 Xeon Phi 平台上性能曲线与其它三个 NUMA 平台存在明显差异。Xeon Phi 使用的是扩展的 MESI 缓存一致性协议,该协议用 GOLS (Globally Owned Locally Shared)模拟共享状态以允许对处于修改状态的缓存行实现共享,对处于 GOLS 状态的缓存行进行存储同样会引起无效的通信。过高的一致性流量很容易使 Phi 的环状互联通道达到饱和。从实验结果可以推断,CLHT 的设计同样很好的适用于 Xeon Phi 的体系架构。而 Cuckoo

在该同台上的性能很差,即便是处理只读的工作负载,其性能也不理想。其原因 在于每一次查询操作,与给定哈希值相关联的哈希桶都被上了锁,这严重的限制 了并发度,从而影响了其在该平台上的性能。

分析: 同步在并发哈希表的性能中扮演者至关重要的角色。然而,并不存在一种放之四海兼准的通用的同步方案,设计一种高效的同步机制需要综合考虑来自底层原语到体系结构特征再到高层锁实现乃至并发模型的影响。正如我们通过实验分析的那样在 MiC 架构平台上,除了 CLHT 之外,其它并发哈希表反常的性能地下表明获得可移植的高性能任重道远。在实践当中,判断同步机制是否合适,需要全面的理解上述因素的多方面影响。例如,在设计锁算法时,需要知道在特定的平台上怎样选择更合适的原子原语,而这又取决于缓存一致性,以获得更好的性能。更进一步说,有些锁在高竞争环境下表现良好,而有些锁在低竞争情形下更具有竞争力。因此,实现自适应锁来利用不同锁算法的优点将是一项有价值的研究工作。

3.3.8 内存消耗

在物理内存有限的场景下,对于 CHT 这种内存密集型应用而言,除了对于性能方面的需求之外,另一个重要的指标是内存的消耗。在运行时间一定的情况下,获得相同的吞吐量所消耗的内存越小,该应用就越占据优势。下面对四种动态分配内存的并发哈希表的内存使用情况进行分析。

表 3.5 给出各个并发哈希表使用 16 个线程运行含有 10% 更新操作的不同初始化元素个数的工作集时的内存使用情况。单位为 MiB。内存使用情况使用 Linux 系统的系统监测工具测量。在初始化元素值相同的前提下,Cuckoo 在处理规模叫大的工作集时内存效率更高,URCU 仅次于 Cuckoo,并且处理小规模数据集时具有更高的内存效率。CLHT 和 TBB 在同等规模数据集下所消耗的内存时 Cuckoo 和 URCU 的几倍。

i	TBB	CLHT	URCU	Cuckoo	Hopscotch
10^{3}	0.6	1	0.6	63	608.6
10^{4}	2.2	15.4	1.8	63	608.6
10^{5}	14.1	34.4	7.8	63	608.6
10^{6}	80	78.4	43.9	101	608.6
10^{7}	857	1024	645	633	608.6
10^{8}	5.5 GiB	8 GiB	5 GiB	2.3 GiB	

表 3.5 E5-2630 平台上的内存使用情况

产生这种差异的原因是什么呢?接下来的内容将对这个问题进行说明。

Cuckoo 内存效率高的原因来自两个方面。首先,Cuckoo 组相联的设计节约了空间,提高了空间使用效率。其次,使用版本计数器代替指针连接其它哈希桶,在处理键值对很小的条目时具有极高的内存效率。CLHT 和 TBB 都使用细粒度锁对每个哈希桶内的键值对进行保护。这种机制的的好处是处理速度快,但是在处理大规模键值对的工作集时,指针将消耗大量的内存。所以,使用细粒度锁机制是一种通过牺牲空间换取性能的优化方式。

分析:一方面,相同配置下较低的内存开销的应用能够处理更大规模的工作集,并且降低了操作系统发生页切换的概率,降低页切换概率有利于降低来自平台对性能的影响。另一方面,内存效率依赖于数据间的管理机制,而数据管理机制的选择也会在一定程度上对性能造成影响。链式结构的并发哈希表需要额外的指针对哈希桶进行链接,尤其是以 CLHT 最为突出,它的哈希桶的容量被设计成与缓存行的大小一致,这就需要在每个缓存行都预留一个字节的指针以便与其它的哈希桶进行链接,而 Cuckoo 的组相联的设计减少了这种指针的使用,降低了额外的内存开销。另外,锁的粒度越细,所消耗的内存空间也越多。总而言之,对数据的组织结构和同步的粒度进行优化有助于提高性能,其代价是更高的内存开销。

3.4 本章小结

并发哈希表在现代多核软件系统中占据至关重要的地位。为了解决特定硬件环境与错综复杂的算法设计中的实际问题,相关研究人员提出了一系列的并发哈希表的设计方法。用户如果需要从众多的相关算法中选择一个适合自己应用的算法就需要深入透彻的去了解现有并发哈希表的优缺点。然而,事实却是不同的并发哈希表要么是根据特定的应用软件设计的,要么是针对特定的硬件平台进行优化,缺乏统一的评测基准。这对并发哈希表的设计、优化,并发哈希的应用都造成了不便。

基于上述考虑,首先设计一套用于测试评估并发哈希表的统一的测试框架 (CHTBench),为并发哈希表的评估提供一个相对公平的环境,避开因工作负载、键值对生成方式等因素的干扰。随后使用 CHTBench 对现有文献中影响力较高的 5 种并发哈希表进行测试评估。评估和比较的指标辐射面从宏观的吞吐量到微观的延迟,从片上缓存到主存,从复杂的同步机制再到可移植优化等,并在每一项指标的评估之后做了针对性的分析。

本章对并发哈希表的比较和评估工作是迄今为止覆盖面最广,指标最多,最有深度的。文中设计 CHTBench 和测试方法对并发哈希将来的设计研究和应用推广具有重要价值。

第 4 章 基于硬件事务内存的并发哈希表的实现

4.1 事务内存的基本概念

事务内存(TM)是一种简化并发编程的并发控制范式,其源自于数据库管理系统中的事务概念。它的核心思想是将一段代码标示成一条事务。在数据库管理系统中,事务必须满足 ACID 性质,即原子性(Atomicity)、一致性(Consistency)、隔离性(Isolation)和持久性(Durability)。原子性指的是事务中的动作要么全部执行,要么一个都不执行;一致性指的是任何时刻,数据库必须处于一致性状态,即必须满足某些预先设定的条件;隔离性是指一个事务不能看见其它未提交事务所涉及到的内部对象的状态;而持久性则是指一个已提交的事务对数据库系统的改变必须是永久的。

事务内存继承了事务的 ACID 原则。事务内存的原子性是指事务代码区间的内容要么全部执行,要么全部不执行,不存在有事务代码停滞在中间的任何一条语句,如果发生意外而中止了事务,则系统状态会回滚到事务起始的状态继续执行;事务内存的一致性是指是指事务应该要么执行完成并令外界看到其造成的变化,要么执行失败并使所有相关状态都保持不变。如果有多个事务同时运行,那么从这些事务之外的角度来进行观察,它们对系统状态做出的改变始终是一个接着一个发生的,中间不会有任何交叉。例如,在(对同一个账户)两个独立且并发的存款和取款事务完成之后,账户余额应该是两个操作所产生的累加效果(取钱是对账户加上一个负数)。事务内存的隔离性是指并发执行的多个事务代码区间彼此之间是严格隔离的,本事务无法了解其他事务的局部变更结果,所有事物造成系统状态的变化只有在成功提交之后才对外部可见;事务内存的持久性是指事务代码执行完成成功提交之后,对于系统状态的变更是持久有效的,并不会回退到起始状态,直到有新的事务执行的代码改变这个状态。

事务内存具有两个重要的性质,即事务内存要确保对临界区代码片段的执行 具有原子性和隔离性。满足原子性和隔离性的事务内存可以安全的并行执行,可 以取代现有的令人头疼的锁机制与原子原语。基于锁的并发编程是一种悲观的并 发模式,它假设获得锁的线程一定会访问共享数据,从而会对其他线程进行阻 塞。而任意两条访问加锁的变量的事务能够并发的执行,并且只有在其中一条事 务尝试修改共享数据时触发回滚。

事务内存被认为是最有希望解决多核处理器编程问题的并发编程方案之一。 它最吸引人的特点是程序员只需在本地对共享数据的访问进行推理,并让底层系 统确保正确的并发执行。该模型有望提供细粒度锁机制那样的线程扩展性并能避 免由一般的锁机制中常见的陷阱,比如死锁等问题。

事务内存发展到今天,有两种实现方式,一是基于软件的事务内存(STM);一是基于硬件的事务内存(HTM)。不论是软件事务内存^[74–76] 还是硬件事务内存^[77–79] 都得到了充分的研究与长足的发展。随着 IBM z 系列^[80] 和 p 系列^[81] 处理器以及 Intel Haswell 处理器^[82] 的问世,标志着硬件事务内存^[83] 走向市场化。

本章主要研究硬件事务内存对构建并发哈希表的作用。

4.2 Intel 事务同步扩展

2012年2月, Intel 发布了其支持硬件事务内存的事务同步扩展 (Transactional Synchronization Extensions, TSX), 并于2013年6月在其基于 Haswell 微体系结构的微处理器上亮相。标志着硬件事务内存的全面商用化。

TSX 对使用锁锁省音方式编写的多线程并发软件具有明显的加速所用。TSX 提供一组扩展指令集,允许编程人员指定事务同步的代码区域。有了事务同步,硬件就能动态的决定线程是否需要对锁保护的临界区进行串行化,并且只在必要的时候执行串行化。这允许处理器利用由于动态的不必要的同步而隐藏起来的并发性。在 Intel TSX 的最底层,编程人员指定的代码区域(也称为事务区域)就能事务性的执行。如果事务执行成功完成,那么对其他逻辑核而言所有在事务区间执行的内存操作都像是在瞬间发生的。只有确认成功提交后,在执行事务区域期间对于系统的更新操作才会对其他逻辑核可见,该过程称为一次原子提交。这样,编程人员只需使用粗粒度的锁编程就能实现细粒度锁的性能。如果多个线程同时访问受同一个锁保护的临界区而彼此之间有不存在任何数据冲突,那么这些线程就能并发的执行而无需串行化。

Intel TSX 提供两种不同的软件接口。一种称为硬件锁省略, Hardware Lock Elision (HLE); 一种称为限制性事务内存, Restricted Transactional Memory (RTM)。

4.2.1 Intel 硬件锁省略

HLE 提供与传统指令集兼容的指令集接口供编程人员编写事务化的程序,还提供两条全新的指令前缀 XACQUIRE 和 XRELEASE。

使用 HLE 时,将 XACQUIRE 前缀放置在用于获取保护临界区的锁的指令的前面。处理器将 XACQUIRE 视为省略写相关的锁获取操作的提示。即使是获取锁的请求与该锁有关联的写操作,处理器也不会将锁的地址添加到事务区域的写集中而是将锁的地址添加到事务区域的读取集中,更不会向该锁发起任何写入请求。之后逻辑处理器进入事务执行。如果在 XACQUIRE 前缀指令之前是可用的,那么后面的其他所有的处理器都将该锁视作是可用的。因为当前正在事务化执行

的逻辑处理器不会将锁的地址写入到它的写集中,也不对其执行外部可见的写操作,其他的逻辑处理器仍然可以读取该锁而不会造成数据冲突。这就允许其他的逻辑处理器也进入并且并发的对受同一个锁保护的临界区进行操作。处理器将自动检测事务执行期间发生的任何数据冲突,有必要时执行中止事务操作。

XRELEASE 前缀放置在用于释放保护临界区的锁的指令的前面。这涉及到对锁的写的问题。如果 XRELEASE 正在试图将锁的值恢复到 XACQUIRE 发起锁请求时所操作的同一个锁的值,那么处理器将省略所有与即将释放的锁相关的所有外部锁请求并且该锁的地址不会被添加到写集中。然后处理器尝试提交事务执行。

使用 HLE 时,有多个线程同时执行到被同一个锁保护的临界区时,如果它们执行的操作不会相互之间产生数据冲突的话,这些线程可以并发执行。如果无法事务的执行代码区域,处理器将不使用省略而以普通的方式执行代码区域。HLE 确保软件有与基于锁的非 HLE 模式相同的前向执行的能力。对于一次成功的HLE 执行,锁和临界区代码都必须遵循特定的指导原则^[82]。这些指导原则将会对性能产生影响,不遵循这些指导原则不会造成功能性的失败。

不支持 HLE 的硬件会忽略掉 XACQUIRE 和 XRELEASE 前缀提示,也不会执行任何省略操作。更为重要的是,HLE 很好的与现有的基于锁的编程模型兼容。在基于锁的编程模型中不正确的使用 XACQUIRE 和 XRELEASE 前缀提示不会引起功能错误,但它可能会暴露代码中已经存在的潜在的漏洞。

4.2.2 Intel 限制性事务内存

RTM 为事务的执行提供了更为灵活的接口。它提供三条新的指令——XBEGIN, XEND 和 XABORT——供用户启动, 提交和中止一次事务执行。

XBEGIN 指令用于指定事务代码区域的起始位置,XEND 指令表示事务代码区域的结束。XBEGIN 指令携带一个操作数,该操作数用于表示到回滚指令地址的相对偏移量,如果RTM 代码区域无法成功的进行事务化执行,将会推到该操作数指向的指令继续执行。

处理器有很多原因中止RTM的事务执行。硬件自动检测事务中止条件,退回到回滚指令处以从XBEGIN开始的指令时的体系结构状态和EAX寄存器更新的描述事务中止的状态重新开始执行。

XABORT 指令允许用户显示的中止 RTM 代码区域的执行。它携带一个 8 位的直接参数,这个参数被加载到 EAX 寄存器中并将在发生 RTM 中止后对软件可见。具体参数的意义见表 4.1。

RTM 指令没有任何与它们相关联的数据存储位置。虽然硬件无法保证 RTM 区域总是能够成功地进行事务地提交,但大多数遵循推荐指南的事务都有望成功地进行事务处理。然后,用户必须在回退路径中提供备选的代码序列,以确保程

表 4.1 RTM 的中止状态定义

EAX 寄存器比特位	说明
0	由 XABORT 指令引起的中止
1	该事务有可能在 Retry 之后成功
2	该次中止是因数据冲突而引起的
3	该次中止是因内部的缓存溢出引起的
4	该次中止是因调试断点引起的
5	该次中止是因事务嵌套引起的
23:6	保留位
31:24	XABORT 参数(只有位 0 被置位时有效)

序的前向执行。比如,通过简单的锁申请然后以非事务的方式执行制定的代码区域。此外,总是在特定的实现中发生中止的事务可能会在接下来的实现中完全事务的执行。因此,用户必须确保事务性区域代码的路径和备选代码序列在功能上是完备的。

使用 Intel RTM 必须获得相应的硬件支持,在不支持 RTM 的平台上无法完成编译。这是 RTM 有别于 HLE 的地方之一。

4.2.3 TSX 的 Lemming 效应

Lemming 效应是指正在运行中的事务之间陷入一种相互阻扰对让进入事务执行的状态。具体的,任意获得锁的线程会对锁变量进行修改同时强制其他当前正在该锁上执行锁省略过程的线程中止。这些被中止的线程随后会尝试重新尝试事务的执行或者尝试获取锁。当存在多个线程都处于这一过程时,这些线程会陷入一种持续阻挠对方回退到回退路径的状态,使得锁省略过程长时间停滞。

被省略的锁有一个强制的惯例,即要么所有的锁用户都是省略的,要么所有的锁用户都是真实的持有锁。一般的情况下总是这样,除了一些特殊的情况可以避免这种惯例。这种惯例确保对任何实际持有锁的线程执行正确的锁语义。

在HLE中,受锁保护的代码段执行时通过启动一条事务并假装"获取"锁但实际上并没有真正持有该锁。也就是说,锁被读取,如果它的状态被解锁,那么它就被放置在被锁住的事务读集中,而不影响锁的状态,这仍然保持解锁状态。然而,当事务中止时(例如发生冲突),它会执行回滚然后以非推测性的方式获取锁,并将锁写入。被中止的线程获取的全局可见的锁与执行推测运行的HLE事务时推测性加载的锁发生冲突,由于在锁的位置上发生了冲突,所以会导致所有这些锁被中止。此外,当新的线程到达临界区时发现当前锁已经被其他线程持有时,新的线程不会启动它们的事务。在公平锁的情况下,获取锁时的冲突会使得线程

无法并行的执行,这种情况一直会持续到经历一个没有线程试图访问锁的静默期为止。这种引起不必要的串行化从而限制并发度的现象称为 Lemming 效应^[84]。

当中止率升高时, Lemming 效应的影响会越来越严重。如果是在中止率很低的情况下, Lemming 效应的影响可以忽略不计。从本质上说, Lemming 效应使得事务从中止中恢复过来的成本更高,并且引起不必要的序列化执行。

在事务的执行过程中,常常由于冲突而导致事务中止。事务申请获取的锁当前被其他线程占有从而被迫中止,但是占有该锁的线程可能很快执行完成并释放锁。因此,大部分被中止的事务经过一次或者多次重试之后可以成功获取锁,完成提交。Intel 在 TSX 开发者手册中提倡使用 RTM 进行锁省略编程时适当的进行 RTM 重试有助于提升性能。使用 RTM 编写锁省略代码时,如下行为会引起 Lemming 效应的加剧:

- 第一,过快的进行 RTM 重试。当检测到发生中止时立即进行重试。考虑这么一种情况,设定最大重试次数为 5 次 (重试 5 次仍然无法成功提交则方式事务执行转而使用常规方式申请锁执行),假设现在有 t₁ 和 t₂ 两个线程在并行的执行事务代码, t₁ 长时间的持有锁。这时 t₂ 尝试申请锁,但发现当前锁不空闲,于是立即开始重试,重试次数很快达到 5 次,此时 t₁ 仍然没有释放锁,t₂ 回滚,然后使用标准方式申请锁完成执行。如果有更多的线程并行的处于上述状态,它们将陷入 Lemming 效应的魔咒。这些重试达到最大次数进入回滚路径执行的线程排队等待锁执行,长时间无法再一次进入到事务执行。对性能造成损耗。
- 第二,设定的RTM 重试次数过大。一般的,在使用RTM 进行锁省略编程时通常能够提升性能。而且,对于不同的工作负载最大重试次数是弹性变化的。但是,当设定的重试次数过大时,会有加剧运行其他工作负载的 Lemming 效应的风险。同样以t₁ 和 t₂ 为例,假设t₁ 和 t₂ 都尝试事务执行,它们运行临界区,一定的时间后同时造成对方中止。然后,它们进行重试,又一次遇到上述情况,如此循环若干次。摆脱这种纠缠不清的状态的方法是其中一方进去到回退路径申请标准锁执行。但是,如果重试次数过高,它们在进入回退路径之前会浪费较长的时间。
- 第三,不设定回退路径,不停的进行重试。除了冲突可能造成事务中止之外,还有其他原因(比如执行 TSX 不兼容的指令,动态连接库,页脏位以及其他异常等)也会造成中止,TSX 不能保证每次事务执行都能成功。不设置回退路径可能导致程序挂起。
- 第四,没有将锁变量放入读集合内。锁省音依赖于其读集合中的锁变量,用来确保推测行执行和真实的锁持有者之间的完全同步。这要求在事务执行过程中至少读取一次锁变量。如果该锁只使用单一的锁变量,那这个过程将由 HLE 自动完成,但是当锁有多个锁变量的时候,即便是有 HLE 的的情况下,这个过程也可能会出错。
 - 第五,在事务执行完成时使用 xtest 代替锁的状态检测。

4.3 软件优化的硬件锁省略技术

在使用硬件事务内存设计并发哈希表时,为了减轻 Lemming 效应对性能造成的负面影响,Intel 的开发者手册中建议对被中止的事务进行重试^[82]。然而,从上一节中关于触发 Lemming 效应的原因中得知,过快、过度的使用 RTM 重试或者不对 RTM 重试的次数做出限定同样会引起 Lemming 效应。Y. Afek 等人通过实验也表明这种简单的技术方案并没有完全缓解这个问题^[85],尤其是当 Lemming 效应很严重时,比如使用公平锁或者高并发度情况下,单纯的依靠使用 RTM 重试不能有效缓解 Lemming 效应的副作用。为了有效的抑制 Lemming 效应造成的性能下降问题,他们提出了两种软件辅助的优化方案:软件优化的硬件锁删除方法和软件辅助的冲突检测方法。

4.3.1 软件辅助的硬件锁删除方法

软件辅助的锁删除技术,Software-assisted lock removal (SLR),是为了克服 Lemming 效应的影响,引入的第一种方法。这种方法可以视为对 Rajwar 和 Goodman [86] 硬件锁删除技术的软硬件混合实现。Rajwar 和 Goodman 观察到只要事务内存能够为冲突的事务提供前向保证,那么就可以不需要锁执行具有相同临界区的事务(也就是通过启动事务代替申请锁,提交事务代替释放锁)。然而,Haswell 的硬件事务内存使用非常简单的"请求者至上"的冲突解决策略^[87],而这一策略容易引起"活锁"^[88]。


算法 4.1: SLR 的加锁方法

```
1 Function lock()
      retries \leftarrow 0
      // speculative path
3
                             /* 如果发生中止, 跳转到第 6 行重试 */;
      XBEGIN (line 6)
4
      return
5
     // fallback path
6
      retries \leftarrow retries + 1
7
      if retries < MAX RETRIES then
8
         goto Line 3
      else
10
         lock.lock()
                                                        /* 执行标准锁请求 */
11
      end
12
```

SLR 方案使用如下方法避免上述提到的问题,其加锁和解锁过程如算法 4.1 和 4.2 所示。在算法 4.1 中,第 3 行标示事务代码区域的起始位置,如果发

生中止,则跳转到第6行尝试再一次的以事务的方式执行,如果重试的次数超过预先限定的门限值 MAX_RETRIES,则放弃事务执行,转而用普通的方式通过申请锁完成本次执行(第10行)。

算法 4.2: SLR 的解锁方法



SLR 使用 HTM 在不访问锁的情况下事务的执行临界区,直到准备提交。如果当前锁未被其他线程持有,则 SLR 读取锁并提交;否则的话发生事务中止并重试。重试多次之后仍然失败,此时 SLR 会放弃事务的执行转而以非事务的(常规的)方式申请锁完成该次操作。在 SLR 中,获取锁的线程不会自动与运行事务冲突,也不会阻止到达的线程以推测的方式启动事务。因为在 SLR 中,推测的事务可能并发的运行到持有锁的事务中,此时推测事务可能看到不一致的状态(这将确保推测事务提交失败然后中止)。

4.3.2 软件辅助的冲突检测方法

算法 4.3 和 4.4 描述了 SCM 的加锁和解锁的过程。

软件辅助冲突管理技术 (Software-assisted Conflict Management, SCM)。SLR 方法虽然能够很好的抑制 Lemming 效应,但是以损失不透明度为代价。SCM 是另一种抑制 Lemming 效应的软件辅助方法。SCM 是一种简单的冲突管理技术,它允许不冲突的线程继续运行其推测性的基于 HLE 的事务,而不受产生冲突的线程的影响。为此,在锁的实现中添加一个串行化的路径,其中一个被中止的线程必须获得一个独立的辅助锁(不使用锁省略)以便重新加入与其他线程的推测执行。使用这种方法,发生冲突的线程之间被串行化,而不影响其他线程的并行执行。如果线程在多次冲突中失败,那么它必须放弃推测执行转而申请原始锁。

SCM 方法使用了两种锁,一种为主锁 (main lock),一种为辅助锁 (aux lock)。

算法 4.3: SCM 的加锁方法

```
1 Function lock()
     retries \leftarrow 0;
      /* primary path
                                                                           */
3
     XBEGIN (line 6)
                                  /* 如果发生中止, 跳转到第 6 行重试 */
4
      条件成熟时调用 HLE 或者 SLR 的 lock() 方法;
5
     return
                                                                           */
      /* serializing path
7
     if aux lock owner is FALSE then
8
         retries \leftarrow retries + 1;
9
     else
10
         aux lock.lock()
                                                        /* 辅助锁申请锁 */
11
         aux~lock~owner \leftarrow TURE
12
     end
13
     if retries < MAX RETRIES then
14
         goto Line 3
15
     else
16
         main lock.lock()
17
     end
18
```

主锁使用的是 HLE/SLR 机制中的一种,而辅助锁是一种标准的传统锁。只有在以标准的非事务执行方式执行代码区域时才会申请使用辅助锁(算法 4.3 第 9、10 行)。辅助锁会将所有陷入冲突的线程召集到一起,然后将它们串行化的执行。当某一事务被中止时,被中止的线程以非事务性的方式申请辅助锁,随后重新加入到对原始临界区的推测执行队列中。这种为了重新加入到推测执行队列而申请辅助锁的过程称为串行化的路径 (serializing path)。线程在进入串行化路径之前会对事务进行重试。

SCM 和 SLR 也可以结合起来进一步减少当 SLR 线程放弃并以非事务的方式申请锁时引起的任何前向问题。

上述的两种软件辅助方法已经使用标准的 pthread 锁接口封装到动态库中。可以直接在程序中使用上述方法而无需对代码进行调整,也无需重新编译。

算法 4.4: SCM 的解锁方法

```
      Function unlock()

      2
      if XTEST() then

      3
      周用 HLE 或者 SLR 的 unlock() 方法 XEND

      4
      else

      5
      main_lock.unlock()

      6
      end

      7
      if aux_lock_owner = TRUE then

      8
      aux_lock.unlock()

      9
      aux_lock_owner ← FALSE

      10
      end
```

4.4 基于 HTM 的并发哈希表的设计

4.4.1 问题引入

哈希表用于在线性时间内对键和键值对之间建立映射关系。插入和查询是哈希表的两种核心操作,当然哈希表的扩张和删除操作也很重要,但是这里为了简要的引出我所要解决的问题,暂时不考虑哈希表的扩张和删除操作。

考虑这么一种场景,有一个简单的如图 4.1所示哈希表,它串行的执行五次操作,分别是插入、插入、插入、查询、插入。现在变更需求,希望将这个哈希表设计成并发的,会有怎样的问题呢?

设计高并发的哈希表并不是一件简单的事,目前有很多方法,比如基于锁的方法,使用原子指令实现的无锁化编程等,用于构建高并发度的并发哈希表。但是这些方法无疑都会涉及到更加复杂的数据结构的设计,同时也增加了程序的复杂性。

使用粗粒度锁方法(全局锁,只用一把锁)实现并发是最简单的方法。具体的方法是将整个哈希表作为临界区,只用一个锁对临界区进行保护。在这个方法中,每一次对哈希表的操作都是先申请锁,然后执行相应操作,再释放锁。当前锁被其他线程持有时,其他线程无法获得锁,因此也不允许对哈希表进行其他操作。显然,这种方法的缺陷是致命的,它的效率非常低。

现在尝试细粒度的锁方法。具体的方法是将哈希表分成更小的区间,每个区间用一个锁保护。也就是缩短了临界区的长度。使用这种方法的好处是,可以允许多个线程在不存在数据竞争的前提下并发的对哈希表进行操作。相比于之前采用的整个哈希表用一把锁的情形,显然细粒度锁方法的效率要更高。但是细粒度锁方法同样也存在缺陷,它引入了不必要的延迟,并且使得数据结构的设计更加




图 4.1 串行执行五个操作的哈希表

复杂,且难以保证正确性。

粗粒度锁方法易用,便于理解,易于调试,唯一的缺陷是在多线程环境下对性能造成阻碍。在多处理器上这个缺陷是致命的,不可调和的。细粒度锁方法能够较好的发挥多核处理器的性能,但是细粒度锁方法的实现方式复杂,且正确性难以得到保障。那是否有一种方法既具备粗粒度锁方法易用,便于理解,易于调试的特点,又具备细粒度锁方法的性能呢?有! Intel TSX 很完美的具备了两种方法的长处,对于并发数据结构的设计具有重要意义。

图 4.1 中的五个操作,只有两个插入操作存在冲突。其他的三个操作都是互不干扰的。因此,在全局锁的上使用 HLE 可以完全的将锁省略掉。换句话说,使用这种方法获得的性能与执行没有加锁和解锁过程的代码获得的性能非常接近。造成性能相近的关键原因是这些操作受到 Intel TSX 的保护,该硬件取代了锁的功能,悄无声息的完成了对临界区的保护。

至于被映射到同一地址的两个操作由于存在冲突,所以需要交错执行。但是,在多线程环境中,两个操作有可能被两个线程同时执行。Intel TSX 将确认在这种情况下确实需要加锁以保证代码的正确执行,同时也会因为加锁操作而引入额外

的开销。实际上,出现这种情形时,相互冲突的任务将执行到事务代码里面,一直到处理器检测到了这个冲突。这时,双方都会中止事务代码的执行。最常用的解决这个问题的方法是让每个任务继续以非事务的方式(常规的获取锁,释放锁的方式)执行。这就意味着,总有一个任务先获得锁而进入临界区完成操作,而另一个任务则延迟直到先进入临界区的任务执行完毕。

4.4.2 缓存行哈希原型描述

经过第3中对现有并发哈希表的深入评估与分析之后,发现缓存行哈希在多个平台上无论是线程扩展性、性能或者延迟这些方面都具有突出的表现。因此,在设计基于硬件事务内存的并发哈希表时,参考了缓存行哈希表的数据结构的设计思路。

在前一章的内容中详细介绍了缓存行哈希表 (第3.2.1节) 的设计思想、原理以及同步方法。这里再就与本章内容密切相关的内容做一个简单的回顾。缓存哈希的哈希桶被设计成具有与主流计算机缓存行相同的大小 (64 字节)。每一个哈希桶中包含了一个 8 字节的同步控制字段,用于存放锁 (用于实现基于锁的版本) 或原子快照 (用于实现无锁版本的同步控制)。基于锁的缓存行哈希表采用细粒度锁 (每个哈希桶都有一个锁字段) 完成对读者和写者的同步控制。查询操作遍历键/值对,如果匹配,则返回值。算法 4.5 描述了基于锁的缓存行哈希表的插入操作的过程。更新操作首先需要执行进行一次查询以确定该操作可以继续执行 (如果插入元素时发现桶内已存在相同元素或者删除元素时发现桶内没有该元素则不进行下面的操作),如果可以继续执行,则持有该桶的锁,直到完成相应的更新操作,完成后释放锁。如果当前映射到的哈希桶内已经没有足够的空间插入新的元素,则会选择使用指针字段链入一个新的哈希桶,或者触发哈希表扩张操作 (resize)。

由于缓存行哈希表在设计时遵循最小化缓存行切换的原则,并通过细粒度锁方式使得临界区的长度固定为一个缓存行大小。这就使得它具有一个天然的优势,所有的操作至多只需要一次缓存行切换就能完成。这样可以避免单次操作过多的缓存未命中次数对系统性能的消耗。所以在对其进行评估与分析时,它具有优于其他并发哈希方法的性能。通过评估的结果还发现缓存行哈希表对 NUMA 架构的多核系统有好,能够很好的克服访问远程结点开销过高的问题。

但是,缓存行哈希表同样存在一些不足之处:

第一, 较之 Cuckoo、Hopscotch 等哈希表, 缓存行哈希表需要消耗更多的内存。这主要体现在两个方面:

- 基于链表的实现方法占用更多的内存空间。使用链表组织哈希桶的结构可以保证查询速度以及哈希表的空间利用率,但是每个桶都需要有8字节用于存放指针;
- 以缓存行大小为粒度的锁实现消耗更多内存。临界区的长度等于一个缓存

算法 4.5: CLHT-lb 的插入方法

```
1 Function Insert(hashtable,key,val)
        初始化;
 2
        lock \leftarrow \&bucket \rightarrow lock;
 3
        empty \leftarrow NULL;
 4
        empty v \leftarrow NULL;
 5
        LOCK_ACQ(lock);
        while True do
 7
            for j = 0 to ENTRIES PER BUCKET - 1 do
 8
                 if \&bucket \rightarrow key[j] == key then
                     LOCK RLS(lock);
10
                     return false;
11
                 end
                 else if empty == NULL and bucket.key[j] == 0 then
13
                     empty \leftarrow \&bucket \rightarrow key[j];
14
                     empty\_v \leftarrow \&bucket \rightarrow val[j];
15
                 end
16
            end
17
            if bucket \rightarrow next == NULL then
18
                 if empty == NULL then
19
                     bucket \rightarrow next \leftarrow clht \ bucket \ create();
20
                     bucket \rightarrow next \rightarrow key[0] \leftarrow key;
21
                     bucket \rightarrow next \rightarrow val[0] \leftarrow val;
22
                 else
23
                     empty\_v \leftarrow val;
24
                     empty \leftarrow key;
25
                 end
26
                 LOCK RLS(lock);
27
                 return true;
28
            end
29
            bucket \leftarrow bucket \rightarrow next;
30
        end
31
```

行的大小,每个哈希桶都包含8字节的信息用于并发控制(锁版本该位置存放锁,无锁版本该位置存放的是原子快照)。

第二,细粒度锁方法虽然能够保证线程扩展性以及稳定的性能,但其实现复杂度过高并且正确性得不到保证。

硬件事务内存为多线程应用的同步提供硬件指令支持,使用硬件事务内存既可以实现无锁化编程,又能用于实现锁。它以粗粒度的锁实现达到或者接近使用细粒度锁方法所获得的性能。本文以基于锁的缓存行哈希表为基础,使用 Intel RTM 实现基于硬件事务内存的并发哈希表。并运用 SLR 和 SCM 两种技术用于优化 RTM 实现的锁以获取更高的性能。

4.4.3 基于软件优化方法的加锁和解锁描述

(1) 加锁过程

完善对于加锁过程的描述

(2) 解锁过程

完善对于加锁过程的描述

4.4.4 基于 RTM 的并发哈希表实现

(1) 基于全局锁的并发哈希表的 HTM 实现

//todo

(2) 基于细粒度锁的并发哈希表的 RTM 实现

//todo

将原来对每个哈希桶加锁替换成对整个哈希表共用一个全局锁。具体的过程是,在CLHT-lb的哈希表结构体中加入属性为 *locklib_mutex_t*的锁字段。然后用基于 HTM 的锁方法替换掉 CLHT-lb的锁。这个全局锁是通过结合 SLR 和 SCM 两种方法实现的,具体见算法 4.6 和 4.7。

4.5 性能评价

4.5.1 测试平台和参数设置

进行实验测试的平台为Linux工作站。该工作站配备有两个Intel Xeon Broadwell EP/EN/EX处理器,总共有32个物理核(64个逻辑核),内存总容量为64GiB。CPU的时钟频率为2.1 GHz,三级缓存的容量分别为64 KiB,256 KiB以及40 MiB。该工作站搭载 Ubuntu 16.04 LTS 操作系统。

算法 4.6: 结合 SLR 和 SCM 的锁方法

```
1 Function lock mutex lock(*mutex)
       *lock \leftarrow *mutex;
2
       reason \leftarrow 0;
3
       speculative_path:
4
       XBEGIN(fallback path, reason);
5
       return 0;
6
       fallback path:
       retries \leftarrow retries + 1;
8
       if retries < MAX RETRIES then
           goto speculative_path;
10
       end
11
       *prev \leftarrow NULL;
12
       if thread\ handle == lock \rightarrow aux\ lock\ owner then
13
           lock \rightarrow aux \ retries + +
14
       else
15
           /* 以标准方式申请辅助锁
                                                                                           */
           my \ aux \ node.locked \leftarrow true;
16
           prev \leftarrow sync \ lock \ test \ and \ set(\&lock \rightarrow aux \ lock, \&my \ aux \ node);
17
           if prev! = NULL then
18
               prev \rightarrow next \leftarrow \&my \ aux \ node;
19
               while my aux node.locked do
20
                   cpu relax();
21
               end
22
               lock \rightarrow aux \ lock \ owner \leftarrow thread \ handle;
23
               lock \rightarrow aux \ retries \leftarrow 1;
24
           end
25
           if reason&TXN MAY SUCCEED is true then
               if lock \rightarrow aux \ retries`MAX \ RETRIES then
27
                   goto speculative path;
28
               end
29
           end
30
           /* 以标准方式申请锁,这个过程与申请辅助锁一样,省略描述
                                                                                           */
31
       end
32
       return 0;
33
```

算法 4.7: 结合 SLR 和 SCM 的解锁方法

```
1 Function lock mutex unlock(*mutex)
      *lock \leftarrow *mutex;
2
      if XTEST() is true then
3
          if lock \rightarrow lock != 0 then
              XABORT(1);
          end
          XEND();
          if thread\ handle == lock \rightarrow aux\ lock\ owner then
8
              lock \rightarrow aux \ lock \ owner \leftarrow INVALID \ THREAD \ HANDLER;
              lock \rightarrow aux \ retries \leftarrow 0;
10
              if my aux node.next == NULL then
11
                 if sync bool compare and swap(&val,&val,NULL) is true then
12
                     return 0;
13
                 end
14
                 while my aux node.next == NULL do
15
                     cpu_relax();
16
                 end
17
              end
18
              my \ aux \ node.next \leftarrow NULL;
19
              last \rightarrow locked \leftarrow false;
20
          end
21
      else
22
          /* 使用标准的方式进行解锁
                                                                                     */
          if my \ node.next == NULL then
23
              if sync bool compare and swap(&val,&val,NULL) is true then
24
                 goto unlock aux lock;
25
              end
26
              /* 接下来重复第 15 至 17 行 while 循环
                                                                                     */
          end
27
          my\_aux\_node.next \leftarrow NULL;
28
          last \rightarrow locked \leftarrow false;
29
          unlock aux lock: /* 这里重复第 9 至 20 的过程 */;
30
      end
31
      retries \leftarrow 0;
32
      return 0;
33
```

本次实验的源文件使用 GCC-4.8.0 进行编译生成可执行文件。下文中如非特别说明,所有的可执行文件的编译都是使用默认的线程绑定方案(见 3.3.6),即由操作系统完成线程与核之间的映射。为了简便起见,实验中所用的键/值对的大小均为 64 位,所有的查找、插入以及删除请求都是按照预先设定的分布方式通过伪随机数方法生成。在每一次测试中,创建的线程数量用参数 n 表示,所有被创建的 n 个线程都执行相同的工作负载,该工作负载中包含的更新操作请求的比重用 u% 表示,则查询操作所占的比重为 100-u%(实验中的默认更新比重为 10%)。更新操作的一半为插入操作,剩下的一半为删除操作。实验中用到的其它参数如下:d 表示一次测试运行的时间,单位为毫秒。i 表示预先填充至哈希表中的元素的个数,r 表示键的范围,r 的范围为 0 到 2i。

4.5.2 基于 HTM 的粗粒度锁实现与细粒度锁 CLHT-lb 的比较

本次实验中,设定了大小为1000和1百万两个不同的初始化值,设定为 1000的目的是使工作集的大小恰好可以被每个核的私有缓存所容纳,而设定为1 百万的目的是使得所运行得工作集得规模超过最后一级缓存的大小,之所以由这 样的设定跟另外一项工作中的实验结果有关[]。每个工作集中更新操作所占比重 为10%,每次测试运行时间为5000毫秒。实验的最终结果取五次运行结果的平均 值,最终得到的性能曲线如图 4.2 所示。fine-grained 代表基于传统的细粒度锁实 现的 CLHT-lb 版本; slr-scm-mcs 代表使用 SLR 和 SCM 方法优化的基于 HTM 的 CLHT 实现。在初始化元素个数设定为1百万时,两个版本都展现良好的线程扩 展性,吞吐量随着参与运算的核的数量的增加而增加,其中 slr-scm-mcs 性能要略 好于 fine-grained。具体而言,使用细粒度锁方法的 CLHT 的性能只有基于 HTM 的 CLHT的 81%。然而, 当初始化元素的规模小于私有缓存的容量时, fine-grained 的性能要比使用 slr-scm-mcs 的性能要好。出现这种现象的原因在于:在这个级别 的数据集下,使用基于 HTM 的全局锁会遭遇更加严重的数据冲突,而数据冲突 加剧会引起更加频繁的事务中止。事务一旦中止,就必须跳到回退地址处继续执 行。而从实现的复杂度的角度来分析,基于 HTM 的全局锁的实现方式要比传统 的细粒度锁方式要更加简单。在构建并发数据结构时,它只需要使用一个全局锁 对临界区进行保护,并且完美的摆脱了使用全局锁会抑制多线程性能的问题。另 外,使用细粒度锁方法需要的内存空间要多于使用 HTM。考虑下面的实例。 CLHT 以一个缓存行作为一个哈希桶,它将缓存行分成8个字,一个字用于进行 同步控制,6个字用于存放键/值对,另一个字用于指向其它哈希桶。如果需要创 建 1024 X 1024 个哈希桶,需要额外的分配 8 MB 的内存用于存储同步变量。

分析:根据实验结果,总结了两点认识。第一,在处理大规模工作集时,使用 HTM 构建并发哈希表的好处体现在两个方面:一是获得的性能和扩展性具有一定的竞争力;二是它能降低内存开销并达到简化并行编程的目的。第二,当工




图 4.2 传统细粒度锁方法和基于 RTM 的粗粒度锁方法之间的性能比较

作集的大小小于片上缓存的容量时,此时由于更加激烈的数据冲突引发频繁的事务中止影响了基于 HTM 的全局锁性能。

4.5.3 不同的全局锁方案之间的比较

进一步的评估使用不同的锁实现方式作为全局锁之间的性能差异。为此实现了6种锁方法,它们分别是: (1)标准的 MCS 锁,没有使用任何优化的 MCS 锁方法; (2)用 SLR 优化的基于 HTM 的 MCS 锁 (slr-mcs); (3)基于 HTM 的事务重试方法 (HTM-retry);不使用 SLR 和 SCM 进行优化,仅参照 Intel 技术手册上推荐的方法对发生中止的事务进行重试,重试的次数设定为 10。(4)使用 SCM 优化的基于 HTM 的 ttas 锁; (5)采用 SLR 和 SCM 两种软件辅助方法共同优化的MCS 锁 (slr-scm-mcs); (6)基于乐观的 SCM 方案的 ttas 锁,线程在经过 10 次重试事务执行后仍无法成功提交时,线程会以事务性的方式获取锁,完成本次操作。

图 4.3 展示了运行初始化大小为 1000 和 1 百万两个级别的工作集的性能曲线。正如预期那样,使用传统的未经优化的 MCS 锁方法不论是线程扩展性还是




图 4.3 使用不同全局锁方法之间的性能比较

性能都是集中方案种最差的。从图 4.3(a)和(b)观察发现,当运行较小的工作集(初始化元素个数为 1000)时,slr-mcs,slr-scm-mcs 和 HTM-retries 在 n 为 24 时达到吞吐量峰值,之后吞吐量随着 n 的增加而减少。而其它两种方法,scm-ttas-mcs 和 scm-ttas-opt 对应的性能只略微的比使用传统的 MCS 锁好一些。在处理小规模数据时 CLHT 遭遇性能下降,原因是这种情况下触发数据竞争的概率是成倍增加的。当数据集的大小超过最后一级缓存的容量时,slr-mcs,slr-scm-mcs以及 HTM-retry 三种方法都展现了近线性的线程扩展性。

在进行实验分析时还发现基于 HTM 实现的全局锁方法的 CLHT 的性能与线程绑定方式(三种线程绑定方式见 3.3.6)的影响。这里采用紧凑型线程绑定方式。图 4.4 中描述了本次实验的结果。通过与图 4.3 的比较,有两个方面的发现:




图 4.4 紧凑型线程绑定方案运行结果

其一, slr-scm-mcs, slr-mcs 和 HTM-retry 三种方案的受线程绑定方式的影响较小,并且比其它几种方案的性能更加稳定。其二, scm-ttas-mcs 和 scm-ttas-opt 在单个 socket 内表现出较好的扩展性, 然而当线程数量超过单个 socket 能够提供的最大 线程数量时,它们的性能下降严重。这种现象是由于它们在 NUMA 架构下,跨插 槽通信的能力较弱引起的。

在 4.5.5 中,将通过测算总的事务量、事务中止率以及发起锁请求的次数三个指标具体分析引起不同线程绑定方式之间性能差异的原因。

分析:从这一部分的实验中,得到的结论分为三个方面:一是,MCS和HTM-retry同样是使用全局锁,后者是基于HTM的方法,未使用任何软件优化方案,两者之间的性能差异巨大,验证了硬件事务内存有助于激发多核处理器性能的说法;二是,使用基于HTM实现的锁方法,能够在性能上有多大的提升取决于所使用的软件辅助优化技术;第三,slr-scm-mcs和HTM-retry两种方案在扩展性上较其它方法更具有竞争力。

4.5.4 基于 HTM 的细粒度锁实现与传统细粒度方法的比较

使用基于HTM 的全局锁构建并发哈希表有利于性能的提升。还有一个令人 关心的问题,如果使用基于HTM 实现的锁用于构建并发哈希表会对性能提升有 帮助吗?下面将通过实验来回答这个问题。

参照实现基于 HTM 的粗粒度 CLHT 的实现方法实现了基于 HTM 的细粒度锁方法,并将其与原作者实现的细粒度版本在相同的测试平台上处理同样的工作集。运行结果如图 4.5 所示。通过比较得知,n < 48 时,两个版本间的性能差异并




图 4.5 使用/不使用 HTM 的细粒度锁方法之间的性能比较

不明显。产生这种现象的原因在于使用传统的细粒度的锁方法能够有效的避免在同一时刻多个线程同时访问相同内存地址。因此,在这种情形下使用 HTM 对其进行优化以期获得更高性能的做法意义不大。图 4.5 (a) 中,n>48 时,使用 HTM 的 CLHT 的性能要略好于纯粹的细粒度锁方法。原因是随着参与运算的线程数量的增加导致线程间的竞争更加激励,而 HTM 在数据冲突不是特别激烈的情况下是有利于提升并行化的。

分析: 经过试验比较,得到的结论是: 在传统的细粒度锁方法能够提供良好的线程扩展性和性能的前提之下,使用 HTM 进行优化既达不到简化并发控制的目的,又对整体性能的提升没有助益。

4.5.5 影响 HTM 性能的因素分析

图 4.3 展现了 CLHT 使用五个不同的基于 HTM 的同步方案的性能曲线,为了探究造成它们性能上的差异的原因,借助 Intel 的性能计数监视器(PMU)收集了一些微观的运行时指标。这部分内容只挑选最能说明观察到的实验现象的指标予以说明。表 4.2 表中数据样本来自线程数为 32,执行初始化大小分别为 1 百万/1000,更新比重为 10% 的工作集。表中第二列(c_2)数据表示运行中请求锁的次数,第三列 (c_3) 为发起的总的事务量,第 4 列(c_4)表示被中止的事务的数量,最后一列为中止率,通过 c_4/c_3 计算得到。事务中止率 r 由中止的事务量除以执行

期间发起的总的事务量计算得到,总的事务量为中止的事务量与提交的事务量之和。从表 4.2 的数据中,观察发现不同的 HTM 方案对应的中止的事务量差别不大,表明中止的事务量并不是最主要的性能瓶颈,而执行中申请锁的次数以及发起的总的事务量直接对整体的性能造成影响。申请锁的次数和提交的事务量越多,对应的吞吐量越高。比如,slr-mcs,scm-ttas-mcs 和 HTM-retry 对应的申请锁的次数和提交的事务量明显高于其它两种方案,正好对应图 4.3 ,这三种方法的性能曲线比另外两种更加理想。

申请锁的次数(百万) 总的事务量(百万) 中止的事务量 中止率(%) HTM-retry 170/160 290/360 53/67 18.3/18.5 160/60 290/360 18.6/18.6 slr-mcs 52/67 160/160 300/350 52/66 17.8/19.0 slr-scm-mcs scm-ttas-mcs 48/12 110/130 51/62 48.6/48.4 scm-ttas-opt 110/48 220/180 53/65 23.0/35.4

表 4.2 Intel PMU 收集的不同的 HTM 方法的运行时数据

此外,通过观察发现吞吐量随着中止率的升高而下降。通过运行不同的参数组合来探究中止率、创建的线程的数量、更新比重以及哈希表初始化元素个数几者之间的关系。表 4.3 用以说明线程数与中止率之间的关系。表 4.3 的第二列和第三列分别表示发起的事务总量和被中止的事务量。不论是发起的事务总量还是被中止的事务量都随着线程数量的增加而增加,然而被中止的事务量的增长速率远低于发起的事务量的增长速率。换言之,随着越来越多的线程被创建用来参与运算,被提交的事务量的增长远远大于被中止的事务量的增长。这个趋势与图 4.5 中的线程的线程扩展性曲线相符合。

表 4.3 slr-scm-mcs 方案的中止率随线程变化情况

n	总的事务量(百万)	中止的事务量	中止率(%)
2	156/156	70/66	43.6/42.3
8	228/239	72/59	31.6/21.5
16	303/298	73/64	24.1/19.5
32	382/349	80/67	20.9/19.2
40	399/299	77/74	19.3/24.8
48	495/310	87/78	17.6/25.2
64	522/316	90/89	17.2/26.0

表 4.4 中的数据用以说明中止率随工作集中更新比重的变化情况。线程数为 32,表的第 2 到第 4 列表示的内容与表 4.2 相同,每一列表中记录了两组数据,分别代表初始化值为 1 百万和 1000 时的测试结果。这一次,运行的测试集中更新比重分别为 0,10 和 80。实验获得的结果是,运行不包含更新操作的工作集,对应的中止率也最低。这是因为在纯读的场景下,没有写入内存的请求,这样发生数据冲突的概率很小,从而引起的事务中止也相对较少。随着更新比重的增加,中止率会上升,随之而来的是性能的下降。

n	总的事务量(百万)	中止的事务量	中止率(%)
0	346/554	73/60	21.1/10.8
10	320/352	70/66	21.9/18.8
80	282/273	74/70	26.4/25.6

表 4.4 slr-scm-mcs 方案的中止率随更新比重变化情况

4.6 本章小结

本章首先对事务内存、Intel TSX 提供的两种接口——HLE 和 RTM——进行了介绍。提出了针对 Intel TSX 的两种软件优化方法: SLR 和 SCM。

然后,从对哈希表串行执行五次操作的实例入手,由浅入深的探讨了当前主流的三种同步锁模型:粗粒度锁,细粒度锁和硬件事务内存,在构建并发哈希表上的优势和劣势。粗粒度锁方法实现简单,易于理解,且容易保障正确性,但是使用这种方法获得的性能很不理想。细粒度锁方法能够发挥出多核系统的性能优势,并且有很好的线程扩展性,但是细粒度锁增加了设计并发哈希表的难度,并且需要花费大量精力在保证正确性上。事务内存继承前两者的优势于一身,实现简单,易于验证正确性,又能够获得接近甚至超越细粒度锁方案的性能,是理想的并发编程范式。

接着,以基于细粒度锁的缓存行哈希为蓝本,使用 SLR 和 SCM 实现了基于硬件事务内存的并发哈希表,并就二者的性能进行了比较,证明了基于 HTM 的并发哈希表能够保证良好的线程扩展性和性能,并且在工作集较大的场景下,性能比细粒度锁实现更优。

实现了6种不同的粗粒度并发哈希,用于进一步的探究使用哪一种方法对基于 HTM 的并发哈希表的优化粒度更大。并通过实验表明,在细粒度锁方案已经能够保证良好的性能和线程扩展性的前提下,使用 HTM 优化细粒度锁方案对于性能的提升没有意义。

最后,影响硬件事务内存性能发挥的因素进行了分析。通过测算测试过程中

发起的事务总量、被中止的事务量以及中止率对实验评估中的一些现象进行解释说明。

对基于硬件事务内存的并发哈希表的评估结果表明,本章提出的方法达到了 预期目标。对于并发哈希表的设计具有重要的意义。

第5章 支持动态更新的并发 Cuckoo 过滤器设计


查找或判断一个元素是否存在于一个指定集合中,这是计算机科学中一个基本问题。通常会采用线性表(数组或链表)、树(二叉树、堆、红黑树、B+/B-/B*树)等数据结构存储所有元素,对数据进行排序和查找。这里的查找时间复杂性通常都是 O(N)或 O(log(N))。如果集合元素非常庞大,不仅降低了查找的效率,同时对内存空间的需求也非常大。

在网络安全领域有一个简单的应用场景:判断 URL 是否链接到存在安全隐患的网站。用户在浏览器内输入 URL,浏览器需要判断该 URL 是否是恶意的,它将该 URL 与本地缓存的 URL 进行匹配,如果匹配失败,则说明该 URL 是安全的链接可以正常访问;否则,说明该 URL 可能存在安全隐患。此时,提交请求给远程客户端进行验证,并警告用户该 URL 存在风险。在这个应用场景中,如果缓存的 URL 数量很少,那么使用上述的数据结构都可以达到较高的查找效率,同时对内存空间的要求也不高。假设现在需要缓存的 URL 的数量为 10 亿条 (这在当前是很常见的一个数量级),每条 URL 的大小为 8 个字节,那么存储所有的URL 大约需要 8 GB 的内存。使用哈希表是一种可能的解决方案.哈希表的查询时间复杂度为 O(1),可以节省查找的时间,但是没有降低对内存的需求。


事实上,除非有特别的需求,否者判断元素是否在一个指定集合内,并不需要把所有元素的原始信息都保存下来,而只需要保存该元素的"存在状态",存储存在状态只需要几个 bit。使用哈希函数可以将元素映射成位数组中的一个点,采用 k 个哈希函数将元素映射成 k 个点。这样,经过映射之后,查找元素是否存在时只需看看特定的几个位点的值就能判断某个元素是否存在于集合当中,如果 k 个位置都为 1,则说明该元素可能存在,如果有 1 个位置上为 0,则可以肯定该元素不存在。这样不仅可大大缩减内存空间,查找速度非常这就是布隆过滤器 (Bloom Filter) 的基本思想。它的名字源自其发明者 Burton.H Bloom [63]。布隆过滤器最初应用于拼写检查和数据库系统。但是,随着互联网的爆炸式发展,海量数据中快速检索目标数据的需求使得布隆过滤器的应用焕发新生,涌现出新的应用和变种[21,24,28,29]。

5.1 布隆过滤器


5.1.1 基本原理



(a) 初始化的m=12的布鲁姆过滤器



(b) 存储集合内的元素



(c) 查询集合内的元素

图 5.1 布隆过滤器

在;而如果判断存在,则不一定存在,下文将对这种不一定存在的原因进行说明。 这种不能确定元素一定存在的问题是由哈希函数可能发生碰撞的特性所决定的。 这个错误率可调整位数组大小或者哈希函数个数进行控制。由此可见,布隆过滤 器的高效是以一定的误报为代价的,它通过容忍一定的错误发生的概率换取存储 空间的极大节省。布隆过滤器不适合那些"零错误"的应用场合。

标准的布隆过滤器不支持删除操作。原因很简单,考虑在图 5.1(b) 中删除元素 x_2 ,意味着将位数组内的第 5、7、11 位置 0,此时如果查询 x_1 会发现也不存在,因为它对应的第 5 位上的值在删除 x_2 时被置 0 了。

标准布隆过滤器的实现中有几个重要参数:误判率 ϵ 、负载因子 α 、哈希函数的个数 k、位数组大小 m 和集合中元素的个数 n。下面将对这些参数进行推导,以确定实现标准布隆过滤器的参数选取原则。

5.1.2 误判率估计

在进行正式的误判率估计前先明确几个定义和重要的参数:

- 定义 5.1 假阳性 (false positives) 也叫误判是指当前元素不在集合内,但由于哈希冲突的缘故存在其它元素被映射到部分相同 bit 位上,从而有一定的概率导致在判定该元素时认定其对应的所有位置都为 1,从而判定其在集合内,造成一次误判。这个概率本文称为误判率,误判率用 ϵ 表示。
- 定义 5.2 假阴性 (false negatives),也叫漏报,是指在位数组内删除某个元素,导致该元素对应的比特位置 0,造成本来存在的元素会被漏报成不存在。
- 定义 5.3 负载因子是指集合中的元素的个数 n,布隆过滤器位数组的位数 m 之间的比值,它用 α 表示,其中 $\alpha = n/m$ 。当 α 为 0 时,表示布隆过滤器为空, α 为 1 表示布隆过滤器满载。

下面进行误判率 ϵ 的推算. 首先假设布隆过滤器中使用的 k 个哈希函数的计算结果都是均匀分布的,即每个元素都等概率地被哈希到 m 个 bit 位上的任何一个,与其他元素被哈希到的位置无关。则对某一特定 bit 位在一个元素由特定哈希函数插入时没有被置位为 1 的概率 p_1 为:

$$p_1 = 1 - 1/m (5.1)$$

则 k 个哈希函数中都没有一个对其置位的概率 p2:

$$p_2 = p_1^k \tag{5.2}$$

如果插入 $\mathbf{n}(n \leq m)$ 个元素, 但都未对其置位的概率 \mathbf{p}_3 :

$$p_3 = p_2{}^n = p_1{}^{kn} (5.3)$$

则此位被置位的概率 p4 为:

$$p_4 = 1 - (1 - 1/m)^{kn} (5.4)$$

现在考虑判定阶段,若对应某个判定元素的 k 个位全部置位为 1, 则可判定其在集合中。因此将某元素误判的概率为:

$$\epsilon = \left(1 - (1 - 1/m)^{kn}\right)^k \tag{5.5}$$

由 $(1+x)^{1/x} \approx e$ 可知,但 m 很大时,满足 $-1/m \to 0$,可将公式5.4转化为:

$$\epsilon = \left(1 - (1 - 1/m)^{-m\frac{-kn}{m}}\right)^k \approx \left(1 - e^{-\frac{nk}{m}}\right)^k \tag{5.6}$$

由公式5.6可以初步断定 ϵ 与元素的个数 n 和位数组的长度 m 决定,增大 n 或者减小 m 都会导致 ϵ 的升高。这种计算方法不严格,因为前面假设哈希函数和散列后值的分布是相互独立的。但是,这个假设随着 m 和 n 的增大误判率更接近真实的误判率。Mitzenmacher 证明无假设情况下的误判率的期望值相同^[89]。

5.1.3 最优哈希函数个数

哈希函数的选择对于布隆过滤器的性能以及空间利用率都有至关重要的作用。对于选取什么样的哈希函数已经在前文中有过介绍,这里不再缀述。而对于哈希函数的个数,直观的认为越多越好。实际上,哈希函数越多,用于表达集合中每一个元素所需要的位数就越多,这与布隆过滤器用较低的误判率换取空间的高效利用的初衷相悖。那么哈希函数的个数应该满足什么条件才能有最佳性能呢?

下面推导对给定的 α , **k** 满足什么条件可以使 ϵ 最小化。 令:

$$f(k) = \left(1 - e^{-nk/m}\right)^k \tag{5.7}$$

取 $b = e^{n/m}$,得:

$$f(k) = (1 - b^{-k})^k (5.8)$$

两边取对数得:

$$lnf(k) = kln(1 - b^{-k})$$
(5.9)

函数两边对 k 求导得:

$$1/f(k) \cdot f'(k) = \ln(1 - b^{-k}) + k \frac{b^{-k} \cdot \ln b}{1 - b^{-k}}$$
(5.10)

对式 5.10右边求最值。

令:

$$\frac{1}{f(k)} \cdot f'(k) = \ln(1 - b^{-k}) + k \cdot \frac{b^{-k} \cdot \ln b}{1 - b^{-k}} = 0$$

$$\Rightarrow (1 - b^{-k}) \ln(1 - b^{-k}) = -k \cdot b^{-k} \cdot \ln b$$

$$\Rightarrow 1 - b^{-k} = b^{-k}$$

$$\Rightarrow e^{-\frac{kn}{m}} = \frac{1}{2}$$

$$\Rightarrow k = \ln 2 \cdot m/n \approx 0.7m/n$$
(5.11)

因此,对于固定的 α ,当k=0.7m/n时具有最低的误判率,此时 ϵ 等于:

$$(1 - 1/2)^k = 2^{-\ln 2 \cdot \frac{m}{n}} \approx 0.62m/n \tag{5.12}$$

5.1.4 最优位数组长度

下面进行给定一定的误判率上限,布隆过滤器至少需要多少位才能表示全集中任意的 \mathbf{x} 个元素的集合。假设全集中元素的个数为 \mathbf{n} ,最大误判率为epsilon。以此为前提展开对位数组大小的推导。

假设 S_n 为全集中任取 n 个元素的集合,B 是表示 S_n 的位数组。那么对于集合 S_n 中任意一个元素 x,在 B 中查询 x 都能得到肯定的结果,即 B 能够接受 x。显然,由于布隆过滤器引入允许误判,B 能够接受的不仅仅是 S_n 中的元素,它还允许最多 $\epsilon \cdot (u-n)$ 个误报。因此,对于一个确定的位数组来说,它能够接受总共 $n+\epsilon \cdot (u-n)$ 个元素。在 $n+\epsilon \cdot (u-n)$ 个元素中,B 真正表示的只有其中 n 个,所以一个确定的位数组可以表示:

$$\binom{n+\epsilon\cdot(u-n)}{n}\tag{5.13}$$

个集合。m 位的位数组一共有 2^m 个不同的组合,可以进一步推导 m 位的位数组可以表示:

$$2^m \binom{n+\epsilon*(u-n)}{n} \tag{5.14}$$

个集合。全集中包含 n 个元素的子集总共有:

$$\begin{pmatrix} u \\ n \end{pmatrix} \tag{5.15}$$

个。因此,要让布隆过滤器的位数组大小能够满足所有包含 n 个元素的子集,必须满足:

$$2^{m} \cdot \binom{n + \epsilon \cdot (u - n)}{n} \geqslant \binom{u}{n} \tag{5.16}$$

即 m 需要满足:

$$m \geqslant log_2(\binom{u}{n} / \binom{n + \epsilon \cdot (u - n)}{n}) \geqslant log_2(\binom{u}{n} / \binom{\epsilon u}{n}) \approx log_2\epsilon^{-n} = nlog_2(1/\epsilon)$$
(5.17)

式 5.17中近似相等有个重要的前提条件: n 远小于 $\epsilon \cdot u$,这个前提在实际的问题中也是常见的。根据式 5.17中的不等式,得到如下结论: 在误判率上限为 ϵ 的情况下,m 至少要等于 $nlog_21/\epsilon$ 才能表示任意 n 个元素的集合。

在本章 5.1.3中推导出哈希函数的个数 k 等于 k = 0.7m/n 时可以得到最小误判率,此时的误判率为 $(\frac{1}{2})^{0.7m/n}$ 。令 $(\frac{1}{2})^{0.7m/n}$ $< \epsilon$,可以进一步推导:

$$m \geqslant n \frac{\log_2(1/\epsilon)}{\ln 2} = n\log_2 e * \log_2(1/\epsilon) \approx 1.44n \cdot \log_2(1/\epsilon)$$
 (5.18)

式 5.18说明当 k 取到最优值时,要保证误判率不超过给定的上限 ϵ ,m 至少要取到最小值的 1.44 倍。可以验证,当给定 $\epsilon=0.01$ 时,存储每个元素需要 9.6 比特。而将 $\epsilon=0.001$ 时,每个元素需要额外的增加 4.8 比特。所以,在实际的应用中,对于误判的容忍度不同,要求误判率越低,则存储每个元素需要的比特位越多,相同容量下存储的元素个数就越少。

5.2 Cuckoo 过滤器的参数

传统的布隆过滤器的空间效率高,对插入和查询元素的处理也相当快。但是它也存在缺陷——存在一定的误报率,不支持元素的删除操作。消除误报率除非能实现没有碰撞的哈希函数,但是不发生碰撞的哈希函数至今没有被设计出来。研究人员能做的就是尽量选择均匀的哈希函数,并且借助一些数据结构的特性有效的对碰撞进行处理。而在上一节的中介绍到误判率每缩小到原来的十分之一,至少要增加 4.8 个比特位用于表示一个元素。另外,实现元素删除操作的一个方法是引入计数器,将每个比特位都扩张成一个计数值,降低了空间效率。为了支持对元素的删除操作,出现了很多标准布隆过滤器的扩展版本^[27–29]。所以,布隆

过滤器实现更低的误判率和实现删除操作都需要牺牲一定的空间效率。

为了解决上述问题,本文引入一种新的数据结构——Cuckoo 过滤器。它既可以确保该元素存在的必然性,即将"可能存在"变成"一定存在";又支持动态的对元素的插入和删除,而不会造成漏报。

为了支持动态的插入和删除元素,Cuckoo 过滤器采用的是一种称为**不完整键值 (partial-key)** Cuckoo 哈希的技术。Cuckoo 过滤器是标准 Cuckoo 哈希表在集合元素查询算法领域的应用。在前面的章节中已经对 Cuckoo 哈希表的基本原理和概念有过详细介绍 (第??节),这里不再赘述。仅对与在这一部分密切相关的术语进行重申。Cuckoo 的数据结构与 Cuckoo 哈希表相同,其基本单元称为**实体** (entry),不同的是每一个实体内存储的不是完整的键值,而是根据键值进行提取后的**指纹** (fingerprint) [64],用 f 表示。哈希表由存储了多个实体的桶 (bucket) 数组构成。

表 5.1列出了本小节所用到的一些关键参数及其含义。

参数	含义
ϵ	误判率
f	指纹信息的长度 (单位: bit)
α	负载因子 $(0 \le \alpha \le 1)$
b	每个哈希桶内包含的实体的数量
m	哈希桶的数量
n	元素的数量
C	表达一个元素所需的平均位数 (单位: bit)

表 5.1 相关符号及其含义

5.2.1 指纹信息的长度

在这一部分中,将探讨构造 Cuckoo 过滤器的几个关键参数。在 Cuckoo 过滤器中使用不完整键 Cuckoo 哈希方法存储指纹信息会导致指纹信息的下界值随着过滤器大小的增加而缓慢增加。这与用传统方法实现的过滤器相反,在标准布隆过滤器中,指纹信息的大小只与预定的 ϵ 有关。这个看上去似乎是 Cuckoo 过滤器的劣势,实际上它造成的影响微乎其微。

(1) 指纹信息下界约束

在 Cuckoo 过滤器中,对于一个给定的元素,根据其当前位置和指纹信息使用不完整键哈希方法可以推导出它的备选哈希桶的索引值。这样,每个元素的候选哈希桶都不是独立的。比如,某一元素可以存放在桶 i_1 或 i_2 中,对于长度为f

比特的指纹信息,根据公式 5.24, i_2 可能的索引值最多有 2^f 种可能。若指纹信息的长度为一个字节,对给定的 i_1 , i_2 最多只能偏离 i_1 256 个位置。对于具有 m 个桶的哈希表而言,当 $2^f \leq m$ 时, i_2 能够选择的哈希桶的范围只是整个 m 个哈希桶的一个很小的子集。这会引起更多的碰撞。

直观上看如果指纹信息的长度足够长,不完整 Cuckoo 哈希仍然能够接近标准 Cuckoo 哈希的冲突处理能力。然而,如果哈希表非常大,而此时指纹信息的长度相对来说要远远小于哈希表的大小,这样容易引起更多的哈希碰撞,从而导致插入失败的概率升高。当 Cuckoo 过滤器需要处理大量元素,而 ϵ 设定一个 s 中等偏低的值时,可能发生上述情形。接下来,将通过分析确定插入失败的概率下限。

首先推导对于给定的u个元素,它们恰好映射到相同的两个哈希桶内的概率 p_1 。假设第一个元素x位于桶 i_1 内,并且指纹为 t_x 。如果其他的u-1个元素具有与x相同的桶索引值,它们必然满足以下两个条件: (1)它们的指纹都为 t_x ,出现的概率为 $\frac{1}{2^r}$; (2)它们第一个桶索引值为 i_1 或者 $i_1 \bigoplus h(t_x)$,出现的概率为 $\frac{2}{m}$ 。因此,u个元素映射到相同的两个桶内的概率 $p_1 = (\frac{2}{m} * \frac{1}{2^r})^{u-1}$

现在考虑构建 Cuckoo 过滤器的随机插入n个元素的构建过程。假设初始化的哈希表桶数组满足m=cn,每个哈希桶容纳的元素个数为b,其中c为常数。当出现u=2b+1个元素被映射到相同的两个桶内时,插入失败。这个概率为插入失败的概率下界。由于从n个元素中包含2b+1个元素的子集有 $\binom{n}{2b+1}$ 个,2b+1个元素在插入过程中发生碰撞的期望值为:

$$\binom{n}{2b+1} \left(\frac{2}{2^f m}\right)^{2b} = \binom{n}{2b+1} \left(\frac{2}{2^f c n}\right)^{2b} = \Omega\left(\frac{n}{4^{bf}}\right)$$
 (5.19)

因此,由式 ??可以做出结论, 4^{bf} 必须满足 $\Omega(n)$ 才能避免一场的插入失败的概率。指纹信息的长度最好为 $f = \Omega(log(\frac{n}{b}))$ 比特。在第 5.1.4节中指出标准的布隆过滤器用于表示每个元素所需的比特数为常数 (近似等于 $ln(\frac{1}{\epsilon})$)。而 Cuckoo 过滤器指纹信息所需的长度为 $\Omega(logn)$ 这个级别,这个结果看上去似乎不是特别理想。这会不会引起扩展性问题呢?实验表明桶容量 b 的在下界约束中的起决定作用:只要将 b 控制在合理的大小,指纹信息的长度仍然可以保持较小的值。

(2) 实验评估

图 5.2所示为负载因子与指纹信息长度 f,哈希桶容量 b 以及哈希表总的哈希桶数量 m 的数量关系曲线。x 轴表示指纹信息的大小 ($1 \le f \le 20$),y 轴表示负载因子 ($0 \le \alpha \le 1$)。图 5.2(a)、(b) 所示分别为 b = 4,8 时指纹信息长度与负载因子的变化关系。实验时,插入的键为 64 位的随机值。认定哈希表"饱和"的条件是:当执行某次插入操作时,进行了多达 500 次的替换操作之后仍没有找到空闲的位置接纳被踢出的元素。当哈希表达到"饱和"之后,停止本次测试并记录此时哈希

表的负载因子。每组参数运行十次,最终结果取十次的平均值。




图 5.2 负载因子与指纹信息长度变化关系

如图 5.2所示,在所有的参数组合中,b=4 的过滤器的哈希表的利用率能够达到 95%,而 b=8 的过滤器在指纹信息大小足够长的前提下哈希表利用率可以达到 98%。利用率达到这些值后,增加指纹信息的长度对哈希表利用率的提升几乎没有帮助 (但是可以降低误判率)。通过前文的理论分析表明,当过滤器的规模增大时,所需的 f 的最小值会发生变化。此外,通过比较图 5.2(a) 和图 5.2(b) 发现达到高哈希表利用率的 f 的最小值随着哈希桶容量 b 的增加而减小,这个规律同样的也与前文的理论推算吻合。在本次实验中,使用两个完全独立的哈希函数,当 b=4 且 $m=2^{30}$ 时,哈希表最多能存储多达 40 亿个元素,而当指纹信息的长度大于 6 比特时, α 接近"最优负载因子"。

(3) 启示

通过结合公式 5.19对 f 的下界约束推导的结果与图 5.2中的实验结果可以总结出 Cuckoo 过滤器的一条非常重要的结论。在理论上 Cuckoo 过滤器的空间效率要比标准布隆过滤器"差"—— $\Omega(\log n)$ 与常数间的区别。对于布隆过滤器而言,不论哈希表存储的元素个数是一千、一百万还是数十亿,达到百分之一的误判率大约都只需要 10 个比特位来表示每个元素。而为了保持相同的空间效率 Cuckoo 过滤器需要使用更多的比特位表示每条指纹信息。同样的由理论推算过程可知,f 为 $\Omega(\log n)$ 比特,如果 b 足够大,则 f 的值增长非常缓慢,在实际的应用中,可以将其视为常数。图 5.2的结果表明 6 比特的指纹信息足够存储数十亿个元素,并且能够达到很高的哈希表利用率。

5.2.2 空间效率

对 Cuckoo 过滤器内的元素进行增、删、查操作与每个哈希桶内包含多少实体无关。但是,为 Cuckoo 过滤器选择正确的参数对于空间效率具有重要意义。这

一部分着重介绍如何选取合适的参数优化 Cuckoo 过滤器的空间效率。

(1) 空间开销

空间效率是通过计算在完整的过滤器中用于表示每个元素所用的平均比特数来衡量的。用哈希表的大小除以过滤器有效存储的元素的个数就是表示每个元素所用的平均比特数。尽管每个实体可以存储一条指纹信息,但是并不是所有的实体都已经存入了指纹信息——过滤器的哈希表内一定有空闲的实体。所以,每个元素实际上需要的比特数大于指纹信息的长度。如果每条指纹信息的长度为f比特,哈希表的负载因子为 α ,则每个元素的空间开销C为:

$$C = \frac{\text{哈希表的大小}}{\text{元素个数}} = \frac{f \cdot \text{实体数}}{\alpha \cdot \text{实体的数}} = \frac{f}{\alpha} \text{bits.}$$
 (5.20)

在前文中有过介绍,指纹信息的长度和负载因子都与哈希桶的大小有关。下面研究在给定的误判率 ϵ 前提下,如何通过选取最优的桶大小 b 使 C 最小化。

保持 Cuckoo 过滤器的总的大小为常量,改变哈希桶的大小会产生两方面的影响:

- 哈希桶容纳的实体数量越多,哈希表的空间占用率就越高。对于使用两个哈希函数的 Cuckoo 过滤器,当桶能容纳的实体数 b = 1 时,哈希表的负载因子 α 为 50%,而当 b = 2, 4, 8 时, α 分别为 84%,95% 和 98%。
- 哈希桶的容量越大,维持相同 ε需要的指纹信息的长度越长。哈希桶的容量越大,进行查询时需要检查更多的实体,并且发现相同指纹信息的概率也会增加。在最坏情况下,查询一个并不存在的元素需要探测两个分别包含了 b 个实体的桶 (当然并不是所有的哈希桶内都填满了实体,这里只是考虑最糟糕的情况;当哈希表的负载因子达到 95% 时,已经很接近极限情况)。对于每一个实体而言,一次查询与存储的指纹相匹配并且返回成功匹配误报的概率最多为 1/2^f。在进行 2b 次这样的比较之后,误报率的上界为:

$$1 - (1 - 1/2^f)^{2b} \approx 2b/2^f \tag{5.21}$$

该上界约束与哈希桶的容量 b 成正比。为了保证预定的误报率 ϵ 不变,必须确保 $2b/2^f \leq \epsilon$,保证这个条件的最小指纹信息长度为:

$$f \geqslant \lceil \log_2(2b/\epsilon) \rceil = \lceil \log_2(1/\epsilon) + \log_2(2b) \rceil \tag{5.22}$$

由式 5.20和5.22可以推算存储每个元素的空间开销 C 受下面条件的限制:

$$C \geqslant \lceil \log_2(1/\epsilon) + \log_2(2b) \rceil / \alpha \tag{5.23}$$

 α 随 着 b 的 增 加 而 增 加。当 b = 4 时, $\alpha = 0.95$, $1/\alpha \approx 1.05$ 。此 时 $C = 1.05log_2(1/\epsilon) + 1.05 \cdot 3$ 。式 5.23表明,当负载因子一定时,Cuckoo 过滤器的空间开销要低于布隆过滤器 $(1.44log_2(1/\epsilon))$ 。

为了确定最优的哈希桶容量 b,下面将通过实验比较参数 b 为不同的值时的空间效率。用不完整键 Cuckoo 哈希方法构造具有不同的指纹信息长度的哈希表,分别记录对应的平均空间开销和误判率。结果如图 **??**所示。使空间效率最好的 b 的取值依赖于预定的误判率 ϵ : 当 ϵ > 0.002 时,b = 2 对应的平均空间开销要略好于 b = 4 对应的空间开销;而当 10^{-5} < ϵ \leq 0.002 时,b = 4 具有最小的空间开销。

综上所述,Cuckoo 过滤器的默认参数配置为 (2, 4),即每个元素有两个候选的哈希桶,每个哈希桶最多能够容纳 4 条指纹信息。选取这组参数作为默认配置的原因一是实际的应用一般都要求 $10^{-5} < \epsilon \le 0.002^{[26]}$,二是这个参数组合能够提供最优综合性能。

5.3 并发 Cuckoo 过滤器

无论是标准的布隆过滤器还是现有的其他一些布隆过滤器的扩展版本,都具有在单核平台上快速处理元素的能力以及高效的空间利用率。单核处理器的计算能力已达到瓶颈,相对而言多核计算机的计算资源和计算能力更加充裕。在当前数据呈现爆炸式增长的背景下,海量数据处理压力越来越大,单核处理器上的过滤器逐渐显得捉襟见肘。因此,设计基于多核系统的多线程并发的过滤器对于海量数据处理无疑是雪中送炭。然而,当前的相关研究中并没有一款支持多核并发查询和更新的过滤器。

并发控制在多核平台上设计并发数据结构的关键环节,它对线程扩展性和整体性能起决定作用。在前面对并发哈希表的评估与分析中通过比较各个并发哈希表的线程同步方式发现不当使用共享变量以及使用 TAS 锁不利于并发哈希表的线程扩展性。本文设计的并发 Cuckoo 过滤器其基础数据结构本质上仍然是哈希表,不同的是 Cuckoo 过滤器结合了处理集合成员查询问题的特征改用存储不完整键值替换标准 Cuckoo 哈希表中存储完整的键值信息的做法,换取存储空间的极大节省。因此,前文通过实验评估得出的结论仍然适用于并发 Cuckoo 过滤器。

在这个背景下,设计了一种支持多核并发的基于不完整键 Cuckoo 哈希方法的过滤器。这一部分主要介绍并发 Cuckoo 过滤器的实现过程和性能评估结果。

5.3.1 加锁与解锁

接下来的内容介绍如何通过基于Intel RTM的MCS锁实现多线程并发的Cuckoo过滤器。Listing 2.1 给出了基于Intel RTM的MCS锁算法实现。 $locklib_mutex_t$ 是一个包含了MCS锁字段、一个 $uint8_t$ 类型的mode变量以及一个用于缓存行对齐的字符串的结构体。函数 $locklib_mutex_lock()$ 具有两个参数,一个为互斥量mutex,一个为整型数mode。mode的值分别对应 0、1,0表示当前持有锁的操作为读取操作,1表示当前持有锁的操作为更新操作(删除或插入)。

Listing 5.1 基于 Intel RTM 的 MCS 锁算法

```
struct {
 2
         mcs lock t lock;
 3
         uint32_t pad1[128/4 - sizeof(mcs_lock_t)];
 4
   } spec mcs lock t;
 5
 6
   struct {
 7
         mcs lock t
                        mcs;
 8
         uint8 t mode;
 9
          char padding[];
   } locklib mutex t;
10
11
12
   int locklib mutex lock(locklib mutex t *mutex, uint8 t mode) {
13
          spec mcs lock t *lock = (spec mcs lock t *) mutex;
14
         uint32 t reason = 0;
15
16
   speculative path:
17
         XBEGIN(fallback path, reason);
18
          if (lock->lock) XABORT(1);
19
          return 0;
20
21
   fallback path:
22
          retries++;
23
          while (lock->lock)
24
                cpu relax();
25
          if (retries < MAX RETRIES)
26
                goto speculative path;
27
28
          // Acquire lock in a standard manner
29
         my node.locked = true;
30
          qnode t *prev = sync lock TAS(&lock->lock, &my node);
```

```
if (unlikely(prev != NULL)) {
    prev->next = &my_node;
    while (my_node.locked)
        cpu_relax();
}

mutex->mode = mode;
return 0;}
```

对临界区的保护设置了 speculative_path, fallback_path 两条执行路径: 一条为事务化推测执行路径(第 16 行); 一条为回退路径(第 21 行), 即当事务执行失败后,临界区申请标准锁完成本次操作。在事务化推测执行期间,线程首先不会申请获取锁,直到执行完成准备提交时再申请获取锁,如果申请的锁被占用,则该线程所执行的事务被中止,线程对系统状态所做的更改都失效,系统回退到初始状态跳转到回退路径执行(事务内存的原子性)。

跳转到回退路径之后,如果当前重试的次数没有达到预先设定的门限值,将继续尝试进行事务化推测执行(第 23-26 行)。如果当前重试次数已经达到了门限值,则使用标准的锁方法完成操作(第 29-35 行)。

由于硬件事务内存不能保证每次事务化执行都能成功提交对系统状态的更改,为了避免进程悬停,在使用硬件事务内存进行锁省略编程时设置回退路径是有效的保障程序顺利执行的手段。一般的,事务代码在经过一定次数的重试之后成功提交的概率远远大于失败的概率,所以执行回退路径对性能的影响是可控的。

Listing 5.2 基于 Intel RTM 的 MCS 解锁算法

```
int locklib mutex unlock(locklib mutex t *mutex)
2
3
      spec mcs lock t *lock = (spec mcs lock t *) mutex;
4
 5
      if (XTEST()) {
6
         XEND();
7
      }
8
      else {
9
          // Release lock in a standard manner
10
         qnode t *last = my node.next;
11
          if (last == NULL) {
12
             if (likely(true == __sync_bool_CAS
13
                (&lock->lock, &my node, NULL)))
14
                      return 0;
15
16
            while ((last = my node.next) == NULL)
```

```
17
                        cpu relax();
18
              }
19
20
          my_node.next = NULL;
21
          last->locked = false;
22
       }
23
24
       retries = 0;
25
       return 0;
26
```

Listing 2.2 展示了对应的解锁过程。与加锁过程的两条路径相对应,释放锁的过程也分为两个阶段: 首先使用 *XTEST* 判断当前执行的操作是否为事务执行,若为事务执行,使用 *XEND* 结束;若判断此次操作申请的锁是通过标准的方式获取的,则按照标准锁的释放过程释放锁。最后将 *retries* 变量清零。

(1) 并发访问接口

序号	API	描述
1	explicit HashTable(num)	构造函数
2	\sim HashTable()	析构函数
3	size_t NumBuckets()	返回哈希桶数量
4	size_t SizeInBytes()	返回哈希表大小(单位:Bytes)
5	size_t SizeInTags()	返回哈希表容纳的指纹的数量
6	string Info()	返回哈希表的容量信息
7	uint32_t ReadTags(i, j)	读取指纹信息
8	void WriteTags(i, j, t)	修改指纹信息
9	bool ConFindTagInBuckets(i1, i2, tag)	并发查找接口
10	bool ConDeleteTagFromBucket1(i, tag)	并发删除接口
11	ReturnCode ConInsertTagToBucket(i, tag, kickout, &oldtag)	并发插入接口

表 5.2 HashTable 类的成员函数列表

并发 Cuckoo 过滤器的实现使用了大约 500 行 C++ 代码。在这一部分中,将对并发 Cuckoo 过滤器 HashTable 类的主要 API 进行介绍。表 5.2 列出了 Cuckoo 过滤器的 HashTable 类的主要 API。序号 3-5 对应的 API 主要用于统计哈希表的信息,用于最终计算哈希表的负载因子,内存消耗等;序号 6 对应的 API 输出指纹信息的长度、每个哈希桶能容纳的指纹信息的数量、哈希桶的数量、哈希表的最大指纹容量等信息;序号 7、8 对应的 API 分别用于读取和修改指定的指纹信息;序号 9-11 对应的 API 实现在哈希表内并发的读取和修改元素。

下面对 Cuckoo 过滤器的三种元素操作的多线程并发实现进行描述。

5.3.2 插入操作

在标准 Cuckoo 哈希表中,在哈希表中插入新的元素时需要以某种方式读取原本存储于哈希表内的元素,以便在发生踢出原始元素时确定将该元素安置在哪个位置上。但是,对于只存储了指纹的 Cuckoo 过滤器而言,它无法根据原始元素的键计算出旧键迁移到哪个位置。这里引入不完整键 Cuckoo 哈希算法来解决无法根据指纹信息定位旧键迁移位置的问题。对任意的元素x,使用公式 5.24计算其两个备选哈希桶的索引值:

$$h_1(x) = hash(x)$$

 $h_2(x) = h_1(x) \bigoplus hash(x$ 的指纹信息) (5.24)

式 5.24的异或操作有一个重要的特性: $h_1(x)$ 可以通过 $h_2(x)$ 和指纹信息用同样的公式推算出来。即就是说,替换编号为 i 的哈希桶中的旧键 (不论 i 对应的是 h_1 还是 h_2),都可以通过当前桶编号 i 以及存储在该桶内的指纹直接计算出旧键的备选哈希桶的编号 j,计算方式为: $j=i \bigcap hash($ 指纹信息)。

因此,在进行插入操作时,不用检索目标哈希桶内存储的元素的完整信息, 只需要存储在哈希表中的指纹信息。

另外,为了使众元素在哈希表中均匀分布,在与索引值进行异或运算之前, 指纹信息已经进行过哈希运算。当指纹信息远小于哈希表的大小时,如果直接使 用索引值与未经哈希的指纹信息进行异或运算推算接纳被踢出元素的哈希桶的位 置,那么接纳被踢出的元素哈希桶与原来的哈希桶在位置上很近。下面举例说 明。使用8比特的指纹信息时,接纳从i中被踢出的元素的哈希桶的位置距离i的 最大距离为 $2^8 = 256$ 。这时因为在进行异或运算时,会选取索引值的低8位进行 运算,而高8位保持不变。对指纹信息进行哈希能够确保这些元素尽量分散在哈 希表的不同位置,从而可以避免哈希碰撞,提高哈希表的空间利用率。算 法 5.1给出了使用不完整键 Cuckoo 哈希方法对 Cuckoo 过滤器动态插入元素的过 程。使用基于 Intel RTM 的 MCS 锁对 Cuckoo 过滤器进行保护。在事务化推测执行 期间,线程并没有真正持有锁除非它有提交需求。所以,使用粗粒度锁对整个哈 希表进行保护不会影响线程扩展性。执行插入操作时,首先计算出元素 x 的指纹 信息 f,然后计算 x 的哈希桶索引值 i_1 、 i_2 。插入具有相同指纹信息的元素在 Cuckoo 过滤器内是合法的。然后在索引值 i_1 、 i_2 对应的任意哈希桶内查找是否有 空闲位置,若有,则存入;若两个桶内都没有空闲位置,则在 i_1 、 i_2 中随机的选 取一个哈希桶,随机的踢出该桶内的一个元素,然后将新插入的元素存储到空出 来的位置。被踢出的元素将移动到其备选的哈希桶内,如果备选桶内也没有空闲 位置,则重复替换过程,一直到所有的元素都找到存储位置或者替换的次数达到 上限值为止。如果替换次数达到上限值,可以认为哈希表已经达到"饱和",需要

算法 5.1: Cuckoo 过滤器插入操作

```
1 # define UPDATE_LOCK locklib_mutex_lock(mutex, 1)
2 # define UPDATE_UNLOCK
                            locklib_mutex_unlock(mutex)
3 Function Insert(x)
4 f = fingerprint(x)
5 i1 = hash(x)
7 UPDATE LOCK
8 if 桶 i1 或 i2 内有空闲实体; then
     将 f 存入 i1 或 i2;
     UPDATE UNLOCK
10
     return \ true
11
12 end
  /* 当前桶内没有空闲位置
                                                                   */
i = rand(i1, i2)
14 for n = 0 to MaxNumKicks - 1 do
     从 bucket[i] 中随机的选择一个实体 e;
15
     将新插入元素的指纹信息与 e 的指纹信息交换;
16
     i = i \oplus hash(f)
17
     if bucket[i] 有空闲实体; then
18
        将 f 存储到 bucket[i];
19
        UPDATE_UNLOCK
20
        {\bf return}\; true
21
     end
22
23 end
24 UPDATE UNLOCK
  /* 哈希表饱和
                                                                   */
25 return false
```

考虑重建更大的哈希表。

指纹信息的长度小于 h_1 和 h_2 的长度造成的后果有两个方面: **第一**,通过公式 5.24计算出的 (h_1,h_2) 的组合的总数会远远小于使用完整的哈希值计算得到的组合的数量,这将导致哈希碰撞更严重; **第二**,允许插入两个具有相同指纹的元素 x 和 y,在一个哈希桶内可能出现多个相同的指纹信息是合法的。但是如果相同的指纹信息的数量超过 2b(b) 为哈希桶的大小) 时,存储其指纹信息的哈希桶会过载。解决哈希桶过载的途径有多种。

- 第一,也是最简单的方法——不实现过滤器删除元素操作,这样每条指纹信息都只需要存储一份副本。但这显然与 Cuckoo 过滤器的设计初衷不符。
- 第二,引入适当的空间开销在哈希桶内加入计数器,进行插入/删除操作时适当的自增/自减。
- 第三,将原始的键存储在其他位置(可以是访存速度较慢的外存上),这样可以在插入时查看该记录,防止重复插入。但是如果哈希桶内已经存在匹配的实体,则插入的速度相对较慢。

5.3.3 删除操作

在标准的布隆过滤器中删除元素需要对整个过滤器进行重建,引起惊人的性能开销。所以标准布隆过滤器不支持删除操作。而将布隆过滤器的比特位扩展成计数值的方法需要耗费 3-4 倍的空间开销。Cuckoo 过滤器可以直接从过滤器中移除相关元素的指纹完成删除操作。

安全的删除元素有一个前提条件:被删除的 x 必须是已经插入到了过滤器中的元素。否则的话,有可能造成过滤器内恰好就有相同指纹信息的元素。这条原则不仅是对 Cuckoo 过滤器,同样对其他支持删除操作的过滤器也适用。有关 Cuckoo 过滤器的删除过程如算法 5.2所示。执行删除操作时,同样要先得到待删除元素的指纹信息,然后通过哈希函数和指纹信息得到存储该元素的哈希桶的索引值。然后在对应的哈希桶内找到该元素的指纹信息,完成删除操作。

相比当前一些支持删除操作的布隆过滤器的扩展版本,比如 *d-left* 计数过滤器,熵过滤器的实现,Cuckoo 过滤器的删除操作十分简单。对于一个需要删除的元素,Cuckoo 过滤器首先根据索引值在桶内进行查找;如果在任意的桶内有匹配的指纹信息,则删除该桶内的指纹信息的一个副本。

在删除某个元素后,不需要对这个实体进行清理。这样可以避免在同一个桶内存有两个具有相同指纹信息的元素时的"误删"。假设元素 x 和 y 都映射到了桶 i_1 内,并且具有相同的指纹信息 f 。因为 $i_2 = i_1 \bigoplus hash(f)$,所以它们同样能够保存在桶 i_2 内. 在删除 x 时,不用考虑删除的指纹信息的副本是在插入 x 还是 y 是添加的。删除 x 后,在桶 i_1 、 i_2 中 y 仍然可以被查询到。

值得注意的是,在上面的例子中删除元素x之后,过滤器的误判行为仍然存

算法 5.2: Cuckoo 过滤器的删除操作

- 1 # define UPDATE LOCK locklib mutex lock(mutex, 1)
- 2 # define UPDATE_UNLOCK locklib_mutex_unlock(mutex)
- 3 Function Delete(x)
- 4 f = fingerprint(x)
- 5 i1 = hash(x);
- $6 i2 = i1 \oplus hash(f)$
- 7 UPDATE LOCK
- 8 if bucket[i1] 或 bucket[i2] 中含有 f then
- 9 从当前 bucket 内删除 f 的一个副本;
- 10 UPDATE UNLOCK
- 11 return true
- 12 end
- 13 UPDATE UNLOCK
- 14 return false

在。过滤器中的y会在查询x时误报,因为两者具有相同的桶索引值和指纹信息。误判行为仍然在近似集合元素查询数据结构接受的范围之内,误判率也仍然满足 ϵ 的上界约束条件。

5.3.4 查询操作

Cuckoo 过滤器的查询操作相对简单。算法 5.3对这个过程做了简单描述。对于给定的元素 x,首先计算其指纹并根据公式 5.24计算出它的两个哈希桶的索引值。然后遍历这些哈希桶:如果在任何一个桶内找到了 x 的指纹,则返回 true。否则返回 false。值得注意的是,只要哈希桶不发生溢出,就能确保不存在任何误报。

5.4 性能优化与评估

5.4.1 性能优化

布隆过滤器因其高效的空间利用率被用于海量数据索引。因此在设计布隆过滤器时,如何使用更少的比特位表示每个元素的同时保持误判率在可承受的范围 之内是十分有意义的工作。

如果 Cuckoo 过滤器不需要支持删除操作,它的空间效率还可以进一步提升。 具体的,对哈希桶容量为 4 时的 Cuckoo 过滤器使用一种半排序方法。之所以称之 为半排序是因为它只针对哈希桶容量为 4 时的 Cuckoo 过滤器。使用半排序技术

算法 5.3: Cuckoo 过滤器查询操作

12 FIND UNLOCK

13 return false

能够为每一个元素的存储节省 1 比特的空间。对哈希桶进行半排序是基于一个重要的事实:哈希桶内存储的指纹信息的顺序与 Cuckoo 过滤器元素查询的结果无关。在这个前提下,可以首先对哈希桶内的指纹信息进行排序,然后将排序后的指纹信息进行编码压缩。这个方法与 F. Bonomi 等人提出的"半排序哈希桶"技术类似^[28]。

下面举例说明这种半排序压缩方法如何达到节省空间的目的。假设每个哈希桶的容量 b=4 并且每条指纹信息的长度 f 为 4 比特。则未经压缩的哈希桶的大小为 $4\cdot 4=16$ 比特。然而,如果对哈希桶内所有的 4 比特的指纹信息进行排序之后(没有存储元素的实体视为存储了值"0"),经过排序之后总共只有 3876 种可能的组合结果。再将这 3876 种可能的桶-值组合存储到一个额外的表内,然后用指向这个表的索引替换掉原始哈希桶,这样原来的哈希桶就可以只需要使用 12 比特的索引结构而不是原来的 16 比特表示,平均每条指纹信息节省 1 比特的存储空间。

注意到使用这种预先排列出所有可能组合进行查找的方法需要额外的编码/解码表和间接索引。因此,为了保证查询效率,必须保证编码/解码表能够小以便适用高速缓存的容量。基于上述考虑,半排序方法只适用于哈希桶容量为4的 Cuckoo 过滤器中。另外,当指纹信息的长度大于4 比特时,只对它的4个比特位进行编码,余下的比特位将直接单独的存储在原来的哈希桶内。

算法 5.4: Cuckoo 过滤器的并发查询过程

```
1 # define FIND lock
                         locklib mutex lock(mutex, 0)
2 # define FIND unlock locklib mutex unlock(mutex)
3 Function ConFindTagInBuckets(const i1, const i2, const tag)
      char *p1 = bucktets [i1].bits , *p2 = bucktets [i2].bits
      int v1 = *(*)p1, v2 = *(*)p2
5
      FIND LOCK
6
      if f == 4 && k == 4 then
7
          bool ret \leftarrow hasvalue4(v1, tag) || hasvalue4(v2, tag)
8
          FIND UNLOCK
          return ret
10
      end
11
      else if f == 8 \& \& k == 4 then
12
          bool ret \leftarrow hasvalue8(v1, tag) || hasvalue8(v2, tag)
13
          FIND UNLOCK
14
          return ret
15
      else if f == 12 \&\& k == 4 then
16
          bool ret \leftarrow hasvalue12(v1, tag) || hasvalue12(v2, tag)
17
          FIND UNLOCK
18
          return ret
19
      else if f == 16 \&\& k == 4 then
20
          bool ret \leftarrow hasvalue16(v1, tag) || hasvalue16(v2, tag)
21
          FIND UNLOCK
22
          return ret
23
      else
24
          for j = 0 to kTagsPerBucket - 1 do
25
              if (ReadTag(i1, j) == tag) || (ReadTag(i2, j) == tag) then
26
                  FIND UNLOCK;
27
                  \mathbf{return}\ true
28
          end
29
      end
30
      FIND UNLOCK;
31
      return false;
32
```

- 5.4.2 性能评估
- 5.5 本章小结

参考文献

- [1] Hennessy J L, Patterson D A. Computer architecture: a quantitative approach. Elsevier, 2011
- [2] Geer D. Chip makers turn to multicore processors. Computer, 2005, 38(5):11–13
- [3] Marr D, Binns F, Hill D, et al. Hyper-threading technology in the netburst® microarchitecture. 14th Hot Chips, 2002.
- [4] Samson E C, Machiroutu S V, Chang J Y, et al. Interface Material Selection and a Thermal Management Technique in Second-Generation Platforms Built on Intel® Centrino™ Mobile Technology. Intel Technology Journal, 2005, 9(1)
- [5] Lempel O. 2nd Generation Intel® Core Processor Family: Intel® Core i7, i5 and i3. In: Proc of Hot Chips 23 Symposium (HCS), 2011 IEEE. IEEE, 2011, 1–48
- [6] Chang J, Huang M, Shoemaker J, et al. The 65-nm 16-MB shared on-die L3 cache for the dual-core Intel Xeon processor 7100 series. IEEE Journal of Solid-State Circuits, 2007, 42(4):846–852
- [7] Kongetira P, Aingaran K, Olukotun K. Niagara: A 32-way multithreaded sparc processor. IEEE micro, 2005, 25(2):21–29
- [8] Shi L, Chen H, Sun J, et al. vCUDA: GPU-accelerated high-performance computing in virtual machines. IEEE Transactions on Computers, 2012, 61(6):804–816
- [9] Bolla R, Bruschi R. An effective forwarding architecture for SMP Linux routers. In: Proc of Telecommunication Networking Workshop on QoS in Multiservice IP Networks, 2008. IT-NEWS 2008. 4th International. IEEE, 2008, 210–216
- [10] David T, Guerraoui R, Trigonakis V. Asynchronized Concurrency: The Secret to Scaling Concurrent Search Data Structures. SIGARCH Comput. Archit. News, 2015, 43(1):631–644
- [11] Li X, Andersen D G, Kaminsky M, et al. Algorithmic Improvements for Fast Concurrent Cuckoo Hashing. In: Proc of Proceedings of the Ninth European Conference on Computer Systems. New York, NY, USA: ACM, 2014, 27:1–27:14
- [12] Herlihy M, Shavit N, Tzafrir M. Hopscotch hashing. In: Proc of Distributed Computing. Springer, 2008: 350–364
- [13] Metreveli Z, Zeldovich N, Kaashoek M F. Cphash: A cache-partitioned hash table. In: Proc of ACM SIGPLAN Notices, volume 47. ACM, 2012, 319–320
- [14] Liu Y, Zhang K, Spear M. Dynamic-sized nonblocking hash tables. In: Proc of Proceedings of the 2014 ACM symposium on Principles of distributed computing. ACM, 2014, 242–251
- [15] Shalev O, Shavit N. Split-ordered lists: Lock-free extensible hash tables. Journal of the ACM (JACM), 2006, 53(3):379–405

- [16] Desnoyers M, McKenney P E, Stern A S, et al. User-level implementations of read-copy update. Parallel and Distributed Systems, IEEE Transactions on, 2012, 23(2):375–382
- [17] Herlihy M P, Wing J M. Linearizability: A correctness condition for concurrent objects. ACM Transactions on Programming Languages and Systems (TOPLAS), 1990, 12(3):463–492
- [18] McKenney P E. Kernel korner: using RCU in the Linux 2.5 kernel. Linux Journal, 2003, 2003(114):11
- [19] McKenney P E, Sarma D, Soni M. Scaling dcache with RCU. Linux Journal, 2004, 2004(117):3
- [20] McKenney P E, Boyd-Wickizer S, Walpole J. RCU usage in the linux kernel: One decade later. Technical report, 2013.
- [21] Yu M, Fabrikant A, Rexford J. BUFFALO: Bloom filter forwarding architecture for large organizations.
 In: Proc of Proceedings of the 5th international conference on Emerging networking experiments and technologies. ACM, 2009, 313–324
- [22] Dharmapurikar S, Krishnamurthy P, Taylor D E. Longest prefix matching using bloom filters. In: Proc of Proceedings of the 2003 conference on Applications, technologies, architectures, and protocols for computer communications. ACM, 2003, 201–212
- [23] Bonomi F, Mitzenmacher M, Panigrah R, et al. Beyond bloom filters: from approximate membership checks to approximate state machines. In: Proc of ACM SIGCOMM Computer Communication Review, volume 36. ACM, 2006, 315–326
- [24] Song H, Dharmapurikar S, Turner J, et al. Fast hash table lookup using extended bloom filter: an aid to network processing. ACM SIGCOMM Computer Communication Review, 2005, 35(4):181–192
- [25] Jokela P, Zahemszky A, Esteve Rothenberg C, et al. LIPSIN: line speed publish/subscribe internetworking. ACM SIGCOMM Computer Communication Review, 2009, 39(4):195–206
- [26] Broder A, Mitzenmacher M. Network applications of bloom filters: A survey. Internet mathematics, 2004, 1(4):485–509
- [27] Fan L, Cao P, Almeida J, et al. Summary cache: a scalable wide-area web cache sharing protocol. IEEE/ACM Transactions on Networking (TON), 2000, 8(3):281–293
- [28] Bonomi F, Mitzenmacher M, Panigrahy R, et al. An improved construction for counting bloom filters.In: Proc of ESA, volume 6. Springer, 2006, 684–695
- [29] Bender M A, Farach-Colton M, Johnson R, et al. Don't thrash: how to cache your hash on flash. Proceedings of the VLDB Endowment, 2012, 5(11):1627–1637
- [30] Haberman J. State of the hash functions. Website. http://blog.reverberate.org/2012/01/state-of-hash-f unctions-2012.html
- [31] Appleby A. MurmurHash. Website. https://sites.google.com/site/murmurhash/
- [32] Geoff Pike J A. Cityhash. Website. https://opensource.googleblog.com/2011/04/introducing-cityhash. html
- [33] Jenkins B. Hash functions. Dr Dobbs Journal, 1997, 22(9):107-+
- [34] Jenkins B. Function for producing 32bit hashes for hash table lookup, 2006

- [35] Jenkins B. Spookyhash: a 128-bit noncryptographic hash, 2012
- [36] Knuth D E. The art of computer programming: sorting and searching, volume 3. Pearson Education, 1998
- [37] Heileman G L, Luo W. How Caching Affects Hashing.. In: Proc of ALENEX/ANALCO. 2005, 141–154
- [38] Pagh R, Rodler F F. Cuckoo hashing. Journal of Algorithms, 2004, 51(2):122-144
- [39] Erlingsson U, Manasse M, McSherry F. A cool and practical alternative to traditional hash tables. In: Proc of Proc. 7th Workshop on Distributed Data and Structures (WDAS'06). 2006
- [40] Ross K A. Efficient hash probes on modern processors. In: Proc of Data Engineering, 2007. ICDE 2007. IEEE 23rd International Conference on. IEEE, 2007, 1297–1301
- [41] Black J R, Martel C U, Qi H. Graph and Hashing Algorithms for Modern Architectures: Design and Performance.. In: Proc of Algorithm Engineering. 1998, 37–48
- [42] Agarwal A, Cherian M. Adaptive backoff synchronization techniques, volume 17. ACM, 1989
- [43] Anderson T E. Performance implications of spin-waiting alternatives for shared-memory multiprocessors. In: Proc of Proceedings of the 1989 International Conference on Parallel Processing. Publ by IEEE, 1989
- [44] Graunke G, Thakkar S. Synchronization algorithms for shared-memory multiprocessors. Computer, 1990, 23(6):60–69
- [45] Mellor-Crummey J M, Scott M L. Algorithms for scalable synchronization on shared-memory multiprocessors. ACM Transactions on Computer Systems (TOCS), 1991, 9(1):21–65
- [46] Craig T. Building FIFO and priorityqueuing spin locks from atomic swap. Technical report, Technical Report TR 93-02-02, University of Washington, 02 1993.(ftp tr/1993/02/UW-CSE-93-02-02. PS. Z from cs. washington. edu), 1993
- [47] Magnusson P, Landin A, Hagersten E. Queue locks on cache coherent multiprocessors. In: Proc of Parallel Processing Symposium, 1994. Proceedings., Eighth International. IEEE, 1994, 165–171
- [48] Scott M L. Non-blocking timeout in scalable queue-based spin locks. In: Proc of Proceedings of the twenty-first annual symposium on Principles of distributed computing. ACM, 2002, 31–40
- [49] Scott M L, Scherer W N. Scalable queue-based spin locks with timeout. In: Proc of ACM SIGPLAN Notices, volume 36. ACM, 2001, 44–52
- [50] Michael M M, Scott M L. Nonblocking algorithms and preemption-safe locking on multiprogrammed shared memory multiprocessors. journal of parallel and distributed computing, 1998, 51(1):1–26
- [51] Mellor-Crummey J M, Scott M L. Scalable reader-writer synchronization for shared-memory multiprocessors. In: Proc of ACM SIGPLAN Notices, volume 26. ACM, 1991, 106–113
- [52] Krieger O, Stumm M, Unrau R, et al. A fair fast scalable rea, der-writer lock. In: Proc of Parallel Processing, 1993. ICPP 1993. International Conference on, volume 2. IEEE, 1993, 201–204
- [53] Brooks E D. The butterfly barrier. International Journal of Parallel Programming, 1986, 15(4):295–307

- [54] Hensgen D, Finkel R, Manber U. Two algorithms for barrier synchronization. International Journal of Parallel Programming, 1988, 17(1):1–17
- [55] Mellor-Crummey J, Scott M. Fast, Contention-Free Combining Tree Barriers. 1992.
- [56] Tseng Y L, Huang K H, Lai B C C. Scalable mutli-layer barrier synchronization on NoC. In: Proc of VLSI Design, Automation and Test (VLSI-DAT), 2016 International Symposium on. IEEE, 2016, 1–4
- [57] Dijkstra E W, Scholten C S. Termination detection for diffusing computations. Information Processing Letters, 1980, 11(1):1–4
- [58] Solihin Y. Fundamentals of Parallel Multicore Architecture. CRC Press, 2015
- [59] Lamport L. A new solution of Dijkstra's concurrent programming problem. Communications of the ACM, 1974, 17(8):453–455
- [60] Herlihy M. Wait-free synchronization. ACM Transactions on Programming Languages and Systems (TOPLAS), 1991, 13(1):124–149
- [61] Herlihy M, Luchangco V, Moir M. Obstruction-free synchronization: Double-ended queues as an example. In: Proc of Distributed Computing Systems, 2003. Proceedings. 23rd International Conference on. IEEE, 2003, 522–529
- [62] Herlihy M, Luchangco V, Moir M, et al. Software transactional memory for dynamic-sized data structures. In: Proc of Proceedings of the twenty-second annual symposium on Principles of distributed computing. ACM, 2003, 92–101
- [63] Bloom B H. Space/time trade-offs in hash coding with allowable errors. Communications of the ACM, 1970, 13(7):422–426
- [64] Fan B, Andersen D G, Kaminsky M. MemC3: Compact and Concurrent MemCache with Dumber Caching and Smarter Hashing.. In: Proc of NSDI, volume 13. 2013, 385–398
- [65] Intel. Threading Building Blocks. Website. https://www.threadingbuildingblocks.org
- [66] Oracle. Java 7 EE. Website. https://www.oracle.com
- [67] R.Pagh, E.F.Rodler. Cuckoo Hashing. Journal of Algorithms, 2004, 51(2):122-144
- [68] McKenney P E, Slingwine J D. Read-copy update: Using execution history to solve concurrency problems. In: Proc of Parallel and Distributed Computing and Systems. 1998, 509–518
- [69] liburcu. User-level Read-copy Update. Website. http://liburcu.org
- [70] Intel. Intel 64 and IA-32 architectures software de-veloper's manual. 2016.
- [71] Trigonakis V. SSPFD. Website. https://github.com/trigonak/sspfd
- [72] Mazouz A, Touati S A A, Barthou D. Performance evaluation and analysis of thread pinning strategies on multi-core platforms: Case study of spec omp applications on intel architectures. In: Proc of High Performance Computing and Simulation (HPCS), 2011 International Conference on. IEEE, 2011, 273– 279
- [73] David T, Guerraoui R, Trigonakis V. Everything You Always Wanted to Know About Synchronization but Were Afraid to Ask. In: Proc of Proceedings of the Twenty-Fourth ACM Symposium on Operating

- Systems Principles. New York, NY, USA: ACM, 2013, 33-48
- [74] Spear M F. Lightweight, robust adaptivity for software transactional memory. In: Proc of Proceedings of the twenty-second annual ACM symposium on Parallelism in algorithms and architectures. ACM, 2010, 273–283
- [75] Saha B, Adl-Tabatabai A R, Hudson R L, et al. McRT-STM: a high performance software transactional memory system for a multi-core runtime. In: Proc of Proceedings of the eleventh ACM SIGPLAN symposium on Principles and practice of parallel programming. ACM, 2006, 187–197
- [76] Shavit N, Touitou D. Software transactional memory. Distributed Computing, 1997, 10(2):99–116
- [77] Yen L, Bobba J, Marty M R, et al. LogTM-SE: Decoupling hardware transactional memory from caches.
 In: Proc of High Performance Computer Architecture, 2007. HPCA 2007. IEEE 13th International Symposium on. IEEE, 2007, 261–272
- [78] Moore K E, Bobba J, Moravan M J, et al. LogTM: log-based transactional memory.. In: Proc of HPCA, volume 6. 2006, 254–265
- [79] Dalessandro L, Carouge F, White S, et al. Hybrid norec: A case study in the effectiveness of best effort hardware transactional memory. ACM SIGARCH Computer Architecture News, 2011, 39(1):39–52
- [80] Cain H W, Michael M M, Frey B, et al. Robust architectural support for transactional memory in the power architecture. In: Proc of International Symposium on Computer Architecture. 2013, 225–236
- [81] Wang A, Gaudet M, Wu P, et al. Evaluation of Blue Gene/Q hardware support for transactional memories. 2012. 127–136
- [82] Intel R. Intel R 64 and IA-32 Architectures. Software Developer's Manual. 2015.
- [83] Herlihy M, Eliot J, Moss B. Transactional Memory: Architectural Support For Lock-free Data Structures. In: Proc of International Symposium on Computer Architecture. 1993, 289–300
- [84] Dice D, Herlihy M, Lea D, et al. Applications of the adaptive transactional memory test platform. Applications of the Adaptive Transactional Memory Test Platform Researchgate, 2008.
- [85] Afek Y, Levy A, Morrison A. Software-improved hardware lock elision. 2014, 212-221
- [86] Rajwar R, Goodman J R. Transactional lock-free execution of lock-based programs. 2002, 5–17
- [87] Intel 64 and IA-32 Architectures Optimization Reference Manual. Order Number, 2011.
- [88] Bobba J, Moore K E, Volos H, et al. Performance pathologies in hardware transactional memory. In: Proc of International Symposium on Computer Architecture. 2007, 81–91
- [89] Mitzenmacher M. Compressed bloom filters. IEEE/ACM transactions on networking, 2002, 10(5):604–612

附录 A 读学位期间所发表的学术论文

- 1. **Zhiwen Chen**, Xin He, Jianhua Sun, and Hao Chen. Have Your Cake and Eat it (too): A Concurrent Hash Table with Hardware Transactions. NPC 2017: THE 14TH IFIP INTERNATIONAL CONFERENCE ON NETWORK AND PARALLEL COMPUTING.(CCF C 类, SCI 刊源)
- 2. Xin He, **Zhiwen Chen**, Jianhua Sun, Hao Chen, and Dong Li. Exploring Synchronization in Cache Coherent Manycore Systems: A Case Study with Xeon Phi. International Conference on Parallel and Distributed Systems. ICPADS 2017.(CCF C 类)
- 3. Wenyong Zhong, Jianhua Sun, Hao Chen, Jun Xiao, **Zhiwen Chen**, and Chang Cheng. Optimizing Graph Processing on GPUs. IEEE Transactions on Parallel and Distributed Systems (Volume: 28, Issue: 4, April 1 2017)
- 4. 吴蓉晖, 汪宁, 孙建华, 陈浩, **陈志文**. 一种针对 JVM 运行时库安全策略的全自动检测方法, 电子学报, 2013, 41(1): 161-165 (EI 收录)

附录 B 读学位期间所参加的科研项目

- 1. A A A A A A A A A
- 2. A A A A A A A A A
- 3. A A A A A A A A A

致 谢

TODO: 1页