PANNON EGYETEM, Veszprém Villamosmérnöki és Információs Rendszerek Tanszék



Digitális Rendszerek és Számítógép Architektúrák (VEMKKN3214A)

5. előadás: Vezérlő egységek: huzalozott, mikroprogramozott módszerek

Előadó: Dr. Vörösházi Zsolt

voroshazi.zsolt@virt.uni-pannon.hu

M

Jegyzetek, segédanyagok:

- Könyvfejezetek:
 - □ http://www.virt.uni-pannon.hu
 - → Oktatás → Tantárgyak → Digitális Rendszerek és Számítógép Architektúrák (Nappali)

(chapter05.pdf)

- □ FPGA-s rész fóliákon
- Fóliák, óravázlatok .ppt (.pdf)
- Feltöltésük folyamatosan



Vezérlő egységek általánosan

- A számítógép vezérlési funkcióit ellátó szekvenciális egység.
- Feladata: az operatív tárban lévő gépi kódú utasítások értelmezése, részműveletekre bontása, és a szekvenciális (sorrendi) hálózat egyes funkcionális részeinek vezérlése (vezérlőjel- és cím-generálás)
- Vezérlő egység tervezésének lépései:
 - megfelelő technológia, és rendszerkomponensek kiválasztása
 - □ komponensek összekapcsolása a működési sorrendnek megfelelően
 - □ RTL leírás alkalmazása az akciók ill. adatátvitel pontos leírására
 - □ adatút (data-path) megtervezése (*legfontosabb*!)
 - kívánt vezérlő jelek azonosítása, meghatározása

M

Adatút (Data-path) tervezés szempontjai

- Gazdaságosság (költség)
- Interfész szükséglet (protokollok)
- Sebesség (S)
- Felület (A)
- Energia (disszipált teljesítmény) (P, D)
- Dinamikai tartomány (számrendszerek)
- Rugalmasság (többcélúság)
- Kezelhetőség (probléma, hiba során)
- Környezet (pl. ipari v. irodai használat?)




Vezérlő egységek fajtái:

- I. Huzalozott (klasszikus) módszerek (pl. korai RISC architektúrák):
 - □ Mealy-modell,
 - Moore-modell (Példa: FIR szűrő tervezése FSM állapotgép segítségével).
 - Multiplexeres / késleltetéses / Shift-regiszteres megvalósítások
- II. Mikroprogramozott ("reguláris" vezérlési szerkezettel pl. CISC, ill. mai RISC architektúrák):
 - □ Horizontális mikrokódos vezérlő,
 - Vertikális mikrokódos vezérlő.
- III. Programozható logikai eszközök (PLD):
 - ☐ Maszk-programozható: PLA, PAL, PROM, CPLD,
 - □ Újrakonfigurálható (szoftveresen): FPGA



Ismétlés:Kombinációs hálózatok

(K.H.) Kombinációs logikai hálózatról beszélünk: ha a mindenkori kimeneti kombinációk értéke csupán a bemeneti kombinációk pillanatnyi értékétől függ (tároló "kapacitás", vagy memória nélküli hálózatok).






Sorrendi hálózatok:

■ (S.H.) Sorrendi (szekvenciális) logikai hálózatról beszélünk: ha a mindenkori kimeneti kombinációt, nemcsak a pillanatnyi bemeneti kombinációk, hanem a korábban fennállt bementi kombinációk és azok sorrendje is befolyásolja. (A szekunder /másodlagos kombinációk segítségével az ilyen hálózatok képessé válnak arra, hogy az ugyanolyan bemeneti kombinációkhoz más-más kimeneti kombinációt szolgáltassanak, attól függően, hogy a bemeneti kombináció fellépésekor, milyen értékű a szekunder kombináció, pl. a State Register tartalma)

Vezérlő egységek alapjául szolgáló sorrendi hálózat!





ldőzítő – vezérlő egység:

- Az <u>időzítő (ütemező)</u> határozza meg a vezérlő jelek előállításának sorrendjét.
- Egy <u>időzítő-vezérlő</u> (TAC) egység általános feladata az egyes funkciók megvalósítását végző áramköri elemek (pl. ALU, memória elemek) összehangolt működésének biztosítása.
- Az időzítő-vezérlő áramkörök szekvenciális rendszerek – mivel az áramköri egységek tevékenységének egymáshoz viszonyított időbeli sorrendiségét biztosítják – melyek az aktuális kimenet értékét a bemenet, és az állapotok függvényében határozzák meg.

I. Klasszikus vezérlési módszerek:Huzalozott vezérlő egységek


1.) Mealy-modell

A sorrendi hálózatok egyik alapmodellje. Késleltetés: a kimeneten az eredmény véges időn belül jelenik meg! Korábbi értékek visszacsatolódnak a bemenetre: kimenetek nemcsak a bemenetek pillanatnyi értékétől, hanem a korábbi állapotoktól is függenek. Problémák merülhetnek fel az állapotok és bemenetek közötti szinkronizáció hiánya miatt (változó hosszúságú kimenetet - dekódolás). Ezért alkalmazzuk legtöbb esetben a második, Moore-féle automata modellt.

Három halmaza van: (Visszacsatolni az állapotregisztert a késleltetés

miatt kell)


- \square X a bemenetek,
- \square Z a kimenetek,
- □ Y az állapotok halmaza.
- Két leképezési szabály a halmazok között:
 - □ $\delta(Xn,Yn) \rightarrow Yn+1$: következő állapot fgv.
 - $\ \square\ \mu(Xn,Yn) \rightarrow Zn$: kimeneti fgv.





2.) Moore-modell

- A kimenetek közvetlenül csak a pillanatnyi állapottól függenek (bemenettől függetlenek v. közvetve függenek). Tehát a kimenetet nem a bemenetekhez, hanem az állapotoknak megfelelően szinkronizáljuk.
- Három halmaza van:
 - \square X a bemenetek,
 - \square Z a kimenetek,
 - □ Y az állapotok halmaza.
- Két leképezési szabályok
 - □ δ(Xn,Yn)→Yn+1 : köv. állapot fgv.
 - $\ \square\ \mu(Yn) \rightarrow Zn$: kimeneti fgv.



Input ⇒ Next-State ⇒ Present-State ⇒ Output





Szekvenciális vezérlő rendszerek

- A rendszer állapotait tároljuk, külön regisztereket definiálunk egy egyszerű számítógép (egycímű gép) blokkdiagramját felhasználva.
 - □ FSM: Finite State Machine véges állapotú autómata
- Regiszter-transzfer műveletek sora mutatja be ennek a késleltetéses vezérlő rendszernek a működését.

Egyszerű számítógép (egycímű gép) részletes blokkdiagramja


(vezérlő jelekkel)

IR LD-H

AND-H

Példa: 3 egyszerű utasítás

- ADD
- SUB
- AND





Példa: Egycímű gép vezérlési funkciója

Mivel példaként három egyszerű kétoperandusú utasítást (AND, ill ADD, SUB) akarunk végrehajtani egy egycímű gépen, ezért a második operandus értékét az ACC-ből kell betölteni!

Ehhez az ALU néhány alapvető funkciója:

Késleltetések!

$$T_{REG} = 40 ns$$

$$T_{MFM} = 200 ns$$

ALU_FUN		OUT function
0	0	bitenkénti AND (A_In, B_In)
0	1	bitenkénti OR (A_In, B_In)
1	0	inverz NOT (B_In)
1	1	bináris ADD (A_In, B_In)

[40 ns]

[40 ns]

[40 ns

[80 ns

NA.

Három utasítás RTL leírása


Table 5.2. Register Transfers for Three Instructions.


Register Transfers for Example

AND Instruction	ADD Instruction	SUBTRACT Instruction
$PC \rightarrow MAR$	$PC \rightarrow MAR$	$PC \rightarrow MAR$
$M[MAR] \rightarrow MBR$	$M[MAR] \rightarrow MBR$	$M[MAR] \rightarrow MBR$
$ \begin{array}{c} PC + 1 \longrightarrow PC \\ MBR \longrightarrow IR \end{array} $	$ \begin{array}{c} PC + 1 \\ MBR \end{array} \xrightarrow{PC} PC $	$ \begin{array}{c} PC + 1 \\ MBR \end{array} \xrightarrow{PC} PC $
$MBR \xrightarrow{\int} IR$	$MBR \stackrel{I}{\to} IR$	$MBR \xrightarrow{I} IR$
$MBR \rightarrow MAR$	$MBR \rightarrow MAR$	$MBR \rightarrow MAR$
$M[MAR] \rightarrow MBR$	$M[MAR] \rightarrow MBR$	$M[MAR] \rightarrow MBR$
MBR • ACC \rightarrow ACC	$MBR + ACC \rightarrow ACC$	$\neg MBR \rightarrow BUF$ 2's
		$\neg MBR \rightarrow BUF $ 2's $BUF + ACC + 1 \rightarrow ACC $ Comp


м


Három utasítás késleltetéses folyamat ábrája (delay flowchart)





PI: SUB művelethez tartozó időzítési diagram








Vezérlő Shift-regiszteres időzítővel

- Ez a megvalósítás az egyedi késleltetéses módszerhez nagyban hasonlít, ugyanis:
 - Adatút-diagrammot használunk a vezérlőjelek azonosítására,
 - Folyamat-diagrammot a regiszter-transzferek (RTL) ábrázolására, míg
 - Idő-diagrammot a vezérlőjelek kölcsönhatásának leírására.
- Három 8-bites Shift-regiszter segítségével generálja az impulzusokat (közvetve a vezérlő jeleket is).


Sorrendi vezérlő egységek megvalósítása Shift-regiszterekkel



M

74ALS164

8-bites serial in/paralel out shift regiszter




 Dsa / Dsb: két adatbemenet (egyiket lehet engedélyezőnek is definiálni)

•Qn: adatkimenetek

•CP: clock pulse

•MR: low master-reset

Több 74ALS164-et összekötve szinkron shift reg. kapunk



ŊΑ

1. módszer: "Nem-átlapoló" impulzusok


- Inicializáláskor a kívánt impulzus előállítását a START_PULSE_L beállításával érhetjük el, amelyet a teljes folyamat végéig "L" alacsony-aktív szinten tartunk. A következő órajelciklusban a PULSE_0-H jel állítódik be magas jelszintre rövid 40 ns-os impulzus ideig.
- A STOP_PULSE-L vezérlőjelet a PULSE_0-H jel negálásával kapjuk meg (abban az esetben, ha egy ciklus, azaz 40ns ideig tart). Az órajel minden egyes felfutó élére shiftelődik az impulzus. Ekkor nem lapolódnak át, mivel egymás utáni 40ns –os részekből állnak össze, és a megfelelő PULSE_XX kimeneti vezérlőjelek OR kapcsolatából képződnek.


2. módszer: "Átlapoló" impulzusok

- Bizonyos esetekben azonban nem kívánt impulzushibák ún. tüskék (glitch) keletkezhetnek (pl. ha az egyik jel alacsony szinten marad, a másik viszont magas jelszintre vált). Ezeket a nem megfelelő jelváltásokat vagy SET-RESET flip-flopok használatával küszöbölhetjük ki, vagy pedig alkalmazni kell az átlapoló impulzusok technikáját.
- Ezt az idődiagramot a jobboldali ábra mutatja. Két egység hosszú impulzusokat (80ns) egyszerűen létrehozhatunk a PULSE_1-H jel és az invertált STOP_PULSE-L jel OR kapcsolatával (a bal oldali ábra jeleiből!). Az így kapott impulzus mentes lesz a hibáktól, és kiküszöbölhetők a hazárdjelenségek.



"Nem-átlapoló" és "átlapoló" impulzusok bemutatása idődiagramon





Átlapoló hosszú impulzusok (80ns)

Mikrokódos vezérlők – reguláris vezérlési struktúrák



Ismétlés: Vezérlő egységek

- Általánosságban: a vezérlő egység feladata a memóriában lévő gépi kódú program utasításainak
 - □értelmezése (decode),
 - □ részműveletekre bontása,
 - és ezek alapján az egyes funkcionális egységek vezérlése (a vezérlőjelek megfelelő sorrendben történő előállítása).



Klasszikus vs. reguláris módszer

- Eddig a "klasszikus", késleltetéses módszereket tárgyaltuk (huzalozott és shift-regiszteres példákkal). A rendszer tervezésekor, miután a feladat elvégzéséhez szükséges vezérlőjeleket definiáltuk, meg kell határozni a kiválasztásuk sorrendjét, és egyéb specifikus információkat (rendszer ismeret, tervezési technikák, viselkedési leírások – pl.VHDL). Vezérlő egység:
 - □ Kombinációs hálózat (hard-wired = huzalozott), vagy
 - □ FSM: véges állapotú automata alapú.
- Wilkes (1951): A komplex, többcímű (operandusú), illetve vezérlési szerkezeteket "reguláris módszerrel" lehet gyorsítani, egyszerűsíteni: nevezetesen gyors memória elemeket kell használni az utasítássorozatok tárolásánál. Ugyan a klasszikus módszernél használt állapotgépekkel (FSM) modellezik a reguláris vezérlő egység működését, majd ezt a modellt transzformálják át mikrokódos memóriát (ami nem azonos az operatív memóriával!) használva. Az adatútvonal vezérlési pontjait memóriából (ROM) kiolvasott vertikális- vagy horizontális-mikrokódú utasításokkal állítják be!

29



Reguláris módszer: mikrokódos vezérlés tulajdonságai

- Mikrokód: gépi kódú utasításokat (IR) legalacsonyabb szintű áramköri (hw) utasítások sorozatára leképező köztes kód
- Szerepe: értelmezés (interpreter / translator) a fenti két szint között:
 - A gépi kódú utasítások változtatásának lehetősége (RISC, CISC), anélkül hogy a HW változna
 - Mai rendszerek olvasható mikrokódját gyors memóriában (általában ROM), vagy PLD-ben tárolják (írható esetben RAM, vagy Flash is lehet)
- Alkalmazás: CPU, GPU, lemezvezérlők, NPU (network processor unit)

30


leképezés



Mikroprogram = mikroutasítások sorozata

- Példa: Tipikus mikroprogram (~RTL-szintű utasítás szekvenciák sorozata):
- Load Reg[1] to the "A" side of the <u>ALU</u>
- Load Reg[7] to the "B" side of the ALU
- 3. Select the ALU to perform <a>2's-comp addition
- 4. Select the ALU's carry input to zero
- Store the result value in Reg[8]
- Update the "condition codes" with the ALU status flags ("Negative", "Zero", "Overflow", and "Carry")
- 7. Microjump (MicroPC) for the next microinstruction

FSM megvalósítása Memóriával




- to control points of data path
- 1.rész: szabályozza az eszköz működését a megfelelő állapotok sorrendjében
- 2.rész: szabályozza az adatfolyamot a megfelelő vezérlőjelek beállításával (assertion) az adatúton (vezérlési pontokon)



FSM megvalósítása Memóriával (folyt)

- Address Selection: (mint új elem) a következő utasítás (Next State), és beállítani kívánt vezérlőjel (control signal assertion) címére mutat a memóriában (~ ld. MAR).
- A memória címet (memory address-t) külső bemenő jelek és a present state együttesen határozzák meg. E cím segítségével megkapjuk az adott vezérlő információ pontos helyét a memóriában, ill. ez az információ, mint új állapot betöltődik a generált vezérlőjeleket tároló (Control Signal Register).
- Next-State kiválasztásához szükséges logikai memória méretét az aktuális állapotok száma, az állapotdiagram komplexitása, és a bemenetek száma határozza meg.
- Control Signal generálásához szükséges logikai memória méretét a bemenetek száma, a függvény (vezérlő jel) komplexitása, és a vezérlőjelek száma határozza meg.

"Általános" Mikrokódos vezérlő



Általános Mikrokódos vezérlő felépítése

- Micro Instruction Register: a "Present State" (aktuális állapot) regisztert + a Control Signal regisztert egybeolvasztja (az adatút vezérlővonalainak beállítása / kiválasztása). Mikroutasítások sorrendjében generálódik a vezérlőjel!
- Microcode Memory: a Control Signal Assertion Logic vezérlőjel generálás/beállítás + "Next-State" kiválasztása (mikroprogram eltárolása) összevonása
- Microcode Address Generator: a vezérlő jelet az aktuális mikroutasítások lépéseiként sorban generálja, de címkiválasztási folyamat komplex. Sebesség a komplexitás rovására változhat! (komplexebb vezérlési funkciót alacsonyabb sebességgel képes csak generálni). A következő cím kiválasztása még az aktuálisan futó mikroutasítás végrehajtása alatt végbemegy! Számlálóként működik: egyik címről a másik címre inkrementálódik (mivel a mikroutasításokat tekintve szekvenciális rendszerről van szó). Kezdetben resetelni kell.

"Általános" Mikrokódos vezérlők tulajdonságai


- Egy gépi ciklus alatt egy **mikroprogram** fut le (amely mikroutasítások sorozatából áll). A műveleti kód (utasítás opcode része) a végrehajtandó mikroprogramot jelöli ki. A mikrokódú memória általában csak statikus módon olvasható gyárilag konfigurált ROM, ha írható is, akkor dinamikus mikroprogramozásról beszélünk.
- Ha a mikroprogram utasításai szigorúan szekvenciálisan futnak le, akkor a címüket egy egyszerű számláló inkrementálásával megkaphatjuk. Memóriából érkező bitek egyik része a következő cím kiválasztását (Sequence Information), míg a fennmaradó bitek az adatáramlást biztosítják.
- Mai gyors félvezető alapú memóriáknak köszönhetően kis mértékben lassabb, mint a huzalozott vezérlő egységek, mivel ekkor a memória elérési idejével (~ns) is számolni kell (nem csak a visszacsatolt aktuális állapot késleltetésével.)



1.) Horizontális mikrokódos vezérlő

- Mindenegyes vezérlőjelhez saját vonalat rendelünk, ezáltal horizontálisan megnő a mikro- utasításregiszter kimeneteinek száma, (horizontálisan megnő a mikrokód). Minél több funkciót valósítunk meg a vezérlőjelekkel, annál szélesebb lesz a mikrokód.
- Ennek köszönhetően ez a **leggyorsabb** mikrokódos technika, mivel minden bit független egymástól ill. egy mikrokóddal többszörös (konkurens) utasítás is megadható.
 - PI: a megfelelő funkcionális egységeket (memória, ALU, regiszterek stb.) egyszerre tudjuk az órajellel aktiválni, ezáltal egy órajelciklus alatt az információ mindkét irányba átvihető. Növekszik a sebesség, mivel nincs szükség a vezérlőjelek dekódolását végző dekódoló logikára. Így minimálisra csökken a műveletek ciklusideje.
- Azonban nagyobb az erőforrás szükséglete, fogyasztása.

Horizontális mikrokódos vezérlő





2.) Vertikális mikrokódos vezérlő

- Nem a sebességen van a hangsúly, hanem hogy takarékoskodjon az erőforrásokkal (fogyasztás, mikrokódban a bitek számával), ezért is lassabb.
- Egyszerre csak a szükséges (korlátozott számú) biteket kezeljük, egymástól nem teljesen függetlenül, mivel közülük egyszerre csak az egyiket állítjuk be (dekódoljuk). A jeleket ezután dekódolni kell (több időt vesz igénybe). A kiválasztott biteket megpróbáljuk minimális számú vonalon keresztül továbbítani.
- A műveletek párhuzamos (konkurens) végrehajtása korlátozott. Dekódolás: log₂(N) számú dekódolandó bit -> N bites kimeneti busz. Több mikroutasítás szükségeltetik ⇒ így a mikrokódú memóriát "vertikálisan" meg kell növeli.

Vertikális mikrokódos vezérlő

