


Travaux pratique de Logique Programmable
L3 Alt RI : 2021-2022
ARTN53

Rémi Griot

1 Introduction


Durant les 2 séances de travaux pratiques, les étudiants vont concevoir un émetteur-récepteur série, ou contrôleur de liaison série, qu'ils vont implémenter en VHDL sur une carte FPGA. Le but est d'établir une communication entre un PC et une carte FPGA via le protocole série. A noter que dans notre cas, la liaison série passe par l'USB. On parle d'*UART over USB*



1.1 Objectifs

- Travailler sur toutes les étapes de conception (haut niveau d'abstraction -> bas niveau d'abstraction)
- Découverte du protocole RS232
- Consolidation des acquis concernant les outils de simulation

1.2 Rappels



1.3 Evaluation

Une archive organisée comme suit doit être déposée sur un dépôt à la fin de chaque séance de TP. Les étudiants seront évalués par binôme sur le travail rendu à la fin de chaque séance et sur des validations pendant la séance.

NOM#1_ NOM#2.zip

- Doc : dossier contenant un fichier word avec les réponses aux questions. Les questions sont en gras dans ce sujet.
- Src : Fichiers sources
 - Bench : Fichiers de simulation

2 Algorithmique

2.1 Etude de la liaison série-UART-RS232 (~30 min)


Après recherche, décrivez ce protocole de communication. (Combien de fils sont nécessaires, quels signaux transportent-ils, est-il synchrone ou asynchrone, combien de bits de data pour combien de bits de « contrôle », quel débit...)

Représentez une trame UART et l'expliquez.

2.2 Conception de l'automate (~30 min)

Comme décrit plus haut, le but du TP est d'échanger des données entre un PC et une carte FPGA. Dans un premier temps, nous allons travailler sur la partie de l'automate recevant les données envoyées par le PC. Nous allons concevoir un automate qui parallélise les données reçues en série et qui les affiche sur les LEDS de la carte.

En première approche, une étude la carte FPGA est nécessaire.



<https://digilent.com/reference/programmable-logic/arty-a7/reference-manual?redirect=1>

Retrouvez l'oscillateur (Oscillators/Clock) d'après la documentation. Quel est sa fréquence et le nom de son symbole ?

Sur quelles broches du FPGA sont connectés les LED ?

Sur quelles broches du FPGA sont connectés les fils concernant la liaison série ?

Définir les entrées et les sorties d'un automate destiné à être implanté sur la carte FPGA permettant la réception de données séries et l'affichage sur les leds.

Définissez un fonctionnement haut niveau de votre automate (nombre d'état, condition de transition)

3 Design et simulation (~ 120 min)

Définissez une stratégie de test concernant votre automate

La décrire en VHDL et la simuler .

Compléter l'architecture de votre automate en VHDL et la simuler

Durant la dernière heure, appeler le professeur pour valider votre avancement.

----- Fin de la première séance -----

4 Synthèse et implémentation

Option : Vous pouvez construire le projet vous-même. Pour se faire, vous aurez besoin du logiciel Vivado, dont vous pouvez télécharger une version gratuite (WebPack) à cette adresse.

<https://www.xilinx.com/products/design-tools/vivado/vivado-webpack.html>