

트랜지스터까지 내려간 SerDes 수신기

전류가 어디로 흐르고, 왜 그 소자가 있고, 논문의 손잡이가 회로의 무엇인가

TX 드라이버 → 채널 → CTLE → VGA → 샘플러 → CDR → FFE → DFE

0 왜 트랜지스터까지 내려가나

논문에는 손잡이가 여럿이다. 압축 세기 κ , 슬루율 S , CTLE 피킹, 지터 r_{jUI} . 지금까지 그것들은 그냥 숫자였다. " $\kappa=2.0$ 에서 교차점" 이라고 적어도 그것이 실리콘에서 무엇인지 — 입력 스윙 몇 mV 인지, 출력 시상수 몇 ps 인지 — 는 어디에도 없었다. 그러면 결론이 물리에 닿지 않는다.

여기서는 블록마다 회로를 놓고 전류가 어디로 흐르는지, 그 트랜지스터가 없으면 무엇이 깨지는지, 그리고 소자 파라미터에서 논문의 손잡이가 달힌 꼴로 어떻게 나오는지를 잇는다. 대응은 전부 `afe.py` 에 있고 `tests/test_afe.py` 가 `serdes.py` 와 맞대 본다 — 그림은 검사가 아니다.

고쳐 적는다: SPICE 와 PDK 가 있다

처음에는 "SPICE 도 공정 모델도 없으니 전부 1차 손계산" 이라고 적었다. 확인해 보니 틀렸다. 이 컨테이너에 `ngspice-42` 가 이미 깔려 있고, SkyWater `sky130` 의 BSIM4 모델 카드와 코너 파일(`tt·ff·ss·fs·sf`)이 **PyPI 휠 안에** 그대로 들어 있다(파일 머리말이 "for use by ngspice using the .lib statement" 라고 적어 놓았다). GitHub 도 apt 도 막혀 있지만 PyPI 는 열려 있다.

`pdk.py` 가 그것을 스스로 받아 푼다(필요한 셀만 34.5 MB). 그래서 §3 의 κ 대응은 진짜 소자 모델로 다시 썼고, 손계산 하나가 고쳐졌다.

그래도 여기 없는 것: 레이아웃 · 기생 추출(PEX) · 몬테카를로 미스매치 · 실측 실리콘. 기하와 배선이 빠진 회로도 수준 시뮬레이션이다.

1 TX CML 드라이버 — 전류를 좌우로 던진다




그림 1. CML(current-mode logic) 출력 드라이버. 빨간 선이 V_{i+} 가 높을 때의 전류 경로다 — $V_{DD} \rightarrow R_D \rightarrow M_1$ 드레인 → 채널 → 소스 → 꼬리 노드 → M_3 → 접지. 오른쪽 가지에는 전류가 **하나도** 안 흐른다.

1.1 전류가 어디로 흐르나

꼬리 전류원 M_3 이 I_{SS} 를 뽑고 있다. 입력이 높은 쪽 스위치가 **그 전류를 통째로** 받는다. 받은 쪽 드레인이 $V_{DD} - I_{SS} \cdot R_{eff}$ 로 내려가고 다른 쪽은 V_{DD} 에 남는다. 그래서 차동 스윙이

$$V_{swing}(\text{차동}) = 2 \cdot I_{SS} \cdot R_{eff}, \quad R_{eff} = R_D \parallel (Z_0/2)$$

다. 스위치는 **증폭하지 않는다** — 전류의 길이를 고를 뿐이다. 전압 이득 단이 없고 노드가 늘 두 값 중 하나라서 CML 이 빠르다.

1.2 M_3 이 없으면 무엇이 깨지나

꼬리 전류원을 빼면 스위치 두 개가 그냥 저항 분배기가 된다. 그러면 출력 스윙이 **입력 공통 모드를 따라 흔들린다** — 온도·공정·앞단 바이어스가 바뀔 때마다 송신 진폭이 바뀐다. **스윙을 $I_{SS} \cdot R$ 로 못 박는 것이 그 트랜지스터 하나의 일이고**, 대가는 헤드룸 $V_{DS,sat}$ 한 칸이다. 규격이 송신 진폭을 좁게 묶으므로(예: $800 \text{ mV}_{ppd} \pm \text{얼마}$) 이 소자는 협상 대상이 아니다.

1.3 논문의 S 가 회로에서 무엇인가 — 그리고 말이 안 된다

출력 노드에 C_L(패드·ESD·패키지)이 매달려 있고 전류가 I_{SS} 로 막혀 있으므로 최대 기울기가 I_{SS}/C_L 이다. 한 표본 시간 T_s 동안 움직일 몫을 스윙으로 나누면 serdes.슬루 의 정규화된 S 이고, V_{swing} = I_{SS}·R_{eff} 를 넣으면 전류가 약분된다:

$$S = (I_{SS}/C_L) \cdot T_s / (I_{SS} \cdot R_{eff}) = T_s / (R_{eff} \cdot C_L)$$

S 는 전류가 아니라 시상수의 문제다. 꼬리 전류를 키우면 스윙과 슬루가 같이 커져 정규화된 S 는 그대로다. 그런데 이 식으로 논문이 쓴 S 를 되짚으면:

논문의 S	T = T _S /S	UI 로	3 DB 대역
0.050	125 ps	2.5 UI	1.27 GHz
0.020	312 ps	6.2 UI	0.51 GHz
0.015	417 ps	8.3 UI	0.38 GHz
제대로 된 20 GBd 드라이버 (I=8 mA · R _{eff} =16.7 Ω · C _L =60 fF)	1.0 ps	0.02 UI	159 GHz

표 1. 논문의 슬루율 값을 시상수로 되돌린 것(20 GBd · sps 8 · UI = 50 ps · 표본 6.25 ps).
논문이 쓴 S 는 출력 시상수가 2.5~8.3 UI 인 드라이버에 해당한다. 20 GBd 에서 그런 드라이버는 없다 – 눈이 열릴 수가 없다. 실제 CML 은 S ≈ 6.25, 즉 슬루 제한이 아예 걸리지 않는 영역이다.
이것이 §15 에서 "슬루율로는 가르는 창을 못 찾았다" 는 실측 결과의 회로적 까닭이다. 그 손잡이는 물리적으로 닿을 수 없는 구석을 쏘고 있었다.

2 CTLE — 올리는 것이 아니라 저주파를 깎는 것




그림 2. 소스 축퇴 차동쌍. 저주파에서는 R_S 가 이득을 깎고, 고주파에서는 C_S 가 R_S 를 단락시켜 축퇴가 사라진다. 그 차이가 피킹이다.

축퇴 저항 R_S 는 저주파 이득을 $g_m R_D / (1 + g_m R_S / 2)$ 로 깎는다. 주파수가 오르면 C_S 가 소스를 단락시켜 축퇴가 사라지고 이득이 $g_m R_D$ 로 돌아온다.

$$\omega_z = 1 / (R_S C_S) \quad \omega_{p1} = (1 + g_m R_S / 2) / (R_S C_S) \quad \omega_{p2} = 1 / (R_D C_L) \quad \text{피킹} = 1 + g_m R_S / 2$$

CTLE 는 신호를 올리는 것이 아니라 저주파를 깎는 것이다. 그래서 잡음도 같이 올라가고, 피킹을 올린다고 BER 이 계속 좋아지지 않는다 — serdes.CTLE 머리말이 적은 그 사실의 회로적 까닭이 여기서.

그런데 serdes.CTLE 는 이 회로가 아니다 — 3.73 dB 어긋난다

시뮬레이터는 1영점 2극점 꼴을 쓰지만 두 극점을 극점비·A 와 극점비·2 로 묶어 둔다. 부하 극점 $1 / (R_D C_L)$ 을 따로 줄 수가 없다. $g_m = 20 \text{ mS}$ · $R_D = 500 \Omega$ · $R_S = 400 \Omega$ · $C_S = 80 \text{ fF}$ · $C_L = 40 \text{ fF}$ (피킹 14.0 dB)로 맞춰 보면 대역 안에서 최대 3.73 dB, Nyquist 에서 -3.73 dB 어긋난다.

그러므로 회로값으로 시뮬레이터를 몰 수 없다. 이것을 "갈다" 고 적으면 거짓이 된다. 회로 그대로의 응답이 필요하면 afe.ctle적용() 을 쓴다 — 같은 파형에 진짜 전달함수를 건다.

3 VGA · AFE — tanh 는 근사가 아니다

차동쌍의 대신호 전달은 영역에 따라 두 꼴이다.

약반전 · BJT $I_{od}/I_{SS} = \tanh(v_{id} / (2 n V_T))$ (정확)

강반전 $I_{od}/I_{SS} = (v_{id}/\sqrt{2}V_{ov}) \cdot \sqrt{(2-(v_{id}/\sqrt{2}V_{ov})^2)}/\sqrt{2}$, $|v_{id}| < \sqrt{2} \cdot V_{ov}$

약반전에서는 tanh 가 근사가 아니라 정확한 답이다 — 전류가 전압의 지수이기 때문이다. serdes. 압축하기 가 쓰는 그 함수가 이것이고, 맞대 보면 최대 차이가 0(부동소수점 한계 2×10^{-16})이다.

한계 스케일이 소자가 정하므로 논문의 κ 가 입력 스윙으로 번역된다:

$\kappa = V_{in,rms} / V_{lim}$, $V_{lim} = 2nV_T \approx 67 \text{ mV}$ (약반전, $n=1.3$, 300 K) 또는 $\sqrt{2} \cdot V_{ov} \approx 141 \text{ mV}$ (강반전, $V_{ov}=100 \text{ mV}$)

논문의 K	약반전 쌍 ($2nV_T = 67 \text{ mV}$)	강반전 쌍 ($\sqrt{2}V_{ov} = 141 \text{ mV}$)	뜻
1.0	67 mV rms	141 mV rms	무릎에 막 닿는다
1.6	108 mV rms	226 mV rms	곱셈기 0개 팔이 버티는 끝
2.0	134 mV rms	283 mV rms	신경망이 이기기 시작하는 자리

표 2. κ 는 AFE 입력 스윙이다. 25 dB 채널을 지난 800 mV_{ppd} 송신이 수신단에서 수십 mV 로 남고 AGC 가 그것을 올린다. 즉 논문이 잡은 교차점 $\kappa \approx 2$ 는 AFE 입력이 포화 무릎을 넘어서는 자리다.

그러므로 그 경계는 설계로 옮길 수 있다 — V_{ov} 를 올리거나(헤드룸·전력 대가), AGC 를 앞에 두거나, 축퇴를 더 걸면 같은 채널에서도 κ 가 내려간다. 논문의 " $\kappa=2.0$ 에서 뒤집힌다" 는 물리 상수가 아니라 앞단 설계의 함수다.

3.1 SPICE 가 고쳐 준 것 — V_{lim} 은 상수가 아니다

sky130 nfet_01v8(BSIM4, tt 코너, $L=1 \mu\text{m} \cdot W=10 \mu\text{m}$)로 차동쌍 대신호 전달을 DC 스윕했다. 먼저 기본이 맞는다 — 약반전 gm/I_D 가 30.5 1/V 로 이론 최대 $1/(nV_T)=29.7$ 과 3 % 안에서 맞고(그래서 $n \approx 1.27$), 전류가 완전히 쏠린다($|I_{od}/I_{SS}| \rightarrow 1.000$).

I_{SS}	소자당 I_D	V_{LIM} (원점 기울기의 역수)	TANH 와 최대차
0.2 μA	0.1 μA	78 mV	0.012
2 μA	1 μA	87 mV	0.013

I _{SS}	소자당 I _D	V _{LIM} (원점 기울기의 역수)	TANH 와 최대차
20 μ A	10 μ A	117 mV	0.034
200 μA	100 μA	297 mV	0.105

표 2-b. 바이어스에 따른 tanh 스케일(sky130 nfet_01v8 · tt · ngspice-42, 9초).

이론 약반전 극한은 $2nV_T = 67$ mV 인데 실제로는 78~297 mV 다. 깊은 약반전으로 갈수록 67 mV 와 tanh 에 수렴하고 (오차 0.012), 강반전으로 갈수록 둘 다 멀어진다(오차 0.105). 닫힌 꼴이 맞는 극한을 가리키지만 상수가 아니다.

그래서 표 2 를 이렇게 읽어야 한다

" $\kappa=2.0$ = 입력 134 mV rms" 는 약반전 극한의 값이다. 20 GBd 앞단은 소자당 수백 μ A 를 쓰므로 $V_{lim} \approx 300$ mV 쪽이고, 거기서는 $\kappa=2.0$ 이 입력 600 mV rms 다. κ 를 mV 로 옮길 때는 바이어스를 같이 적어야 한다 — 그리고 그만큼 스윙이 커야 그 압축이 걸린다는 뜻이므로, 논문의 교차점은 생각보다 먼 자리다.

4 샘플러 — StrongARM 래치는 증폭하지 않는다




그림 3. StrongARM 래치. 점선이 교차 결합이다 — 한쪽 출력이 반대쪽 NMOS·PMOS 게이트를 몬다. M_clk 이 켜지는 순간부터 양의 되먹임이 걸린다.

네 단계로 돈다. ① 리셋(clk 낮음): PMOS 넷이 내부 노드를 V_{DD} 로 올려 놓고 꼬리는 꺼져 있다 — 정적 전류 경로가 없다. ② 표본(clk 오름): 꼬리가 켜지고 입력쌍이 입력 차이에 비례해 두 노드를 서로 다른 속도로 끌어내린다. 여기서 초기 차이 ΔV_0 가 생긴다. ③ 재생: 교차결합 인버터가 켜지면 $\Delta V(t) = \Delta V_0 \cdot e^{-(t/\tau)}$, $\tau = C_L/g_m$ 으로 지수로 벌어진다. ④ 유지: SR 래치가 붙는다.

이 회로에는 증폭기가 없다. 이득을 만드는 것이 아니라 작은 차이를 시간으로 키운다. 그래서 정적 전력이 0 이고 아주 빠르다.

여기서 내 예상이 틀렸다 — 바닥의 원인은 비교기가 아니다

"§17.2 의 오류 바닥을 이 재생 한계가 정한다" 고 적어 두었다가 재 보니 아니었다.

$g_m=5\text{ mS} \cdot C_L=25\text{ fF}$ 면 $\tau=5\text{ ps}$ 이고 50 ps 안에 10τ 만큼 벌어져 감도가 **41 μV** 다. 그런데 7비트 ADC 의 LSB 는 AFE 입력 rms 67 mV 에서 **2,617 μV** 다.

비교기 감도 41 $\mu\text{V} \ll$ ADC LSB 2,617 μV (64배)

바닥을 정하는 것은 양자화 계단이다. 이것은 실측과도 맞는다 — §17.2 의 바닥이 ADC 비트에 따라 $1.13\text{e-}2 \rightarrow 5.7\text{e-}3 \rightarrow 1.1\text{e-}3$ 으로 내려갔다. 비교기가 원인이었다면 ADC 비트를 올려도 안 움직였어야 한다. 회로 쪽 계산이 어느 기구가 지배하는지 먼저 맞췄고, 측정이 그것을 확인했다.

4.5 SPICE 가 더 고쳐 준 것 — CTLE 매핑과 오프셋

4.5.1 serdes.CTLE 는 꼴이 아니라 매핑이 틀렸다

§2 에서 "시뮬레이터가 3.73 dB 어긋난다" 고 적었다. sky130 으로 실제 소스 축퇴 CTLE 를 AC 스위치해 보니(피킹 4.14 dB @ 1.12 GHz) 그 읽기가 거칠었다.

맞추는 방법	최대 잔차 (10 MHz ~ 12 GHz)
회로값을 ctle환산 으로 옮겨 넣기	3.73 dB
serdes.CTLE 세 파라미터를 자유 맞춤	1.56 dB
내 달힌 꼴(afe.ctle전달, 구조가 같다)로 맞춤	1.27 dB

표 2-c. 실제 sky130 CTLE 곡선을 두 모형이 얼마나 맞추나.

1영점 2극점 꼴 자체는 쓸 만하다(1.56 dB). 남은 1.3~1.6 dB 는 C_{gd} 앞먹임·출력 컨덕턴스처럼 어느 3-파라미터 모형도 못 답는 것이다(내 달힌 꼴도 1.27 dB 남는다).

그러므로 바른 문장은 "꼴이 틀렸다" 가 아니라 "회로값을 파라미터로 옮기는 식이 틀렸다" - 회로로 시뮬레이터를 몰려면 환산이 아니라 맞추를 해야 한다.

4.5.2 바닥의 기여자는 둘이다 — 재생 감도가 아니라 오프셋

§4 에서 "바닥은 양자화가 정한다(비교기 41 μV 대 LSB 2,617 μV)" 고 적었다. 맞다 — 다만 그때 켜 것은 재생 감도였고, 비교기에는 다른 한계가 있다: **미스매치 오프셋**. sky130 tt_mm 코너로 몬테카를로를 돌렸다.

기여자	크기	LSB 대비	줄이는 법
비교기 재생 감도	41 μV	0.016	-(이미 작다)
비교기 오프셋 σ	1,400~2,000 μV	0.55~0.75	면적(Pelgrom)
ADC LSB (7비트)	2,617 μV	1.00	ADC 비트

표 3-b. §17.2 오류 바닥의 기여자(sky130 tt_mm · W=20 μm · L=0.5 μm · nf=4 · $I_D=100 \mu\text{A}$).

대조로 미스매치 없는 tt 코너를 돌리면 오프셋이 정확히 0(2.4e-14 mV)이다 - 측정이 살아 있다.

양자화와 오프셋이 같은 자리에 있고 재생 감도만 멀리 있다. 그리고 Pelgrom 이 실제로 선다 - 면적 40 → 160 μm^2 에서 σ 가 1.59 → 0.69 mV 로 줄고(1/√면적 예측 0.79 mV 의 0.87배), 같은 면적이면 W 로 키우든 L 로 키우든 같다(0.740 vs 0.789 mV).

즉 바닥의 이 몫은 면적으로 살 수 있고, 나머지 몫은 ADC 비트로 산다.

CML 에지는 못 했다 — 숫자를 안 심는다

serdes.슬루 의 S 를 실제 드라이버에서 재려고 세 번 지었고 세 번 다 못 믿을 값이 나왔다. 큰 소자(총 8,000 μm)로는 스윙이 1,274 mV_{ppd} 로 이상적 $2 \cdot I \cdot R_{\text{eff}} = 400 \text{ mV}$ 를 넘었고, 작은 소자로는 꼬리 노드가 -0.337 V 로 내려갔다 — 이상적 전류원이 그 소자로 실현 불가능한 전류를 강요하고 있다는 뜻, 즉 설계가 자기모순이다. .meas 로 에지를 재려 했더니 창 밖 교차를 잡아 상승 시간이 음수로 나왔다.

진짜 꼬리 트랜지스터와 헤드룸 예산을 세우고 크기를 제대로 잡아야 하는데, 그것은 이 문서의 범위를 넘는 회로 설계다. 그래서 S 의 SPICE 값은 내지 않는다. §1.3 의 달힌 꼴 결론(논문의 S 는 시상수 2.5~8.3 UI 에 해당한다)은 그대로 두고, "실제 드라이버가 정확히 얼마인지" 는 안 켜 것으로 남긴다. 못 믿을 숫자를 심는 것이 안 심는 것보다 나쁘다.

5 CDR — 남는 것은 루프 대역 위 다

Alexander(2× 오버샘플) 위상검출기 → 전하펌프 → 루프필터 → 위상보간기. 위상검출기는 빠른가 늦은가 한 비트만 낸다. 전하펌프가 그 한 비트로 커패시터에 전하를 넣거나 뺀다. 여기도 곱셈기가 없다.

루프가 저역통과로 위상을 따라가므로 남는 것은 $1-H(f)$ 다 — 루프 대역 아래 지터는 따라가고 위는 그대로 남는다.

루프 대역	입력 지터	잔류	논문의 값과
2 MHz	0.176 UI	0.057 UI	0.05 UI 에 해당
4 MHz	0.176 UI	0.047 UI	
10 MHz	0.176 UI	0.036 UI	
30 MHz	0.176 UI	0.023 UI	

표 3. 잔류 지터. 논문이 쓴 $rj_{UI} = 0.05$ 는 루프 대역 ~2 MHz 짜리 CDR 에 해당한다 — 현실적이다. 0.15 UI 는 이 프로파일로는 안 나오는 비관적인 값이고, 그 점에서도 구조 사이 순서가 안 뒤집혔다는 것은 여유가 있다는 뜻이다.

6 FFE — 키르히호프가 덧셈을 한다

아날로그 FFE 는 탭마다 차동쌍 하나를 두고 드레인을 한 노드에 묶는다. 각 탭의 꼬리 전류가 그 탭의 계수이고($w_k \propto I_k$), 부호는 차동 출력을 꼬아서 고른다.

$$V_{out} = R_L \cdot \sum_k \pm I_k \cdot \tanh(v_k / V_{lim})$$

덧셈기가 따로 없다 — 전류를 한 노드에 모으면 키르히호프가 해 준다. 그리고 곱셈기도 없다. 그런데 이것은 §16.4 의 분산 산술과도, 이 논문의 판정 표와도 다른 종류다: 여기서는 계수가 전류의 크기이고 곱셈을 소자의 선형 영역이 한다.

대가가 둘이다. (ㄱ) 탭마다 꼬리 전류를 상시로 먹는다 — $11\text{탭} \times 200\ \mu\text{A} = 2.2\ \text{mA}$ 가 신호와 무관하게 흐른다. (ㄴ) $\tanh$ 의 선형 구간 안에 있어야 하므로 입력 스윙이 제한된다 — κ 가 커지면 탭 자체가 비선형이 되어 계수의 뜻이 흐려진다. §3 의 κ 와 여기가 같은 제약이다.

7 DFE — 1 UI 안에 닫혀야 한다




그림 4. DFE 첫 탭 되먹임 고리. 표본 → 래치 판정 → 탭 DAC → 합산 노드가 **한 UI** 안에 끝나야 한다. 여기에 레지스터를 끼우면 판정이 한 UI 늦어 고리 자체가 깨진다 - 빼야 할 심볼이 이미 지나갔다.

$$t_{\text{latch}} + t_{\text{DAC}} + t_{\text{wire}} + t_{\text{setup}} \leq 1 \text{ UI}$$

보드율	1 UI	고리 지연	여유	
10 GBd	100.0 ps	31 ps	+69.0 ps	달함
20 GBd	50.0 ps	31 ps	+19.0 ps	달함
28 GBd	35.7 ps	31 ps	+4.7 ps	아슬아슬
56 GBd	17.9 ps	31 ps	-13.1 ps	안 달함

표 4. 첫 탭 타이밍 예산(래치 12 + DAC 8 + 배선 6 + 셋업 5 = 31 ps). 이 고리로는 **32.3 GBd** 가 한계다.

그 위로 가려면 **unrolled(투기적) DFE** 로 간다 - 두 가능한 판정을 **미리 둘 다** 계산해 두고 마지막에 맥스로 고른다. 곱셈기는 여전히 0개이고, 면적을 2배 내서 시간을 사는 것이다.

RTL 쪽에서 본 것과 같은 사실이다. eqrtl.ffe_dfe 의 파이프라인 단을 FFE 쪽에는 넣을 수 있어도 DFE 되먹임에는 못 넣는다고 적은 그 줄의 회로적 까닭이 여기다. FPGA 든 커스텀이든 되먹임 고리는 한 심볼 시간 안에 닫혀야 한다는 제약이 같다.

8 대응표 — 손잡이가 회로의 무엇인가

논문의 손잡이	회로	달한 끝
압축 κ	AFE·VGA 차등쌍 포화	$\kappa = V_{in,rms} / V_{lim}$
$\kappa \rightarrow mV$ 환산	sky130 nfet_01v8 (BSIM4)	$V_{lim} =$ 원점 기울기의 역수
슬루 S	TX CML 출력 RC	$S = T_s / (R_{eff} \cdot C_L)$
CTLE 피킹	소스 축퇴쌍	$1 + g_m R_S / 2$ 매핑
지터 rjUI	뱅뱅 CDR 루프	$\int 1-H ^2 S_\phi$
ADC 비트	StrongARM + 양자화	LSB vs 재생 감도 vs 오프셋 기여자 둘: LSB 2,
DfE 파이프라인 불가	1 UI 되먹임 고리	$\Sigma t \leq 1 \text{ UI}$

표 5. 여섯 대응. 초록 넷은 회로가 시뮬레이터를 확인해 준 것이고, 빨강 둘은 회로가 시뮬레이터의 결함을 잡아낸 것이다. 슬루 손잡이는 물리적으로 닿을 수 없는 구석을 쓸고 있었고(그래서 §15 에서 아무것도 안 나왔다), CTLE 는 시뮬레이터의 극점 배치가 회로와 다르다.