



# 计算机组成与设计实验课程报告

# 快速加法器设计实验报告

姓名	
学号	
院所	信息与电子工程学院

2024年9月26日

# 目录

1	实验目的			
2	实验设备			
3				
4				
5 实验过程与结果			· ·结果	4
	5.1	4 位先	·行进位加法器	. 4
		5.1.1	设计原理	. 4
		5.1.2	Verilog HDL 代码与设计分析	. 4
		5.1.3	ModelSim 仿真	. 6
	5.2	32 位注		. 7
		5.2.1	设计原理	. 7
		5.2.2	Verilog HDL 代码与设计分析	. 7
		5.2.3	ModelSim 仿真	
	5.3	32 位》		
		5.3.1	设计原理	. 12
		5.3.2	Verilog HDL 代码与设计分析	
		5.3.3	ModelSim 仿真	
6	遇到的问题及解决			18
7	思考	题		19
	7.1	为什么	、 公要进行时序仿真	. 19
	7.2	采用流	流水线技术有什么优缺点	. 19

# 1 实验目的

- 1. 掌握快速加法器的设计方法。
- 2. 熟悉流水线技术。
- 3. 掌握时序仿真的工作流程

# 2 实验任务与要求

- 1. 采用"进位选择加法"技术设计 32 位加法器,并对设计进行功能仿真和时序仿真。
- 2. 采用四级流水线技术设计 32 位加法器,并对设计进行功能仿真和时序仿真。

# 3 实验设备

装有 Vivado、ModelSimSE 软件的计算机

# 4 实验内容

- 1. 编写 4 位先行进位加法器的 VerilogHDL 代码,并用 ModelSim 软件进行功能仿真。
  - 2.32 位进位选择加法器的设计
- (1) 编写用 32 位进位选择加法器的 VerilogHDL 代码,并用 ModelSim 软件进行功能
  - (2) 对 32 位加法器进行时序仿真
- 3. 编写采用 4 级流水线技术的 32 位加法器的 VerilogHDL 代码,并对设计进行时序仿真。

# 5 实验过程与结果

### 5.1 4 位先行进位加法器

#### 5.1.1 设计原理

设计原理如下所示

两个加数分别为  $A_3A_2A_1A_0$  和  $B_3B_2B_1B_0$  ,  $C_{-1}$  为最低位进位。设两个辅助变量分别为  $G_3G_2G_1G_0$  和  $P_3P_2P_1P_0$  :  $G_i=A_i$  &  $B_i$  、  $P_i=A_i+B_i$  。

一位全加器的逻辑表达式可转化为

$$\begin{cases} S_i = P_i \overline{G}_i \oplus C_{i-1} \\ C_i = G_i + P_i C_{i-1} \end{cases}$$
(5.12)

利用上述关系,一个四位加法器的进位计算就变转化为

$$\begin{cases} C_{0} = G_{0} + P_{0}C_{-1} \\ C_{1} = G_{1} + P_{1}C_{0} = G_{1} + P_{1}G_{0} + P_{1}P_{0}C_{-1} \\ C_{2} = G_{2} + P_{2}C_{1} = G_{2} + P_{2}G_{1} + P_{2}P_{1}G_{0} + P_{2}P_{1}P_{0}C_{-1} \\ C_{3} = G_{3} + P_{3}C_{2} = G_{3} + P_{3}G_{2} + P_{3}P_{2}G_{1} + P_{3}P_{2}P_{1}G_{0} + P_{3}P_{2}P_{1}P_{0}C_{-1} \end{cases}$$

$$(5.13)$$

由式(5.13)可以看出,每一个进位的计算都直接依赖于整个加法器的最初输入,而不需要等待相邻低位的进位传递。理论上,每一个进位的计算都只需要三个门延迟时间,即产生G[i]、P[i]的与门和或门,输入为G[i]、P[i]、 $C_{-1}$ 的与门,以及最终的或门。同样道理,理论上最终结果 sum 的得到只需要四个门延迟时间。

实际上,当加数位数较大时,输入需要驱动的门数较多,其 VLSI 实现的输出时延增加很多,考虑到互连线的延时情况将会更加糟糕。因此,通常在芯片实现时先设计位数较少的超前进位加法器结构,而后以此为基本结构来构造位数较大的加法器。

图 1: 4 位先行进位加法器设计原理

#### 5.1.2 Verilog HDL 代码与设计分析

#### • 模块接口:

- a 和 b 是 4 位的输入信号,表示两个需要相加的 4 位二进制数。
- ci 是讲位输入, 用于处理低位加法器的讲位。
- s 是 4 位的和输出,表示加法结果。
- co 是进位输出,表示最高位的进位。

#### • 内部信号:

- g 是生成进位信号,用于表示在某些位上是否会产生进位。
- p 是传播进位信号,用于表示在某些位上是否会传播进位。
- c 是内部进位信号,用于存储每个位的进位值。

#### • 生成和传播进位:

- g 是通过 a 和 b 的按位与操作生成的。如果 a 和 b 的某一位都是 1, 则该位 会产生进位。
- p 是通过 a 和 b 的按位异或操作生成的。如果 a 和 b 的某一位不同,则该位 会传播进位。

#### • 计算进位:

- c[0] 直接等于输入的进位 ci。
- c[1] 到 c[3] 是通过生成进位和传播进位计算的。每一位的进位由前一位的 进位和当前位的生成进位或传播进位决定。
- co 是最高位的进位输出,由最高位的生成进位和传播进位决定。

#### • 计算和:

- s 是通过 p 和 c 的按位异或操作计算的。每一位的和由该位的传播进位和进 位值决定。

```
1
  module adder 4bits (
2
      input [3:0] a, // 4位输入a
3
      input [3:0] b,
                     // 4位输入b
4
                     // 进位输入
      input ci,
5
      output [3:0] s, // 4位和输出
6
                     // 进位输出
7
      output co
8
  );
9
      wire [3:0] g; // 生成进位
10
      wire [3:0] p; // 传播进位
11
      wire [3:0] c; // 内部进位
12
13
      // 生成和传播进位
14
      assign g = a \& b;
15
      assign p = a \hat{b};
16
```

```
17
       // 计算进位
18
       assign c[0] = ci;
19
       assign c[1] = g[0] | (p[0] & c[0]);
20
       assign c[2] = g[1] | (p[1] & c[1]);
21
       assign c[3] = g[2] | (p[2] & c[2]);
22
       assign co = g[3] | (p[3] \& c[3]);
23
24
       // 计算和
25
       assign s = p \hat{c};
26
27
   endmodule
28
```

### 5.1.3 ModelSim 仿真

对 4bits 先行进位加法器进行功能仿真, 仿真结果如下所示。仿真结果表示, 设计的 4 位先行进位加法器功能正常




图 2: 4 位先行进位加法器功能仿真

### 5.2 32 位进位选择加法器

#### 5.2.1 设计原理

设计原理如下所示

#### 2. 进位选择加法器结构

实际上,由超前进位加法器级联构成的多位加法器只是提高了进位传递的速度,其计算 过程与行波进位加法器同样需要等待进位传递的完成。

借鉴并行计算的思想,人们提出了进位选择加法器结构,或者称为有条件的加法器结构(conditional sum adder),其算法的实质是增加硬件面积换取速度性能的提高。二进制加法的特点是进位或者为逻辑 1,或者为逻辑 0,二者必居其一。将进位链较长的加法器分为 M 块分别进行加法计算,对除去最低位计算块外的 M -1 块加法结构复制两份,其进位输入分别预定为逻辑 1 和逻辑 0。于是, M 块加法器可以同时并行进行各自的加法运算,然后根据各自相邻低位加法运算结果产生的进位输出,选择正确的加法结果输出。图5.6 所示为 12 位进位选择加法器的逻辑结构图。12 位加法器划分为 3 块,最低一块(4 位)由 4 位超前进位加法器直接构成,后两块分别假设前一块的进位为 0 或 1 将两种结果都计算出来,再根据前级进位选择正确的和与进位。如果每一块加法结构内部都采用速度较快的超前进位加法器结构,那么进位选择加法器的计算时延为

$$t_{\text{CSA}} = t_{\text{carry}} + (M - 2)t_{\text{MUX}} + t_{\text{sum}}$$
 (5.14)

其中, $t_{\text{sum}}$ 、 $t_{\text{carry}}$ 分别为加法器的和与加法器的进位时延, $t_{\text{MUX}}$ 为数据选择器的时延。




图 5.6 12 位进位选择加法器原理图

图 3: 32 位进位选择加法器设计原理

### 5.2.2 Verilog HDL 代码与设计分析

设计分析 这段 Verilog 代码实现了一个 32 位超前进位加法器。该加法器通过调用多个 4 位超前进位加法器模块和多路复用器来实现。下面是对代码的详细分析:

#### • 模块接口:

- a 和 b 是 32 位的输入信号,表示两个需要相加的 32 位二进制数。

- ci 是进位输入,用于处理低位加法器的进位。
- s 是 32 位的和输出,表示加法结果。
- co 是进位输出,表示最高位的进位。

#### • 内部信号:

- C3, C7, C11, C15, C19, C23, C27, C31 是级间进位信号, 用于存储每个 4 位加法器的进位值。
- C7 0, C7 1, C11 0, C11 1, C15 0, C15 1, C19 0, C19 1, C23 0, C23 1, C27\_0, C27\_1, C31\_0, C31\_1 是内部进位信号,用于存储每个 4 位加法器 的进位值。
- S3 0, S3 1, S7 0, S7 1, S11 0, S11 1, S15 0, S15 1, S19 0, S19 1, S23 0, S23 1, S27 0, S27 1, S31 0, S31 1 是内部和信号,用于存储每 个 4 位加法器的和值。

#### • 生成 4 位加法器实例:

- 使用多个 4 位加法器实例来实现 32 位加法器。
- 对于第一个 4 位加法器实例,进位输入 ci 直接连接到模块的 ci 输入。
- 对于后续的4位加法器实例,进位输入连接到前一个4位加法器的进位输出。

#### • 多路复用器:

- 每个 4 位加法器实例都有两个版本,一个版本的进位输入为 0,另一个版本 的进位输入为1。
- 使用多路复用器选择正确的和输出和进位输出。

#### • 计算进位输出:

- 最终的进位输出 co 由最后一个 4 位加法器的进位输出决定。

### 代码实现 下面是代码的实现:

```
//32 bit 超前进位加法器
1
 module adder_32bits (
2
     input [31:0] a, // 32位输入a
3
     input [31:0] b, // 32位输入b
4
                    // 进位输入
     input ci,
5
     output [31:0] s, // 32位和输出
6
7
     output co
                    // 进位输出
```

```
);
8
9
       wire C3, C7, C11, C15, C19, C23, C27, C31; // 级间进位
10
       wire C7_0, C7_1, C11_0, C11_1, C15_0, C15_1, C19_0, C19_1, C23_0,
11
          C23_1, C27_0, C27_1, C31_0, C31_1; // 内 部 进 位
       wire [3:0] S3_0, S3_1, S7_0, S7_1, S11_0, S11_1, S15_0, S15_1, S19_0
12
          ,S19 1,S23 0,S23 1,S27 0,S27 1,S31 0,S31 1;//内部和
13
       //adder 4bits X X表示第x级, ci为X的加法器模块
14
       //mux 2to1 X表示第x级的mux模块
15
16
       //第0级
       adder_4bits_adder_4bits_0(.a(a[3:0]),.b(b[3:0]),.ci(ci),.s(
17
          s[3:0]),.co(C3));
       //第1级
18
       adder_4bits adder_4bits_1_1 (.a(a[7:4]),.b(b[7:4]),.ci(1'b1)
19
          , . s (S3_1), . co (C7_1);
       adder_4bits_adder_4bits_1_0(.a(a[7:4]),.b(b[7:4]),.ci(1'b0)
20
          , s(S3_0), co(C7_0);
       mux_2to1 mux_2to1_1(.sel(C3),.d0(S3_0),.d1(S3_1),.y(s[7:4])
21
          );
       assign C7 = C7_0 \mid (C7_1 \& C3);
22
       //第2级
23
       adder_4bits adder_4bits_2_1 (.a(a[11:8]),.b(b[11:8]),.ci(1'
24
          b1), s(S7_1), co(C11_1);
       adder_4bits adder_4bits_2_0(.a(a[11:8]),.b(b[11:8]),.ci(1'
25
          b0), s(S7_0), co(C11_0);
       mux_2to1 mux_2to1_2(.sel(C7),.d0(S7_0),.d1(S7_1),.y(s
26
          [11:8]);
27
       assign C11 = C11_0 \mid (C11_1 \& C7);
       //第3级
28
       adder_4bits_adder_4bits_3_1(.a(a[15:12]),.b(b[15:12]),.ci
29
          (1'b1), s(S11_1), co(C15_1);
       adder_4bits_adder_4bits_3_0(.a(a[15:12]),.b(b[15:12]),.ci
30
          (1'b0), s(S11_0), co(C15_0);
       mux_2to1 mux_2to1_3(.sel(C11),.d0(S11_0),.d1(S11_1),.y(s
31
          [15:12]);
32
       assign C15 = C15_0 \mid (C15_1 \& C11);
```

```
//第4级
33
       adder_4bits_adder_4bits_4_1(.a(a[19:16]),.b(b[19:16]),.ci
34
          (1'b1), s(S15_1), co(C19_1);
35
       adder_4bits_adder_4bits_4_0(.a(a[19:16]),.b(b[19:16]),.ci
          (1'b0), s(S15_0), co(C19_0);
       mux_2to1 mux_2to1_4(.sel(C15),.d0(S15_0),.d1(S15_1),.y(s
36
          [19:16]));
       assign C19 = C19_0 \mid (C19_1 \& C15);
37
       //第5级
38
       adder 4bits adder 4bits 5 1 (.a(a[23:20]),.b(b[23:20]),.ci
39
          (1'b1), s(S19 1), co(C23 1);
       adder_4bits adder_4bits_5_0(.a(a[23:20]),.b(b[23:20]),.ci
40
          (1'b0), s(S19_0), co(C23_0);
       mux_2to1 mux_2to1_5(.sel(C19),.d0(S19_0),.d1(S19_1),.y(s
41
          [23:20]);
       assign C23 = C23_0 \mid (C23_1 \& C19);
42
       //第6级
43
       adder_4bits_adder_4bits_6_1(.a(a[27:24]),.b(b[27:24]),.ci
44
          (1'b1), s(S23_1), co(C27_1);
       adder_4bits adder_4bits_6_0(.a(a[27:24]),.b(b[27:24]),.ci
45
          (1'b0), s(S23_0), co(C27_0);
       mux_2to1 mux_2to1_6 (.sel(C23),.d0(S23_0),.d1(S23_1),.y(s
46
          [27:24]));
       assign C27 = C27_0 \mid (C27_1 \& C23);
47
       //第7级
48
       adder_4bits adder_4bits_7_1(.a(a[31:28]),.b(b[31:28]),.ci
49
          (1'b1), s(S27 1), co(C31 1);
       adder_4bits adder_4bits_7_0(.a(a[31:28]),.b(b[31:28]),.ci
50
          (1'b0), s(S27_0), co(C31_0);
       mux_2to1 mux_2to1_7(.sel(C27),.d0(S27_0),.d1(S27_1),.y(s
51
          [31:28]);
       assign C31 = C31 0 | (C31 1 & C27);
52
       assign co = C31;
53
54
55
56
   endmodule
57
```

#### 5.2.3 ModelSim 仿真

对 32 位进位选择加法器进行功能仿真,仿真结果如下所示。功能仿真结果表示,设计的 32 位进位选择加法器功能正常




图 4: 32 位进位选择加法器功能仿真

在 vivado 中进行综合和实现后,对 32 位进位选择加法器进行时序仿真,仿真结果如下所示。

如图可以看到时序仿真中信号存在建立时间和毛刺等现象,时序仿真结果表示,设 计的 32 位进位选择加法器在考虑时序和硬件时延的情况下功能正常。




图 5: 32 位进位选择加法器时序仿真

### 5.3 32 位流水线加法器

#### 5.3.1 设计原理

设计原理如下所示

#### 2. 进位选择加法器结构

实际上,由超前进位加法器级联构成**的**多位加法器只是提高了进位传递的速度,其计算过程与行波进位加法器同样需要等待进位传递的完成。

借鉴并行计算的思想,人们提出了进位选择加法器结构,或者称为有条件的加法器结构(conditional sum adder),其算法的实质是增加硬件面积换取速度性能的提高。二进制加法的特点是进位或者为逻辑 1,或者为逻辑 0,二者必居其一。将进位链较长的加法器分为 M 块分别进行加法计算,对除去最低位计算块外的 M -1 块加法结构复制两份,其进位输入分别预定为逻辑 1 和逻辑 0。于是, M 块加法器可以同时并行进行各自的加法运算,然后根据各自相邻低位加法运算结果产生的进位输出,选择正确的加法结果输出。图5.6 所示为 12 位进位选择加法器的逻辑结构图。12 位加法器划分为 3 块,最低一块(4 位)由 4 位超前进位加法器直接构成,后两块分别假设前一块的进位为 0 或 1 将两种结果都计算出来,再根据前级进位选择正确的和与进位。如果每一块加法结构内部都采用速度较快的超前进位加法器结构,那么进位选择加法器的计算时延为

$$t_{\text{CSA}} = t_{\text{carry}} + (M - 2)t_{\text{MUX}} + t_{\text{sum}}$$

$$(5.14)$$

其中, $t_{\text{sum}}$ 、 $t_{\text{carry}}$ 分别为加法器的和与加法器的进位时延, $t_{\text{MUX}}$ 为数据选择器的时延。




图 5.6 12 位进位选择加法器原理图

图 6: 32 位进位选择加法器设计原理

### 5.3.2 Verilog HDL 代码与设计分析

设计分析 这段 Verilog 代码实现了一个 32 位四级流水线加法器。该加法器通过将 32 位加法运算分解为多个 8 位加法运算,并在每一级流水线中处理一部分加法运算,从而实现高效的 32 位加法运算。下面是对代码的详细分析:

#### • 模块接口:

- clk 是时钟信号,用于同步流水线寄存器。
- a 和 b 是 32 位的输入信号,表示两个需要相加的 32 位二进制数。
- ci 是进位输入,用于处理低位加法器的进位。
- s 是 32 位的和输出,表示加法结果。
- co 是进位输出,表示最高位的进位。

#### • 流水线寄存器:

- 定义了5级流水线寄存器,用于存储中间结果和进位信号。
- 每一级流水线寄存器在时钟上升沿时更新数据。

#### • 8 位加法器实例:

- 实例化了4个8位加法器,每个加法器处理8位的加法运算。
- 每个8位加法器的进位输入连接到前一级流水线寄存器的进位输出。

#### • 计算进位输出:

- 最终的进位输出 co 由最后一级流水线寄存器的进位输出决定。

#### • 计算和输出:

- 每一级流水线寄存器的和输出由当前级的 8 位加法器输出和前一级的部分和 组成。
- 最终的和输出 s 由最后一级流水线寄存器的和输出决定。

```
module adder 8bits (
1
      input [7:0] a, // 8位输入a
2
      input [7:0] b, // 8位输入b
3
                     // 进位输入
      input ci,
4
      output [7:0] s, // 8位和输出
5
                     // 进位输出
6
      output co
7
  );
8
      wire [1:0] carry; // 内部进位
9
10
      // 生成2个4位加法器实例
11
12
      genvar i;
13
      generate
          for (i = 0; i < 2; i = i + 1) begin : adder_gen
14
```

```
if (i = 0) begin
15
16
                    adder_4bits_adder_4bits_inst (
                         .a(a[3:0]),
17
18
                         .b(b[3:0]),
                         . ci (ci),
19
                         . s(s[3:0]),
20
                         .co(carry [0])
21
                    );
22
                end else begin
23
                    adder_4bits adder_4bits_inst (
24
25
                         . a (a [ i*4+3:i*4]),
                         .b(b[i*4+3:i*4]),
26
                         . \operatorname{ci}(\operatorname{carry}[i-1]),
27
                         . s(s[i*4+3:i*4]),
28
                         . co ( carry [ i ] )
29
                    );
30
                end
31
            end
32
       endgenerate
33
34
       assign co = carry[1];
35
36
   endmodule
37
38
   // 32位四级流水线加法器
39
   module pipeline_adder (
40
                           // 时钟信号
       input clk,
41
                          // 32位输入a
42
       input [31:0] a,
                          // 32位输入b
       input [31:0] b,
43
                           // 进位输入
       input ci,
44
       output [31:0] s, // 32位和输出
45
                   // 进位输出
       output co
46
47
   );
       // 定义5级流水线寄存器
48
       reg [31:0] a_reg1, a_reg2, a_reg3, a_reg4, a_reg5;
49
50
       reg [31:0] b_reg1, b_reg2, b_reg3, b_reg4, b_reg5;
       reg ci_reg1=0, ci_reg2=0, ci_reg3=0, ci_reg4=0, ci_reg5=0;
51
```

```
52
       reg [31:0] s_reg1 = 32'h0, s_reg2 = 32'h0, s_reg3 = 32'h0,
          s_reg4 = 32'h0;
       // 定义4个8位加法器的输入输出
53
        wire [7:0] s_wire1, s_wire2, s_wire3, s_wire4;
54
       wire co_wire1, co_wire2, co_wire3, co_wire4;
55
56
       // 第一级流水线寄存器
57
       always @(posedge clk) begin
58
59
            a_reg1 \le a;
            b reg1 \le b;
60
            ci reg1 <= ci;
61
       end
62
63
       // 第二级流水线寄存器
64
       always @(posedge clk) begin
65
            a_reg2 \ll a_reg1;
66
            b_{reg2} \le b_{reg1};
67
            ci_reg2 <= co_wire1;</pre>
68
            s_{reg1} \le \{24'b0, s_{wire1}\};
69
70
71
       end
72
       // 第三级流水线寄存器
73
       always @(posedge clk) begin
74
            a \operatorname{reg} 3 \le a \operatorname{reg} 2;
75
            b_reg3 \le b_reg2;
76
            ci_reg3 <= co_wire2;
77
            s_{reg2} \ll \{16'b0, s_{wire2}, s_{reg1}[7:0]\};
78
79
       end
80
81
       // 第四级流水线寄存器
82
       always @(posedge clk) begin
83
            a_reg4 \le a_reg3;
84
            b_reg4 \le b_reg3;
85
86
            ci_reg4 <= co_wire3;
            s_reg3 \le \{8'b0, s_wire3, s_reg2[15:0]\};
87
```

```
88
89
        end
90
        // 第五级流水线寄存器
91
        always @(posedge clk) begin
92
             a_reg5 \ll a_reg4;
93
             b reg5 \ll b reg4;
94
             ci_reg5 <= co_wire4;
95
             s_{reg4} \le \{s_{wire4}, s_{reg3}[23:0]\};
96
97
        end
98
99
        // 实例化4个8位加法器
100
        adder_8bits_adder_8bits_inst1 (
101
             .a(a_reg1[7:0]),
102
             .b(b_{reg1}[7:0]),
103
             . ci (ci_reg1),
104
             .s(s_wire1),
105
             .co(co_wire1)
106
        );
107
108
        adder_8bits_adder_8bits_inst2 (
109
             .a(a_reg2[15:8]),
110
             .b(b_{reg2}[15:8]),
111
             .ci(ci reg2),
112
             .s(s_wire2),
113
             .co(co_wire2)
114
        );
115
116
        adder_8bits_adder_8bits_inst3 (
117
             .a(a_reg3[23:16]),
118
             .b(b_reg3[23:16]),
119
             . ci (ci_reg3),
120
             .s(s_wire3),
121
             .co(co_wire3)
122
123
        );
124
```

```
125
        adder_8bits_adder_8bits_inst4 (
             .a(a_reg4[31:24]),
126
             .b(b_reg4[31:24]),
127
             . ci (ci_reg4),
128
             .s(s_wire4),
129
             .co(co_wire4)
130
        );
131
132
        // 输出结果
133
        assign s = s_reg4;
134
        assign co = ci_reg5;
135
136
    endmodule
137
```

#### 5.3.3 ModelSim 仿真

对 32 位流水线加法器进行功能仿真, 仿真结果如下所示。功能仿真结果表示, 设计的 32 位流水线加法器功能正常, 在第一个数据到达后, 经过四个时钟周期后, 输出了正确的结果。并实现了流水线的效果。



图 7: 32 位流水线加法器功能仿真

在 vivado 中进行综合和实现后,对 32 位流水线加法器进行时序仿真,仿真结果如下所示。

如图可以看到时序仿真中信号存在建立时间和时钟上升沿后的时延等现象,时序仿 真结果表示,设计的 32 位流水线加法器在考虑时序和硬件时延的情况下功能正常。




图 8: 32 位进位选择加法器时序仿真

# 6 遇到的问题及解决

在做流水线的时序仿真时,发现每次第一个信号经过四个时钟周期后才能输出结果为 0,但是后续的信号经过四个时钟周期后能够输出正确的结果。

经过研究发现,这跟 GSR 有关系,在综合后和实现后的时序仿真中,会自动触发全局置位/复位脉冲 (GSR),这会让所有的寄存器在仿真的前 100ns 内锁定其值在 timing-based simulation 中,仿真器会等待这个 100ns 的 GSR 释放后才会使激励生效。而功能仿真由于跟 timing 和器件特性无关,因此不会有这个问题。

一开始给的 tb 文件在 45ns 就给了输入,而在 45ns 时,GSR 还没有释放,所以仿真结果会丢失第一个信号。解决方法是修改 tb 文件,仿真开始的时候等待 100ns 以上,等 GSR 释放后再给输入信号。

# 7 思考题

## 7.1 为什么要进行时序仿真

- 验证时序特性: 时序仿真可以验证设计是否满足时序要求, 包括建立时间、保持时 间和时钟周期等。通过时序仿真,可以确保电路在实际工作中不会出现时序违例。
- 检测时序问题: 时序仿真可以帮助发现设计中的时序问题, 如竞争条件、毛刺和 时钟偏斜等。这些问题在功能仿真中可能无法检测到,但在实际电路中会导致不 稳定或错误的行为。
- 优化设计性能:通过时序仿真,可以分析电路的时序路径,找出关键路径和瓶颈, 从而优化设计,提高电路的工作频率和性能。
- 确保设计可靠性: 时序仿真可以验证设计在不同工艺角、温度和电压条件下的性 能,确保电路在各种工作环境下都能正常运行,提高设计的可靠性。

### 7.2 采用流水线技术有什么优缺点

#### • 优点:

- 提高吞吐量:流水线技术可以在每个时钟周期内同时处理多条指令,从而显 著提高处理器的吞吐量和整体性能。
- **提高资源利用率**:通过将指令执行过程分解为多个阶段,流水线技术可以更 有效地利用处理器资源,如算术逻辑单元(ALU)、寄存器和存储器等。
- **缩短指令执行时间**:流水线技术可以将指令执行时间分摊到多个时钟周期内, 从而缩短每条指令的平均执行时间,提高处理器的响应速度。

#### 缺点:

- 增加设计复杂度:流水线技术需要对指令执行过程进行精细的分解和调度, 增加了处理器设计的复杂度和实现难度。
- 引入流水线冒险: 流水线技术会引入数据冒险、控制冒险和结构冒险等问题, 需要额外的硬件和控制逻辑来解决这些问题,从而增加了设计的复杂性和功 耗。
- 增加分支延迟:在流水线中处理分支指令时,需要等待分支条件的计算结果, 从而引入分支延迟,影响处理器的性能。