
Výstupná správa

Meno: Adam Veselý

Login: xvesela00

Architektúra navrhnutého obvodu (RTL)

Schéma obvodu:



Popis funkcie

Komponenty


FSM – riadi chovanie obvodu, má 5 definovaných stavov, ktoré se menia na základe vstupov.

CLK _CNT – čítač, ktorý počítá hodinové cykly
BIT_CNT – čítač, ktorý počítá počet přijatých bitov (8 bitový)
DEMULTIPLEXOR – do konkrétných registrov posiela hodnoty DIN,
ktoré sú potom spojené do výstupu DOUT

Funkcionalita

Obvod je zložený z konečného automatu (FSM), čítača hodinových cyklov (CLK _CNT), čítača bitov (BIT_CNT) a demultiplexoru. Príchodom start-bitu (logická 0) sa obvod prepne do aktivného stavu (WAIT_FOR_FIRST_BIT), v kterom počká 23 clock cyklov. Potom je DATA_RECIEVE ACTIVE nastavený na 1. Postupne sa začne príjmať 8 bitov dat. Medzi prenosem každého bitu ubehne 16 clock cyklov. Pri každom prenosu je BIT_CNT zvýšený o 1. Demultiplexor pomocou selektoru (SEL) pošle datový vstup (DIN) na jeden z osem výstupných registrov. Registry sú potom zobrazené na výstup DOUT. To, že validácia prebehla správne, určuje "DOUT_VLD", ktorý je nastavený na hodnotu 1, akonáhle nahrajeme hodnotu posledného bitu.

Návrh automatu (FSM)



Popis funkcie

Moorové výstupy

CLK _ACTIVE – hodinový čítač, aktivný v stavoch WAIT_FOR_FIRST_BIT, READ DATA a WAIT FOR STOP BIT.

DATA_VALIDATE_ACTIVE – validácia prijatých dat, aktivný v stavu VALIDATE DATA.

DATA_RECIEVE_ACTIVE – prijmanie dat, aktivný v stavu READ_DATA. **Stavv**

NOT_ACTIVE – obvod je v neaktivnom stave.

WAIT_FOR_FIRST_BIT – obvod je aktivovaný, čaká sa na prvý bit.

READ DATA – data sú prijaté v podobe bitov.

WAIT_FOR_STOP_BIT – data sú prijaté.

VALIDATE_DATA – validácia dat.

Funkcionalita

Zo začiatku je obvod v stavu NOT_ACTIVE a čaká, kým dostane na vstup start-bit. Po príchodu logickej 0 prechádza do stavu WAIT_FOR_FIRST_BIT. V tomto stavu je 23 clock cyklov, kým prejde do stavu READ_DATA. Postupne je načítaných 8 bitov dat a stav následne zmenený na WAIT_FOR_STOP_BIT. Posledný stav VALIDATE_DATA začína, akonáhle na vstup príde stop-bit a CLK _COUNTER má hodnote 15. V tomto stavu prebehne validácia dat a schéma sa vrátí späť na začiatok do defaultného stavu NOT_ACTIVE.

Snímok obrazovky zo simulacií

