RISC-V 多协议逻辑分析仪

基于 MES50HP 的 RV32I 五级流水线 CPU 与八通道采集平台

项目	当前交付状态
处理器	RV32I 单周期参考模型与五级流水线，自动回归 PASS
FPGA	PGL50H-6IFBG484，板载晶振 50 MHz，交付设计经片上 PLL 工作在 85 MHz，主/备两个 bitstream 已生成
应用	8 通道 Raw 逻辑分析仪，UART/SPI 软件解析与 VCD 输出
版本	competition final candidate，J8 实体闭环连续 320/320 PASS

2026 全国大学生嵌入式芯片与系统设计竞赛

紫光同创 FPGA 创新设计赛道

技术报告候选版 2026 年 9 月 22 日

摘要

本项目在盘古 50 MES50HP 开发板上实现支持 RV32I 的处理器系统。开发过程先冻结单周期 CPU 作为架构参考，再实现 IF、ID、EX、MEM、WB 五级流水线，并加入数据前递、Load-Use 暂停、Branch/Jump 冲刷、随机背压与 Reset 中止处理。CPU Core 只通过统一取指事务、数据事务、提交 trace 和性能事件连接外部系统，RAM、UART、GPIO、地址译码、性能计数器与逻辑分析仪均位于 Core 外部。

当前自动化回归覆盖完整 RV32I 定向测试、上游 RV32UI Core 29 项与 Memory 10 项、GCC 裸机程序、Single Cycle 与 Pipeline 的完整退休 trace、官方 CoreMark CRC、逻辑分析仪采集与 Python/VCD 工具。交付 MES50HP 配置（`fpga/logic_analyzer_85m`，顶层 `mes50hp_logic_analyzer_pll_top`）已生成 bitstream 并通过 85 MHz 时序约束：All Constraints Met，Setup WNS +0.663 ns、Hold WHS +0.304 ns、估算 Fmax 90.0766 MHz；发布包同时保留已上板验证的 50 MHz 备用 bitstream。

同一 CoreMark 镜像的 Predictor Off/On 对比中，On 为 1,251,724 cycles、CPI 1.5907，相对 Off 的 1,604,264 cycles、CPI 2.0670 减少 21.98% 周期；这些仿真数值不替代实体板跑分。板载晶振为 50 MHz，交付设计经片上 PLL 工作在 85 MHz；实体 CoreMark 已在四个频点实测：50 MHz Score 46.816（1000 iterations、21.360 s）、80 MHz Score 74.905（2500 iterations、33.375 s）、85 MHz Score 79.587（2500 iterations、31.412 s）、90 MHz Score 84.269（2500 iterations、29.66 s），CoreMark/MHz 恒为 0.936，官方 CRC 全部 PASS。85 MHz 与交付时钟一致，因此交付口径的实体跑分是 Score 79.587、板级 CPI ≈1.50。以上实体分数与 CPI 全部来自 CoreMark 专用 bitstream，不来自交付的逻辑分析仪位流。

应用端提供八通道、256 点 Raw 缓存、可调采样分频、电平/上升沿/下降沿触发和触发前后采样。RISC-V 软件使用 MMIO 配置 Capture Engine，解析 UART/SPI 并通过 115200 8N1 串口发送样本，Python 工具复核协议并输出 VCD。软件、RTL、固件和约束已经收口；85 MHz 交付位流 MES50HP JTAG 下载 DONE=1，J8 static、counter、UART 和 SPI 四模式连续 320 次实体闭环零失败（首轮 80 次加三轮 soak 各 80 次），证据见 `release/evidence/logic_analyzer_board_85m/` 与 `release/evidence/logic_analyzer_board_85m_soak/`。

关键词

RISC-V RV32I 五级流水线 FPGA CoreMark MMIO 逻辑分析仪

1 项目目标与范围

作品以完整、可验证的 RV32I 处理器为主线，以可重构逻辑分析仪证明软硬件协同和 Core 外设解耦。竞赛版本固定使用 MES50HP，板载晶振为 50 MHz，交付设计经片上 PLL 工作在 85 MHz（并非把系统时钟固定在 50 MHz）。按 2026-09-29 经用户批准的范围变更，I-Cache、D-Cache、burst 与外部 DDR3 已由“本届不做”改为“本届要做”：机器模式 CSR/Trap/MRET 与定时器中断已实现并进入交付配置，Trap 契约 M-01…M-24 全部 PASS、独立断言 99/99 通过，板级裸机定时器中断演示已采集 12 次中断（自计时期中位数 12,517,376 拍 = 250.348 ms）；S1 板级 DDR3 冒烟测试 PASS（BIST 错误计数全程为 0），但 DDR3 尚未接入 CPU 存储路径，因此不宣称任何 DDR3 性能数字；S2 行式突发 PASS，总线周期 48 → 30（−37.5%）；S3 2 路组相联 I-Cache 与 S4 2 路组相联 D-Cache 功能正确，但实测均无净收益，按止损条件默认关闭。最终流水线加入经过 Predictor Off/On 对比验证的 16 项 BTB。本届仍不实现 AI/YOLO、HDMI、PCIe、千兆网和自定义 RISC-V 指令；RLE 仍冻结为赛后研究。

Cache 与突发这一路线的结论是诚实的负结果：S3 2 路组相联 I-Cache 使 cycles 从 1,251,724 变为 2,891,324（2.31× 变慢），S4 2 路组相联 D-Cache 使 cycles 从 1,251,724 变为 1,348,302（+7.7%），两者均已按止损条件默认关闭。原因是片内 BRAM 的访问延迟已经优于 Cache 命中延迟，在后端仍是 BRAM 的前提下 Cache 不可能产生净收益；只有真实 DDR3/HMIC 后端接入存储路径后才可能翻盘。交付位流与实体 CoreMark 分数均不含 Cache。

交付主线	实现内容	验收证据
ISA 与 Reference	RV32I 单周期 CPU	定向测试、RV32UI、GCC、提交 trace
流水线	五级数据通路与 Hazard	固定/随机背压、Reset、Reference 对比
性能	计数器与官方 CoreMark	CRC、CPI、PDS Timing/Resource
应用	8 通道 Raw 分析仪	独立 TB、SoC、Python/VCD、板级脚本
发布	85 MHz 主位流加 50 MHz 已验证备用位流	bitstream、报告、固件、SHA-256

证据口径

- RTL 仿真估算用于说明架构性能和官方 CRC，不写成实体跑分。
- PDS 数字来自综合、布局布线和时序报告，统一注明目标器件与约束频率（交付配置为 85 MHz，备用配置为 50 MHz）。
- 实体结论只接受板卡脚本、串口日志、Fabric Debugger 波形和断电复测记录。
- Cache 与 burst 的对比数字来自同一 CoreMark 镜像的对照实验；Cache 为默认关闭项，不得写成收益。
- DDR3 目前只有板级连通性结论，不宣称吞吐量或延迟数字。

- 交付包同时包含 85 MHz 主位流与已验证的 50 MHz 备用位流，满足 `docs/roadmap.md` Task 35 中“主版本失败时能切换已验证备用版本”的要求；备用位流是此前已上板验证的同一配置，不是未验证临时代码。
- 85 MHz 由片上 PLL 从板载 50 MHz 晶振生成，两者是同一交付设计的时钟来源，不属于两次不同交付。

2 系统架构

层级	职责	边界
Pipeline Core	RV32I 执行、流水级、Hazard、事务发起	不含设备地址和设备专用端口
SoC Interconnect	RAM/MMIO 译码与唯一响应汇合	统一 valid/ready 请求响应
基础外设	UART TX/RX、GPIO、性能计数器	Core 外部 MMIO 从设备
应用外设	Capture Engine、触发、BRAM、pattern generator	Application MMIO 子窗口
Board Wrapper	时钟、Reset、I/O 极性和 MES50HP 引脚	PDS .fdc 与板级顶层

取指端口和数据端口均采用单 outstanding 的 request/response 握手。请求只有在 valid 与 ready 同时为 1 时接受；等待期间地址、写数据与字节使能保持稳定。每个已接受事务产生且只产生一次响应，写副作用恰好发生一次。该契约使低速 UART、逻辑分析仪 MMIO 和同步 BRAM 都能通过背压接入，而不向 Core 增加 busy 或 done 信号。

地址映射

区域	地址	用途
RAM	0x00000000 起	程序与数据，配置按 SoC 参数确定
UART	0x10000000	TXDATA、STATUS、RXDATA
GPIO	0x10001000	LED 与输入寄存器
Performance	0x10002000..0x100020FF	十项 64-bit 计数器
Logic Analyzer	0x10002100..0x100021FF	配置、状态与 Raw 读取

3 RV32I 单周期参考模型

单周期 CPU 先完成寄存器堆、ALU、立即数生成、译码、分支比较、Load/Store 数据整理和行为级 IMEM/DMEM，再迁移到统一事务接口。Reference Model 输出退休 trace，包括 valid、PC、instruction、寄存器写回与 Store 地址、数据和字节使能。

指令类别	支持范围	边界策略
整数运算	全部 RV32I R/I ALU、LUI、AUIPC	x0 永远为零
Load	LB、LBU、LH、LHU、LW	自然对齐，非对齐无副作用
Store	SB、SH、SW	byte-enable，非对齐禁止写
控制流	六类 Branch、JAL、JALR	JALR target bit 0 清零
系统边界	FENCE 保守 no-op	FENCE.I/SYSTEM/CSR 非法且无副作用

上游 riscv-tests 固定版本中的 RV32UI Core 29 项和 Memory 10 项全部通过。两项 GCC 裸机程序覆盖启动栈、函数调用、循环、data/bss 与分支控制。Task 17 的正式 Reference Regression 汇总 14 个入口，支持故意篡改 rd_data 或 mem_data 后报告首个不同字段。

4 五级流水线与控制

流水级	主要工作	关键状态
IF	发起取指并接收响应	PC、请求 epoch、错误路径丢弃
ID	译码与寄存器读取	源寄存器使用位、立即数、控制信号
EX	ALU、分支、前递选择	redirect、load-use 检测
MEM	数据事务与等待	请求字段稳定、一次副作用
WB	寄存器写回与退休	trace 与性能事件

Hazard 处理

- Forwarding 选择 EX/MEM 为最高优先级，MEM/WB 为次优先级；Load、x0、无效或错误写回被排除。
- Load-Use 相关冻结 PC 与 IF/ID，并向 ID/EX 注入 Bubble；Store 和 Branch 的两个源操作数均参与检测。
- Branch、JAL 和 JALR 在 EX 级重定向并冲刷错误路径。被冲刷指令不得写 RegFile、RAM、MMIO 或提交 trace。
- 数据事务等待期间保持流水线状态，WB 值继续可前递；定向用例 `wb_hold` 覆盖该边界。

Task 23 汇总 10 个入口，覆盖一级/二级前递、同 rd 优先级、Load 到 ALU/Store/Branch、taken 与 not-taken、JAL/JALR、错误响应、随机背压和 Reset 中止。所有测试按退休顺序与 Reference Model 比较。

5 验证体系

层次	验证内容	当前结果
模块	RegFile、ALU、ImmGen、Decoder、Branch、Load/Store	全部独立 PASS
ISA	RV32UI Core 29 项、Memory 10 项	全部 PASS
Reference	14 个系统入口、首差检测	14 passed 0 failed
Pipeline	10 个 Hazard/背压/Reset/Trace 入口	全部 PASS
GCC	c_smoke 与 array_control，固定/随机延迟	trace 与状态一致
Application	采集、MMIO、SoC、UART 协议、Python/VCD	自动化全部 PASS
Release	范围审计、85 MHz 主位流与 50 MHz 备用位流、SHA-256	自动化 PASS

Debug 原则固定为沿 IF、ID、EX、MEM、WB 查找第一个错误周期和第一个错误信号。提交级比较优先于最终状态比较，因为它能够区分前递选择错误、错误路径提交、写回时机错误和 Store 数据错误。

最终自动化入口

`scripts/run_final_regression.ps1` 先运行 RV32I 与历史 Reference，再运行 Pipeline、GCC、性能计数器、CoreMark、应用和范围审计，最后核对交付主位流与 50 MHz 备用位流两者的存在性、长度与 SHA-256。Quick 模式跳过长 CoreMark 仿真，但不跳过其他安全检查。

6 CoreMark 与性能结果

官方 EEMBC CoreMark checkout 固定到提交 1f483d5b8316753a742cbf5590caf5bd0a4e4777。编译目标为 `-march=rv32i -mabi=ilp32`。fixed latency、random backpressure 和同步 FPGA memory model 均输出官方 CRC；50 MHz 点的正式镜像为 1000 iterations，80 / 85 / 90 MHz 点为 2500 iterations，串口收到 R 后启动。同一条流水线 RTL 修复取指交接空洞后，实体板 CoreMark 在 50 MHz 点达到 Score 46.816。修复前记录的 Score 29.559、CPI 2.3443 属于当时的历史测量，未登记在本次交付证据文件中，仅作参考，不作为交付数字引用。实体跑分与交付位流分开记账：四个频点的分数全部来自 CoreMark 专用 bitstream，交付使用的是逻辑分析仪位流，两类数字不混用。

实体板实测（权威数据）

实测频点	实体跑分与运行数据	CoreMark 专用源工程	证据类型
50 MHz	Score 46.816；1000 iterations；21.360 s；ticks 1,068,006,999	`fpga/coremark`（`mes50hp_coremark_top.sbit`）	实体板串口日志
80 MHz	Score 74.905；2500 iterations；33.375 s；ticks 2,670,014,377	`fpga/coremark_80m`（`mes50hp_coremark_pll_top.sbit`）	实体板串口日志
85 MHz（交付时钟）	Score 79.587；2500 iterations；31.412 s；ticks 2,670,014,377	`fpga/coremark_85m`（`mes50hp_coremark_pll_top.sbit`）	实体板串口日志
90 MHz	Score 84.269；2500 iterations；29.66 s；ticks 2,670,014,377	`fpga/coremark_90m`（`mes50hp_coremark_pll_top.sbit`）	实体板串口日志
CoreMark/MHz	0.936（四个频点一致）	四个独立位流交叉核对	Score 与时钟严格成比例
官方 CRC	四个频点全部 PASS	同一位流	Correct operation validated.

实测频点	cycles	instret	CPI（窗口敏感）
50 MHz	1,279,896,248	848,491,425	1.508
80 MHz	3,168,067,024	2,102,229,407	1.507
85 MHz（交付时钟）	3,246,595,732	2,149,346,653	1.510
90 MHz	2,843,232,531	1,907,328,726	1.490

第二张表的板级计数器取自 `release/evidence/` 下的 CoreMark 记录：50 MHz 为 `coremark_board.json`，80 / 85 / 90 MHz 分别为 `coremark_board_cm80_20260930.json`、`coremark_board_cm85_20260930.json`、`coremark_board_cm90_20260930.json`，均对应 CoreMark 专

用位流。四个频点的板级 CPI 都在 ≈1.50，交付时钟 85 MHz 点写作 ≈1.50，且不得按四位有效数字引用：同一颗位流两次运行实测 1.494 与 1.508，而 ticks、Score、flushes 逐位相同，说明性能计数器窗口边界带来约 ±1% 抖动。Score、ticks 与官方 CRC 精确可复现，CPI 不可以。

四个频点的 Score 与时钟严格成比例，CoreMark/MHz 恒为 0.936。85 MHz 一行与交付时钟一致，是交付口径的实体跑分；90 MHz 一行只说明 CPU 核心加最小 SoC 能跑 90 MHz 并跑完 CoreMark，不代表完整逻辑分析仪应用能在 90 MHz 工作（该频点 SPI 模式挂死，见下文时序章节）。

`fpga/coremark_95m` 工程存在，但 PDS 时序违例（WNS −0.391 ns），从未上板，本报告不给出任何 95 MHz 分数。完整频点数据见 `release/evidence/fmax_ceiling/README.md`。

RTL 仿真（同一 CoreMark 镜像，Predictor Off/On）

指标	Predictor Off	Predictor On	证据类型
cycles	1,604,264	1,251,724	RTL 仿真计数器
Instret	776,138	786,925	RTL 仿真计数器
CPI	2.0670	1.5907	Cycles / Instret
BTB hit / misprediction	0 / 161,742	221,615 / 69,120	RTL 仿真计数器
周期减少	—	−21.98%	同一镜像相对 Predictor Off

最终配置资源与时序

配置	LUT	FF	DRM	Setup WNS	Hold WHS	估算 Fmax
交付主版本 85 MHz（`fpga/logic_analyzer_85m`）	4814	3858	5.5	+0.663 ns	+0.304 ns	90.0766 MHz
已验证备用版 50 MHz（`fpga/logic_analyzer`）	4536	3852	5.5	+1.989 ns	+0.315 ns	55.5216 MHz

资源与时序数字来自 PDS 构建，两版均为 All Constraints Met，与 `release/evidence/automated_metrics.json` 及发布包 README 逐字段一致；布局布线后已实现 FF 为 3849（85 MHz 交付主版本）与 3843（50 MHz 备用版）。交付主版本的 85 MHz 时钟由片上 PLL 从板载 50 MHz 晶振生成：`50 MHz / IDIV 1 = PFD 50 MHz`、`× FDIV 17 = VCO 850 MHz`、`/ ODIV0 10 = 85.000 MHz`，为整数频率、无小数分频误差；PDS 自行推导该生成时钟并报 All Constraints Met，时序报告中该时钟名为 `clk_50m|u_pll/u_pll_85m/CLKOUT0_Inferred`，该生成时钟行给出的周期为 11.7647 ns（对应 85.0000 MHz，估算 Fmax 90.0766 MHz，Setup WNS +0.663 ns、Hold WHS +0.304 ns）。Fmax 相关口径分五类分别陈述，不得混用：交付配置 85 MHz（板级实测，J8 四模式连续 320 次零失败）；PDS 估算 90.0766 MHz；90 MHz 下 CoreMark 配置时序通过（slack +0.072 ns）并跑出 84.269，但完整

逻辑分析仪应用在该频点 SPI 模式挂死且可复现，因此逻辑分析仪应用的板级上界记为 85 MHz，PDS 收敛上界约 90.6 MHz；95 MHz 违反 PDS 时序（WNS −0.391 ns），从未上板；最后一类是收紧约束候选的 PDS 估算值（明细见下表），它只代表时序能力上限，不代表板上跑得更快。旧的 `release/evidence/coremark_board_cpi50m.json` 与 `coremark_board_cpi80m.json` 属于 2026-09-17 那一代位流的记录，已被取代，不再作为引用来源。完整 Fmax 上界报告见 `release/evidence/fmax_ceiling/README.md`。

与此并列的还有一组收紧约束候选（N4，2026-09-30）：同一份未改动的 RTL，只收紧 `.fdc` 约束、不新建工程也不用 PLL，用于探测时序能力上限。必须说清区别：这组候选只改约束、时钟仍是板载 50 MHz；交付设计达到 85 MHz 靠的是片上 PLL，不是靠收紧约束。

约束周期	目标频率	估算 Fmax	Setup WNS	All Met	LUT	FF
20.000 ns	50 MHz（对应 50 MHz 备用配置）	55.5216 MHz	+1.989 ns	MET	4536	3852
13.333 ns	75 MHz	80.0897 MHz	+0.847 ns	MET	4805	3858
12.500 ns	80 MHz	85.2370 MHz	+0.768 ns	MET	4814	3858
11.765 ns	85 MHz	89.2538 MHz	+0.561 ns	MET	4794	3858

四个候选点使用完全相同的 RTL（`rtl_sha256.txt` 可交叉证明），其中 20.000 ns 一组的估算 Fmax / WNS / LUT / FF 与 `release/evidence/automated_metrics.json` 完全一致。11.765 ns 候选位流（`702EFAD1…`）做过板级功能验证：`PROGRAM PASS`、四模式 80/80 通过，且捕获数据与当时的交付位流逐字节相同，证明收紧约束只改布局布线、不改功能；但这绝不是 89.2538 MHz 的实测——板上跑的仍是 50 MHz 晶振，该数字始终是 PDS 估算值。证据见 `release/artifacts/fmax_tuning_2026-09-30/`、`release/evidence/fmax_candidate_board/` 与 `release/evidence/claims_map.md` §8。

7 性能计数器与 PDS DebugCore

Core 外部 `perf_monitor` 统计 cycle、instret、stall、load stall、branch、branch taken、flush、predict、BTB hit 和 misprediction 十项 64-bit 计数器，并通过 MMIO 读取。计数器只消费通用事件，不改变流水线端口。

DebugCore 位段	信号
0	retired instruction valid
32:1 / 64:33	retired PC / instruction
65 / 70:66 / 102:71	register write enable / rd / data
103 / 135:104 / 167:136 / 171:168	Store valid / address / data / strobes
172..176	stall / load stall / branch / taken / flush
177..182	reset 与取指/数据握手、memory ready

开发阶段的 DebugCore 用于观察退休、Branch 与 Flush，但不作为第二套交付配置。MES50HP 已完成 85 MHz 交付主位流与 50 MHz 备用位流的下载，85 MHz 主位流完成 J8 四模式连续 320 次实体回环（零失败）； Fabric Debugger 内部波形仍只在取得真实截图后陈述。最终包使用十项性能计数器保留可重复的量化证据。

8 可重构多协议逻辑分析仪

能力	实现
通道与深度	8 通道，256 samples Raw 缓存
采样	sample_div 可调；采样时钟即交付设计时钟 85 MHz，sample_div=0 为逐拍采样
触发	电平、上升沿、下降沿，通道掩码与触发值可编程
窗口	精确 pre + trigger + post，trigger index 为 Raw 逻辑索引
激励	static、counter、UART 8N1、SPI mode 0
软件	RV32I MMIO 驱动、UART/SPI 解析、Python 复核与 VCD

正式固件上电发送 `LA_READY`，随后接收 13 字节配置包。包内包含 mode、data、pattern divider、sample divider、trigger type、mask、value、pre、post 和 XOR checksum。每次采集输出 Raw count、trigger index、样本、协议解析结果与 `LA_DONE`，完成后重新发送 `LA_READY`。

量化指标	当前值	边界
触发延迟	0 个额外 sample tick	命中样本同拍成为 trigger sample
UART 线路速率	115200 bit/s	8N1，有效上限 11520 B/s
256 点文本上传	约 0.20 s	约 9 B/sample 的线路估算
自动化连续压力	20/20 PASS	每五轮 Reset
实体 J8 回环	320/320 PASS	85 MHz 主位流；static、counter、UART、SPI 四模式首轮 80 次加三轮 soak 各 80 次

9 FPGA 平台与发布配置

项目	冻结值
开发板与器件	盘古 50 MES50HP，PGL50H-6IFBG484
时钟	P20 板载晶振 50 MHz（周期 20.000 ns）；交付设计经片上 PLL 输出 85.000 MHz（周期 11.7647 ns）
UART	RX=R8，TX=R9，115200 8N1
Reset	默认内部上电复位；REST 用于重新加载固件
采集输入	J8-4,8,12,16,20,24,28,32
激励输出	J8-3,7,11,15,19,23,27,31；逐位连接隔行相邻输入脚

文件	用途	验收口径
bitstream/mes50hp_riscv_logic_analyzer.sbit	85 MHz 主下载文件（交付默认）	完整 CPU 与逻辑分析仪应用；SHA-256 `F7DFD321…BBA33AF8`
bitstream/mes50hp_riscv_logic_analyzer_50m_fallback.sbit	50 MHz 已验证备用下载文件	主版本失败时切换；SHA-256 `BCAE040A…FDD184`

主版本源工程为 `fpga/logic_analyzer_85m`，顶层模块 `mes50hp_logic_analyzer_pll_top`，位流路径 `fpga/logic_analyzer_85m/generate_bitstream/mes50hp_logic_analyzer_pll_top.sbit`；备用版本源工程为 `fpga/logic_analyzer`，顶层模块 `mes50hp_logic_analyzer_top`。两个位流随发布包一同交付，满足 `docs/roadmap.md` Task 35“主版本失败时能切换已验证备用版本”的要求。

`release/SHA256SUMS.txt` 覆盖源码、测试、PDS 证据和交付物，`release/build_manifest.txt` 记录 Git、CoreMark 提交、Pipeline Core 哈希、工具版本、器件与时钟。任何 RTL 或软件修改都必须重跑最终回归并重建清单。

10 复现与实体验收

自动化构建从仓库根目录运行 `scripts/build_competition_release.ps1`。在已有 PDS 产物时可使用 `-SkipPds`；完整构建通过 `-LicenseFile` 或 `PANGO_LICENSE_FILE` 提供本机许可证。脚本不复制许可证，也不把实体结果从仿真推导出来。

实体板验收状态

- 交付主位流 `bitstream/mes50hp_riscv_logic_analyzer.sbit`（85 MHz，源工程 `fpga/logic_analyzer_85m`，顶层 `mes50hp_logic_analyzer_pll_top`，SHA-256 `F7DFD321250787B4FD71B18D85CF8F3E59309AFB3CE6383079CF4525BBA33AF8`）已通过 JTAG 下载，`The done bit is 1`。交付包同时提供已验证备用位流 `bitstream/mes50hp_riscv_logic_analyzer_50m_fallback.sbit`（50 MHz，SHA-256 `BCAE040A3B96652BB4B73907FFA03178C05453C0E9CD07E5697E401845FDD184`），满足 Task 35 的备用切换要求。实体 CoreMark 计分使用独立的 CoreMark 专用 bitstream，与交付的逻辑分析仪位流不是同一份：85 MHz（交付时钟）Score 79.587、2500 iterations、31.412 s，官方 CRC 校验 PASS；其余实测点为 50 MHz 46.816、80 MHz 74.905、90 MHz 84.269；板级 CPI 四个频点均为 ≈1.50（85 MHz 点 ≈1.50），CPI 对性能计数器窗口敏感，只作 ≈1.50 口径引用。
- J8-3↔4、7↔8、11↔12、15↔16、19↔20、23↔24、27↔28、31↔32 已在 85 MHz 交付主位流上完成实体回环，四模式首轮各 20 次共 80/80 PASS，并完成三轮 soak 复测，累计连续 320 次零失败，UART、JSON 和 VCD 已归档（`release/evidence/logic_analyzer_board_85m/`、`release/evidence/logic_analyzer_board_85m_soak/`）。
- Fabric Debugger 已用 TCL 模式在实体板抓到 512 拍 CoreMark 流水线窗口（IPC 0.635 / CPI 1.575），证据见 `release/evidence/ila_coremark/README.md`。该组数字属于 2026-09-17 的 `fpga/coremark_ila` 批次（50 MHz、`mes50hp_coremark_top.sbit`），不是 85 MHz 交付主位流的采集结果，其板级对照也来自同批次记录，不得与当前批次（板级 CPI ≈1.50）做跨批次差值比较。
- 尚未完成：三轮断电五秒、重新供电、重新下载与复测（run01 / run02 / run03）；以及最终成片视频素材。

失败处理

任一脚本没有输出 PASS 时停止冻结，保留原始日志并定位第一个失败点。现场只允许重新连接、重新下载同一 SHA-256 bitstream、重启串口和按恢复卡复测；不得临时改 RTL、接口、采样协议或性能数字。

11 当前限制与后续工作

项目	当前状态	进入 competition final 的条件
实体 CoreMark	已采集四个频点（50 MHz 46.816、80 MHz 74.905、85 MHz（交付时钟）79.587、90 MHz 84.269，CoreMark/MHz 恒为 0.936，CRC 全部 PASS，板级 CPI 四个频点均为 ≈1.50）	满足：计时不少于 10 秒
物理回环	320/320 PASS（85 MHz 交付主位流）	满足：实体数据、协议解析与 VCD 已归档
内部调试波形	已采集（512 拍 CoreMark 窗口，IPC 0.635 / CPI 1.575；来自 2026-09-17 的 `fpga/coremark_ila` 批次，非 85 MHz 交付位流）	满足：Fabric Debugger 实体抓取
断电压力	未执行	三轮断电、下载、Reset 与演示一致
报告/PPT/视频	报告与 PPT 数字已对齐实体证据	补齐断电压力与最终成片视频

项目目前满足自动化 Regression、PDS 发布、实体 CoreMark 计分、内部调试波形和物理回环条件。仅剩断电压力复测与最终成片视频按独立证据出口管理，因此版本保持 `competition_final_candidate`。这两项不需要修改 CPU、外设 RTL、软件协议或 J8 约束。此外，85 MHz 是逻辑分析仪应用的板级实测上界（90 MHz 下 SPI 模式挂死），PDS 收敛上界约 90.6 MHz；若现场需要进一步提速，必须重新做板级四模式验证，不得只依据 PDS 报告宣称更高频点可用。

结论

本项目完成了可由自动化证据追踪的 RV32I 单周期参考模型、五级流水线 Core、基础 SoC、官方 CoreMark 集成和八通道逻辑分析仪应用。统一事务接口与提交级比较把 CPU 正确性、外设扩展和性能分析连接成同一验证链。交付设计在 MES50HP 上由板载 50 MHz 晶振经片上 PLL 以 85 MHz 运行，实体 CoreMark 达到 0.936 CoreMark/MHz（交付时钟 85 MHz 对应 Score 79.587、板级 CPI ≈1.50，四个频点 50/80/85/90 MHz 的 CRC 全部 PASS），J8 四模式实体回环连续 320 次零失败；未完成的证据仅剩三轮断电压力复测和最终成片视频。