实验十九、运算放大器核心电路前端设计

实验目的:

设计一个实用 CMOS 运算放大器开环核心电路,培养学生运用理论知识分析、结合 EDA 工具仿真技术,进行高增益运算放大器电路前端设计的能力。

实验内容:

采用 smic 0.18um CMOS 混合工艺,设计一个差动输入、单端输出的运算放大器核心电路。

限定 MOS 管采用 n18 和 p18,电阻采用 rhrpo(高阻 POLY),电容采用 MIM; 仅仿真 27°和 tt 工艺角。

完成3方面实验设计工作:

- 1. 实验前,参考给定的电路架构,进行工作点和器件参数初步设计;
- 2. 进行 Schematic 电路图编辑;
- 3. 通过采取适当的仿真方法,优化电路工作点设置和器件 W/L 参数设计,验证工作点和器件 W/L 是否可以满足主要的性能设计指标。

不限定所使用的方法, 只要能完成设计指标的验证即可。

开环运放核心电路设计指标与电路参考结构:

(1) 设计指标:

电源电压 VDD: 1.8V;

直流增益 Ao: > 90dB;

单位增益带宽 fu: ~80MHz;

负载电容 CL: 2 pF;

输入电容 Cin: < 0.2pF;

相位裕量 PM: ~60°;

转换速率 SR: > 25V/us;

输出摆幅: > CM(共模) ±0.31

输出共模电平 VocM: ~1V;(参见下图。因输出是电流源负载,若无 CMFB 或负反馈,则不能确定 CM 电压。因此 VocM 电平仅是预期近似值,目的是验证在此 CM 基础上的输出摆幅范围)

输入共模电压范围: ~0.7--1.3V;


功耗: <1.6mW;

外部提供偏置: 50uA 电流源: 多个电压源用于设置 CASCODE 偏置电压。

因电路指标比较宽松,你的设计可能优于上述指标,只要基本满足即可。 鼓励你利用已有电流镜和分压电路产生 CASCODE 偏置电压,这样无需给定 外部电压源。

(2) 电路结构图

根据输入、输出范围、增益、负载电容等指标,以及下次实验所要求设计的负反馈闭环应用电路,本实验规定采用下图所示的运算放大器核心电路结构。



说明:

第一级放大电路为折叠式 CASCODE 放大器,其输出支路为双转单的电流镜负载。通常这类电路中,隔离管 NM5 和 NM6 有一偏置电压 V_{BN} ,而隔离管 PM3 和 PM4 有另一偏置电压 V_{BP} ;由于本例电路的输出动态范围不大($\geq \pm 0.3 V$),且第一级放大电路输出范围更小,故可合并 CSACODE 隔离管的 2 个偏置电压为同一个 V_{B} 。

实用芯片电路中,VB 偏置是由电路内部电流镜、二极管或电阻等构成直流分压偏压电路。本实验为了减少设计工作量,允许直接给出偏置电压值。

推荐: 除输入管外, NMOS 的 L=1um, PMOS 的 L=0.8um; 因输入管 W/L 比较大,为减小输入电容,输入管 NMOS 的 L=0.8um;

(3) 设计提示:

开环运放电路前端设计流程:

根据转换速率和负载电容获得输出支路电流,然后分配其它支路电流;根据合理的 MOS 过驱动电压,估算合适内部工作点电压和外部偏置电压;根据支路电流和过驱动电压,初步确定各 MOS 管 W/L;

仿真验证是否符合工作点设计指标;

根据误差定量评估和原理分析,初步修改 W/L 和外部偏置,然后再次仿真验证。

(4)设计步骤(以下仅作为设计思路的提示和参考): 依据公式:

饱和区:
$$I_D = \frac{1}{2} \mu C_{OX} \frac{W}{L} (V_{CS} - V_{TH})^2 = \frac{1}{2} \mu C_{OX} \frac{W}{L} V_{OD}^2$$

因此关键是确定 ID,根据合理的 VOD 假设,即可确定 W/L。

本实验先确定补偿电容 C_c , 由转换速率推导出第一级输入尾电流源 Iss, 结合负载电容 C_L 得到输出支路电流,最后确定第一级折叠式 CASCODE 放大器各支路电流。

若后续仿真结果发现不合适再进行优化调整。


因没给出噪声指标,故无需考虑输入管跨导对噪声的影响,本电路噪声不影响功耗设计。

(5) 电路设计的出发点,分配支路电流:

从应用电路(一般是负反馈)稳定性考虑,两级放大器内部须加频率补偿 Cc 电容,将主极点推向频率原点。补偿电容限定了转换速率。

根据理论分析,正常工作的放大器电路输出转换速率与负载电容无关,其前提是输出支路的上下 MOS 管有足够的电流驱动能力,详见下面的相关公式。

若输出电路模型如下图:



理论分析可知:

I1 = IMout >= ISS + ISS* (CL / CF),

式中 Iss 为第一级放大器输入端尾电流源。

对比本实验电路图,上图中的 I1 电流源为实验电路图中的 PM5 漏极电流;而 IMout 为实验电路图中的 NM7 漏极电流。

A. 采用零点近似抵消第 2 极点的方法确定补偿电容 C_c。 设实验电路的第一级放大器输出端各 MOS 寄生电容可忽略(<<补偿电容 C_c)

第2极点
$$\omega_{p2} \approx \frac{g_{mn7}}{C_{r}}$$
, (不需要计算其数值,下同)

左半平面零点
$$1 + \frac{s}{\omega_Z}$$
,这里 $\omega_Z \approx \frac{1}{C_C(R_Z - \frac{1}{g_{m7}})}$

$$R_Z \geq 1/g_{m7}$$

要求 s 左半平面零点即

用零点近似抵消 ω_{n2} :

例如可取补偿电阻 $R_Z = \frac{3}{g_{mn7}}$,

则能计算得到Cc = ?

C_c越大,相位裕度越大,但输出转化速率(压摆率)导致的功耗也越大,所以 C_c取值可能需要折中尝试,根据仿真结果修改。

B、估算支路电流:

理论分析可知,第一级放大电路 4 条支路(差动输入级和 cascode 镜像电流源负载)电流应相等。

第一级CASCODE放大器和输出级均要符合转换速率(压摆率)SR,

合理情况下二者输出SR相同,

其物理意义是电路中每级的大信号带宽相同。

第一级CASCODE放大器输出S
$$R_1 = \frac{dV_{o1}}{dt} = \frac{I_{Cc \text{ max}}}{C_C} \approx \frac{I_n}{C_C}$$
,

这里 I_{n0} 表示实验电路图中NMO尾电流源电流,即 I_{ss} ;

输出级S
$$R_2=\frac{dV_{out}}{dt}\approx \frac{I_{p5}}{C_C+C_I}=\frac{I_{n0}}{C_C}$$
,这里 I_{p5} 表示输出级PM5电流源电流

$$\therefore I_{p5} = \frac{C_{\mathcal{C}} + C_{\mathcal{L}}}{C_{\mathcal{C}}} I_{n0}$$
, 输出级 $PM5$ 漏极电流,相当于上图中 $\mathbf{I_1}$,结论一致。

也可如下设计:

最大信号频率 f_{max} = 单位增益带宽(电压跟随器),

则有
$$I_{p5} \approx 2f_{\text{max}}\Delta V_{out}(C_L + C_C)$$

若与先前公式算出的 I_{p5} 不一致,则取最大者(保守设计,功耗大,

实际中很可能不需要,为什么?)

输出级 NM7 管电流: In7 = IP5 (PM5 的漏电流);

信号路径上(不包括偏置)电流包括=输出支路电流 + 第一级 Cascode 放大器电流(2*输入尾电流源)。

因此根据功耗(总电流)指标,分配 Cascode 放大器 4 支路电流(相等)。

C、MOS 管 W/L 尺寸设计:

除输入支路的尾电流源 VoD 之外,其它所有支路电流和 MOS 管的 VOD 确定,因此可得到相应支路各个 MOS 管的 W/L。

输入管设计:

稳定性最差的是电压跟随器,只要满足电压跟随器要求,就可以满足所有负 反馈电路的稳定性要求。

电压跟随器增益 = 1, 可验证单位增益带宽、输入共模电压范围。

输入共模电压范围为 0.7-- 1.3V, 因此可设为 1V。

D. 估算 Vb 偏置电压。

第一级 CASCODE 放大电路中,取 PM 管过驱动电压比 NM 管稍大一点;电源电压 1.8V,例如过驱动电压设为 Vodn=0.2V,Vodp=0.3V,因此可先取 Vb=0.8V尝试。待 W/L 确定后应验证隔离管 NM5 的漏极电位即 NM3 的栅极电位是否与 Vb 相协调(NM3 和 NM5 应工作在饱和区)。

计算或瞬态仿真检查 CASCODE 管是否 V_{GS} 过大? 若是,改变 W 减小 V_{GS}。

运算放大器核心电路输出级直流电平粗调(不必严格等于 1V, 为何?):

调整第一级输出共模电压(改变电流镜中一对 NMOS 的 W),使输出信号大幅度时电压波形不失真。

E. 确定电流镜引入的电流,以及 PM 管电流镜:

应与信号通道电流源成整数倍关系;合理确定电流镜二极管产生的电压,并计算其 W/L 和 Rb 电阻值。

- F. 在 schematic 电路图窗口中按照计算值修改各个参数。
- G. 瞬态仿真。

进行 TRAN 仿真, 查看电路工作点与波形, 或视需要进行 DC 或 AC 仿真。

对照电路设计指标,根据分析修改电路参数;

瞬态仿真:

调整第一级放大器(折叠式 Cascode): 检查 CASCODE 隔离管 V_{GS} 是否过大 (导致其源极下的 MOS 管工作在线性区) ? 若是,改变 W 减小 V_{GS}。

使第一级 CASCODE 放大电路的输出直流电平为 0.8~1V: 可采取改变 NM3 和 NM4 宽度 W 的方法。

一般,在理论分析指导下修改2次左右,就能基本满足设计的大多数主要指

标。

优化电路时要特别注意:一定先要定量化的进行理论分析和计算,若乱试参数必然会有一些指标恶化,例如 改变 MOS 的宽度,不仅 gm 改变,同时会引起 VGs 改变 (假设电流不变),因此很可能需要偏置电压相应进行改变。对有用中间结果要及时记录或保存,否则可能将结果弄糟而反悔不了。