## 数字集成电路设计 第5章作业

5.2 你考虑配路纸 Von来试图第一个静态 CMOS门的功耗,你也降极比例路纸 Vx来保持性能。问动态功耗将增加还是减少:静态功耗将增加还是减少?

5.4 确定图示信号的话的国子。助钟建築为1642.

$$\chi = \frac{1}{|GHz|^{2}} \times 2 = \frac{2 \times 10^{9}}{|ONS|} = 0.2$$

$$t(ns) = \frac{1}{|ONS|} \times 10^{-9} = 0.2$$

5.10 设计一个65 nm Z艺电源门控电路的顶部开关。假设pMos管的号面电阻约为2.5kr.yum,采用电源门控码这一模块号面电流为100mA,问这个顶部开关必须各宽才能使所引起的延时增加小于2%;

W> 1.25 x 104 mm