Empyrean 华大九天





Lab4 版图物理验证







使用Argus进行LVS查错和修正

思考题


简单inv版图的DRC




🗎 进入labs/lab4/lab4_start目录,启动aether DM

首先打开inv_drc的layout,从LE以下菜单打开Argus DRC界面,首先出现的是Rules设置页,在这里要选择DRC规则文件,通过 按钮弹出对话框中,选择labs/input_files/argus_rules/drc.rul(将Files of type

选择为All Files即可看到) SDL RCExplorer Polas dCad Tools ToolBox Verification Setup. Run Argus DRC.. PC Setting.. 🔀 Clear All Highlights Run Argus FLASHLVL.. Run Argus RCE... Run Argus DRStudio.. Run Argus PVE... 👺 Setup.







简单inv版图的DRC

- □ 左侧切换到Inputs页面,对于简单的版图,我们可以直接用Flat的方式进行DRC,保持其他所有界面设置不变,点击右下角Run DRC按钮等待程序结束后,DRC的Summary file和其错误反标界面PVE将自动弹出,关闭Summary file,留着PVE
- 看到PVE里第一类的NW_2b错误有一个DRC错,在List中双击2,可以看到LE中相应的错误位置将被自动缩放并高亮显示出来(称为从PVE往LE的反标)。同时,PVE的底部会对这类错误进行说明,我们看到这儿说明了不同NW之间的距离不能小于1.4um

□ 在LE中将p管上方的 NW_M1 via稍往下移,使其 边界正好与p管的外边沿重 合,即可修正该DRC错误





Rule PD M4 - 1 Results

Rule PD M5 - 1 Results

Rule PD M6 - 1 Results

1: (0, 4.58) 2: (2, 4.58)

3: (1.93, 4.605)


4: (0, 4.605)

Rule File Pathname: /home/userl/labs/input_files/argus_rules/drc.rul Minimum space between two NW with different potential is 1.40um

简单inv版图的DRC



- □ 再点击第二类DRC错误,双击List中的1,可以看到这里说明的是该p管没有进行衬底的连接,我们很容易想到:这和第1类DRC错误,实际上是同一原因造成的,也就是说由于一开始作为p管B端连接的 NW_M1 via并没有和p管接触上,二者边沿之间留有空隙,所以导致了p管未具有衬底连接
- □ 所以第一类错误修正后,第二类DRC错也同时修正了




Empyrean All Rights Reserved






□ 再点击第3类DRC错误,双击List中的3进行LE反标,可以看到这里说明的是由于一个1*1的M1_GT via存 在导致M1的面积太小,为了解决这个DRC错,可以用快捷键P从该via的metal1上往inv外侧(也就是图 中往左)多画一小截path,使Metal1的总面积增大即可







- 🗈 接下来的7类DRC错误均为pattern density错,目前无需修正,可以同时选中他们进行查看
 - Pattern density的DRC问题是指,由于工艺生产的要求,多晶硅和各层金属的总面积占IC整体面积的比例必须大于某一数值(比如下图中的多晶硅要>14%,各金属要>30%),而目前inv_drc小版图中显然都没有满足这个要求,但这种问题一般会等到最顶层IC版图绘制时再去修正
- □ 最后的一个Convertion_FLT_NW问题也是由p管缺失衬底连接导致,和前两种问题同时修正
- □ PVE中绿色字体的Rule是进行了DRC检查但没有违反规则的rule,故可以忽略







层次化opamp版图的DRC



- inv_drc版图的所有DRC问题修好后,关闭PVE和Argus DRC界面
- □ 回到DM打开opamp_drc/layout,同样激活LE菜单中的Argus DRC打开界面,在Rules页和Inputs页进行如下图的设置,因为是较大规模的层次化版图,我们使用多核并行,Hierarchical的DRC检查,以加快运行效率:然后点击Run DRC
- □ DRC结束后, PVE自动打开







层次化opamp版图的DRC

Empyrean

- 利用PVE反标第1类DRC错误如 右上图所示,显然这也是由于 NW_M1 via和其左右两边的两 个p管不在同一NW阱中,导致 Argus认为他们的NW之间不满 足spacing rule
- □ 解决方法是用LE的快捷键B画一个NW层的矩形,将三者(NW_M1 via以及两个p管的NW层连接起来,如右下图所示






3>>

层次化opamp版图的DRC

Empyrean


- □ 执行第二类CT_2错误的反标,这里有 100多个同类错误,反标任何一个可以 看到,错误是因为处于版图右上位置的 一块NW_M1 via阵列,它上面的CT层 (也就是NW和M1之间的连接孔) spacing不足
- □ 解决方法是选中这个via阵列按Q键,将 其via的X和Y间距均调整为>0.25u的一个 数,比如下图0.28u



层次化opamp版图的DRC



- □ 第三类DRC错误只有一处,可以看到这里应该是多出了一个CT矩形,导致其与外部的有源区以及GT层 之间有enclosure的问题,也就是CT被AA或GT层包裹距离不够
- □ 将这个CT矩形删掉即可解决




Empyrean All Rights Reserved






第4类的两个DRC错误是metal1的spacing,能看到这是由于图中选中高亮的metal1 path过宽,导致其与上下两个管子上面的一些M1走线spacing过近,解决办法是将这条path宽度减小一些,或者适当将两个管子距离拉远一些,注意调整尺寸和距离的时候,不要引入新的DRC错误(有时候需要反复几次DRC验)








□ 第5类的一处DRC错误是metal2的spacing,为了解决这个问题,将位于下方的metal2以及其右端点的 M2_M1 via一起选中后,用快捷键S向下拉伸一段距离即可







□ 我们同样忽略所有的pattern density错误,看到剩下的两类FLT_NW和LAT错误反标指向两个p管的位置, 如同inv_drc版图中曾说明的,它们都是由于这两个p管和其中间的NW_M1 via没在同一NW阱中导致, 修正第一类问题时同步已经修好






层次化opamp版图的DRC




图 将所有DRC问题修复后,保存版图,再次Run DRC,可以看到,这次PVE中仅剩下可以不用修改的 pattern density问题了





□ 打开inv_lvs的layout,从LE以下菜单打开Argus LVS界面,首先出现的是Rules设置页,在这里要选择LVS 规则文件,通过 岁 按钮弹出对话框中,选择labs/input_files/argus_rules/lvs.rul(将Files of type选择为 All Files即可看到)






切换到Inputs页,选择Flat的验证模式,确保Layout子页面的Export from layout viewer和Netlist子页面的 Export from schematic viewer都勾选上。其他设置保持默认值点击Run LVS(如果会弹出提示是否覆盖 GDS或CDL网表的对话框,点击Yes);等待结束,弹出PVE界面


Rules Lavout vs Netlist Netlist vs Netlist Netlist Extraction Multi-Netlist Extraction Outputs Format: GDSII \$ Options É ✓ Export from layout viewer opamp inv lvs lavout Laver Map: Output Netlist: inv lys.spi Hierarchical Rules Netlist vs Netlist Netlist Extraction O Multi-Netlist Extraction Layout vs Netlist Outputs SPICE / CDL \$ Options **6** 6 inv lvs cdl e ✓ Export from schematic viewer Library: opamp View: schematic Include Files S å Top Cell: inv lvs Start PVE Run LVS

切换到Comparison Results中,可以看到总共有4个LVS错误






□ 点击Incorrect Port类左端的+号展开,看到只有1个错误,点选Discrepancy #1,通过PVE下方的具体描述 可以看到是指Layout上缺失了电路图中的Y pin,在Source Name的 <u>Y</u> 点鼠标右键弹出菜单选Y,即可完 成对电路和版图的同步反标,这里电路图的pin Y被高亮出来



Empyrean All kignts keserved




- 」 点击Incorrect Instance类左端的+号展开,看到3个错误,仔细阅读其中的说明,并将错误1进行如下反 标到LE,我们有理由怀疑其实这些问题都是因为输出pin Y和vss短路导致,短路位于下图橙框位置
 - 注:LVS查错过程中,我们往往会发现类似的规律,即很可能只是因为一个连接的错误,导致了多处LVS问题,版图设计人员需要在实践中逐步积累出对这种不同错误的同类原因进行分析和总结的经验
 - 我们用快捷键S对metal1进行拉伸,将属于Y的连线向上拉离vss,即可完成修正



层次化opamp版图的LVS




- 回到DM打开opamp_lvs/layout,从LE打开Argus LVS界面,我们在Rules页中开启8个多线程,在Inputs页中选择Hierarchical模式,点击Run LVS(如果提示是否覆盖GDS或者CDL文件,直接点击Yes);LVS将很快结束,弹出的PVE的Comparison Results中提示并未进行比较
- 型 观察版图,原来这是因为版图中有两个vdd的label,他们的金属层(metal2)并未进行连接,导致 Argus认为有多个pin,无法进行比较。解决办法之一是将其中一个vdd label删掉并将两处metal2连接








回我们这次不修改版图,而是通过LVS虚连接的办法来解决:在Argus LVS界面中切换到Options页的Connect中,将Connect net named选中并在Specify中填写vdd,重新执行Run LVS即可完成











- 」 首先反标Incorrect Net中的Discrepancy #1,看到这是由于inn和inp输出pin之间有短路导致的
- **解决方法是将橙框中短路线删除**







- 型 继续反标Property Error中的Discrepancy #1,这里说明了layout中的这个n管w为78u,小于对应电路图中 该n管的w=104u
- **解决方法是选中layout中器件,用Q键修改其属性**






层次化opamp版图的LVS



- 」 如下图,我们将Fingers数设置为8,这样可以看到其w值就由78u变成了104u
- □ 还需要注意:在图中橙框位置加入一个M2_M1的3*1 via,将新增finger的S端也和vss进行连接
- 🧻 修好两个问题后,保存版图重run LVS,可以看到这次Comparison Results中报对比正确







- Pattern Density类DRC检查中,要求多晶硅和各层金属的总面积占IC整体面积的比例大于某一比例,这么要求的原因是什么?
- LVS虚连接方法的好处和缺点是什么?适用的范围如何?