Empyrean 华大九天





# Lab1 电路原理图的设计





#### Aether Design Manager的启动和操作

使用Aether Schematic Editor进行简单电路图的设计

使用Aether Schematic Editor进行层次化电路图的设计

思考题

#### 启动前的准备工作




- □ 本教程是华大九天的Aether全定制IC设计平台的上机实验教材,配合实验数据库(Labs)进 行使用
- □ 本教程共包含五章,对应Lab1到Lab5共五个实验数据目录,另外包含input\_files目录,其中 是本教程使用的0.18um PDK相关数据
- 🗈 本教程和Labs中,每个Lab分为Lab\_start和Lab\_final两个目录,前者为本Lab开始实验操作时 的数据目录,后者为本Lab完成后的数据目录(用于实验参考)
- 🖺 首先,请用cd命令,进入labs/lab1/lab1\_start目录

# setdt empyrean aether

#### 启动前的准备工作



- 看到该目录下有一个lib.defs文件,使用vi lib.def可以查看其内容:
  - INCLUDE \${PANDA\_HOME}/lib/lib.defs
  - DEFINE 018um\_PDK ../../input\_files/018um\_PDK
- 🗎 其中INCLUDE语句对应了Aether安装包下的基本数据库analog、basic和sheet,DEFINE语句对 应了本Labs所需要的0.18um PDK库
- 一 在该文件中用DEFINE语句声明的库,将出现在Aether Design Manager(DM)环境中
- 🖺 使用:q!退出vi编辑器
- 🧻 用命令aether启动DM主程序界面如右:






#### 启动前的准备工作




在DM中通过菜单Option -> Settings将以下对话框调出,将 鼠标缩放的方式如图从线形缩 放改为矩形缩放。更适合一般 使用者的窗口缩放习惯








🗈 执行DM菜单File->New Library,建立一个名为opamp的新库,将其attach到018um\_PDK库上, 点击OK:











- □ 执行DM菜单File->New Cell/View,建立一个名为inv的新cell,保持View Name和View Type都 是schematic,点击OK后,待编辑的Aether Schematic Editor(SE)窗口自动弹出
- □ 在SE快捷图标中点击 및 键,可将不同View的窗口进行最大化展示







- 🖺 在当前inv的SE窗口中,使用快捷键I,弹出Create Instance对话框,点击 圆 按钮,在弹出的 Browse对话框中,选择来自018um PDK的n18器件symbol,这是一个基本nmos管
- □ 随后在Create Instance对话框中修改其参数,将Finger Width改为600n而保持其他参数均不变, 然后在SE中按下鼠标左键,摆放好这个n18器件




Finger Width






- □ 重复使用I键再插入一个Finger Width为1u的p18器件,这样SE中就有一个pmos管和一个nmos 管,然后按ESC键退出Create Instance命令
- □ 随后使用快捷键F,可将SE窗口的尺寸调整到目前最合适编辑的大小








□ 按W快捷键后,鼠标进入连线状态,将p18的G端连接上n18的G端, p18的D端连接上n18的D 端,p18的B端连接到p18的S端,n18的B端连接到n18的S端,形成如下电路:








🖺 按P快捷键后,鼠标进入连pin状态,此时按F3快捷键,弹出Create Pin对话框,依次填入A Y vdd vss四个pin名,pin名之间用空格分隔开,并确保勾选上Additional wire



- □ 首先在SE中摆下第一个Input pin A,摆下的同时A 尾部出现连线,将其连往mos管的G端
- 回到Create Pin对话框(如果对话框已被SE窗口遮挡住,使用快捷键F3可将其调至前台),看到此时需要摆放下一个pin Y,将Direction切换为Output,然后在SE中摆下Y并将其连往mos管的D端,如右图








🗈 依此类推,摆放好剩下两个InputOutput pin vdd和vss,形成完整电路图如下


点击快捷图标中的 🖩 按钮,执行Check and Save,确保电路无连接错误(若有错误,会弹出

错误提示框)






- □ 使用菜单Create -> Symbol View命令,在弹出对话框中,将vss pin移到Bottom Pins中去,将 Symbol Shape选择为适合inverter的样式,点击OK,将自动产生并打开一个inverter的symbol, 新打开的Symbol Editor窗口与inverter的SE窗口并列,两个窗口可以方便地点击进行切换
- 🖹 Inverter的Symbol产生后,在Symbol Editor中点击Check and Save



**Empyrean All Rights Reserved** 




- 观察到自动生成的inv symbol的vdd pin距离绿色三角形的上顶点, vss pin距离下顶点的距离稍远,一则影响美观,二则symbol所占面积过大,不利于接下来的层次化电路图设计,故可适当调整
- □ 将vdd pin往下移动稍低,vss pin往上移动稍高,然后将SelectionBox(红色外框)的上下边 分别进行调整,缩小symbol所在的面积,再次Check and Save:








□ 回到DM主界面,在Cell列下方快速搜索栏内直接输入opamp并按Enter,则同样可以弹出New Cell/View对话框,新建一个名为opamp的schematic,点击OK








- 在SE中首先用ι快捷键,调入一个opamp库中的inv cell的symbol,也即刚刚生成好的inverter 的symbol
- 🖺 用鼠标选中该symbol,使用快捷键C,拷贝另一个inv cell,点击鼠标放置在其右边








🧻 使用W和P键,先将两个inverter和pin en进行连接如下:







🗎 使用L快捷键,在弹出Create Label的对话框中,依次填入enb enp vdd vss四个pin名,然后依 次点击电路图中的以下对应wire,将连线赋以net name




🗎 在同一层次的电路图中,被赋以同样net name的net将连接在一起





□ 反复使用I, W, P, L等键,按右图参数搭建好如下电路图(可 前往lab1\_final下启动aether进行参考)




器件	FingerW/ SegmentW /Width	L	Fingers/ Segments/ Multiplier
NM0	13u	2u	4
NM5	13u	2u	8
NM1 & NM2	4u	600 n	4
PM0 & PM1	8u	600 n	4
PM2	6u	600 n	20
CO	4u	4u	20
PM3	500n	180 n	1
NM6 & NM7	500n	180 n	1
RO	1u	10u	10





在搭建opamp电路图过程中,如果器件参数填入不合理,还可以选中器件后使用快捷键Q, 弹出如下property对话框,对参数进行再次修改




Opamp的电路图搭建好后,执行Check & Save





- 在SE主菜单执行Create -> Symbol View命令,将vss pin填入bottom pins当中,Symbol Shape选 择一个适合opamp的形状,点击OK,产生symbol view
- 在自动打开的Symbol Editor中进行Check & Save



🖺 全部操作完成后,依次点击窗口右上角的X图标,退出SE和DM窗口





- 〗 层次化设计电路图,相比于所有器件都处于同一层上的设计,优点是什么?
- □ 在opamp电路图中, 试说明电容CO和电阻RO的作用?
- 🗎 在opamp电路图中,试说明NM6,NM7和PM3三管各自的作用