数字集成电路设计第二章作业

11.2 在相如两个无符号数时,最终一级的进位输出表示溢出。但在相如两个2的补码形式的有符号数时,溢出的检测稍微复杂一些。推导出溢出与两个输入及输出的最高有效位之间关系的布尔表达式。

解: 当且仅当两个相同结果数字相加时才会发生有符号数的溢出 若结果 S 配符号与输入 A 和 B 阳符号不匹配时数字溢出 C 为 1 C=(AB) ⊕ S = ABS + ABS

11.6 图11.26 (b)中国有可变长度模块的增量进位加法器,对于16位的加法它需要5级2阶的阻户历单元。对于32位的加法器它需要8少级?为于64位加法呢?

32位加法器需要8级

64位加防器富川饭

11.10 写出图11.6 (b) 所示电路中 Cout 的布尔表达式, 简化该式以证明传输管电路计算的确实是各数函数。

解. $P = A \oplus B = AB' + A'B$ $Com = \overline{PA} + P\overline{C} = (\overline{PA})' \cdot (P\overline{C})' = (P+A)(P'+C)$ P + A = AB' + A'B + A = A + A'B = A + B Com = (A+B)(AB' + A'B + C) $-AB' + AC + A'B + BC = A \oplus B + (A+B)C$ 舒義表表 . ABC + ABC' + AB'C + A'BC

Cour = (A+B) (AB+A'B'+C)

= AB + AC + BC

11.22 写的一个两置计算的表达式,它决定在一个N位的输入位率中样式10第二次出现的位置。例如,输入为010010时,它回值应为010000。

$$X_{1:1} = 1$$
 $W_{1:1} = 0$

 $X_{i:i} = \overline{A_i \overline{A_{i-1}}}$ $W_{i:i} = A_i \overline{A_{i-1}}$ $X_{i:j} = X_{i:k} \cdot X_{k-1:j}$ $W_{i:j} = W_{i:k} \cdot X_{k-1:j} + X_{i:k} \cdot W_{k-1:j}$ $Y_i = W_{i:i} \cdot W_{i-1:1}$ 輸出區辑