电子系统设计实验——第一次实验

信息科学技术学院 胜名:胡睿 PB17061124

实验报告 评分:

<u>信院系 17</u>级 姓名 胡睿 日期 2020-10-22 NO.

【实验题目】Altera FPGA 开发入门

【实验目的】

- 1.熟悉 Quart II 13.0 的安装和使用,掌握新建 FPGA 设计工程的方法。
- 2.掌握 VHDL 文件的编写和调试。
- 3.掌握 vhdl testbench 的编写并完成功能仿真(RTL 仿真)。
- 4.了解如何使用 modelsim 仿真工具并分析时序图。
- 5.掌握为设计工程添加约束、管脚分配的方法。

【设计流程】

1、DIP 控制 LED

- ① 在实体中定义输入端口 abc 和输出端口 y0_n, y1_n, y2_n, y3_n, y4_n, y5_n, y6_n, y7_n;
- ② 在结构体中定义输出端口最开始全部为1,即初始时刻所有的LED灯均点亮;
- ③ 当输入 abc 为相应的二进制值时对应的输出端口置 0,即对应十进制标号的 LED 灯熄灭;
- ④ 将输入管脚定义为对应的 DIP 开关、将输出管脚定义为对应的 LED 灯即可实现功能;
- ⑤ 编写 testbench 时类似于原 vhd 文件,定义相应的输入输出端口后在输入端口 每隔 20ns 输入一个不同的输入信号即可在时序图中直观地看出设计的模块是否 正常工作。

2、DIP 控制数码管

① 在实体中定义输入端口 d0 和 d1 和输出端口 p, q;

实验报告 भी

__信 院__系__17__级 姓名____ 胡 睿 ____ 日期____2020-10-22 ____ NO.____

- ② 当输入 d1d0 为相应的二进制值时对应的输出端口设置为数码管显示所需要的值,即可显示对应输入的数字;
- ④ 由代码可知本实验中使用动态7段显示数码管为共阳极连接:

显示 0 时 g 为熄灭其余点亮,故应输入 0000001

显示 1 时 bc 点亮其余熄灭,故应输入 1001111

显示 2 时 cf 为熄灭其余点亮, 故应输入 0010010

显示 3 时 ef 为熄灭其余点亮, 故应输入 0000110

- ⑤ 将输入管脚定义为对应的 DIP 开关、将输出管脚定义为对应的数码管管脚即可实现功能;
- ⑥ 编写 testbench 时类似于原 vhd 文件, 定义相应的输入输出端口后在输入端口 每隔 20ns 输入一个不同的输入信号即可在时序图中直观地看出设计的模块是否正常工作。

【实验内容】

1、DIP 控制 LED

① FPGA_EXP1.vhd:

```
    ---FPGA EXP1 @ 20201022 by hurui
    library ieee;
    use ieee.std_logic_1164.all;
    entity FPGA_EXP1 is
    port(
    y0_n,y1_n,y2_n,y3_n,y4_n,y5_n,y6_n,y7_n :out std_logic;
    a,b,c :in std_logic
    );
    end FPGA_EXP1;
    11.
```

<u>实 验 报 告</u> 平分

__信 院__系__17__级 姓名____ 胡 睿 ____ 日期____2020-10-22 ____ NO.____

```
12. architecture arch_EXP1 of FPGA_EXP1 is
        signal abc :std_logic_vector(2 downto 0);
14. begin
15.
        abc <= a & b & c;
16.
        process(abc)
17.
        begin
18.
            y0_n <= '1';
19.
            y1_n <= '1';
20.
            y2_n <= '1';
21.
            y3_n <= '1';
22.
            y4_n <= '1';
23.
            y5_n <= '1';
24.
            y6_n <= '1';
25.
            y7_n <= '1';
26.
            case abc is
                when "000" =>
27.
28.
                    y0_n <= '0';
                when "001" =>
29.
30.
                    y1_n <= '0';
                when "010" =>
31.
                    y2_n <= '0';
32.
33.
                when "011" =>
34.
                    y3_n <= '0';
35.
                when "100" =>
36.
                    y4 n <= '0';
                when "101" =>
37.
                    y5_n <= '0';
38.
39.
                when "110" =>
40.
                    y6_n <= '0';
                when "111" =>
41.
42.
                    y7_n <= '0';
                when others =>
43.
44.
                    null;
45.
            end case;
46.
        end process;
47. end arch_EXP1;
```

② FPGA_EXP1_tb.vhd:

```
1. ---FPGA EXP1 @ 20201022 by hurui
2. library ieee;
```

实验报告。

<u>信院</u>系 17 级 姓名 胡 睿 日期 2020-10-22 NO.

```
3. use ieee.std_logic_1164.all;
4.
entity FPGA_EXP1_tb is
6.
   end FPGA EXP1 tb;
7.
8. architecture arch_tb of FPGA_EXP1_tb is
        component FPGA_EXP1 is
9.
10.
        port(
11.
            y0_n, y1_n, y2_n, y3_n, y4_n, y5_n, y6_n, y7_n : out std_logic;
12.
            a,b,c :in std_logic
13.
        );
        end component;
14.
15.
16.
        signal y0_n,y1_n,y2_n,y3_n,y4_n,y5_n,y6_n,y7_n : std_logic;
17.
        signal a,b,c : std_logic;
18.
19. begin
20.
        u tb :FPGA EXP1 port map(
21.
            y0_n,y1_n,y2_n,y3_n,y4_n,y5_n,y6_n,y7_n,
22.
            a,b,c);
23.
24.
        process
        begin
25.
26.
            a <= '0';
27.
            b <= '0';
28.
            c <= '0';
            wait for 20 ns;
29.
30.
            a <= '0';
            b <= '0';
31.
            c <= '1';
32.
33.
            wait for 20 ns;
            a <= '0';
34.
35.
            b <= '1';
36.
            c <= '0';
37.
            wait for 20 ns;
38.
            a <= '0';
39.
            b <= '1';
40.
            c <= '1';
41.
            wait for 20 ns;
42.
            a <= '1';
43.
            b <= '0';
            c <= '0';
44.
```

实验报告


<u>信 院</u>系 17 级 姓名 胡 睿 日期 2020-10-22 NO.


```
45.
            wait for 20 ns;
46.
            a <= '1';
            b <= '0';
47.
            c <= '1';
48.
49.
            wait for 20 ns;
50.
            a <= '1';
51.
            b <= '1';
52.
            c <= '0';
            wait for 20 ns;
53.
54.
            a <= '1';
            b <= '1';
55.
56.
            c <= '1';
57.
            wait for 20 ns;
            a <= '0';
58.
59.
            b <= '0';
            c <= 'X';
60.
            wait for 20 ns;
61.
62.
            a <= '0';
63.
64.
            b <= 'U';
65.
            c <= '0';
66.
            wait for 20 ns;
        end process;
67.
68. end arch_tb;
```

③ 仿真时序波形

实验报告 评分:

<u>信院</u>系<u>17</u>级 姓名<u>胡睿</u> 日期<u>2020-10-22</u> NO.___





④仿真时序波形分析

该时序波形中后三行分别为 abc, 可以看到每隔 20ns 输入的二进制值+1。

前七行分别对应 0-7 号 LED 灯,分别在对应的序号时段内出现低电平,故对应输入时刻 LED 灯将会熄灭。

2、DIP 控制数码管

① counter4.vhd:

1. ---FPGA EXP2 @ 20201022 by hurui

<u>实 验 报 告</u> 评分

__<u>信 院_</u>系__17 级 姓名____胡 睿 ____ 日期___2020-10-22 ___ NO.____

```
LIBRARY IEEE;
3. USE ieee.std_logic_1164.all;
4.
5. entity counter4 is
6. port(
7.
       d1,d0: IN Std_logic;
       p: OUT Std_logic;
       q: OUT Std_logic_vector (6 downto 0)
9.
10.);
11. END counter4;
12.
13. ARCHITECTURE behave of counter4 IS
       signal tmp: std_logic_vector(1 downto 0);
15. BEGIN
16.
            p<='1';
            tmp <= d1 & d0;
17.
            PROCESS (tmp)
18.
19.
            BEGIN
            case tmp is
20.
21.
                when "00" \Rightarrow q <= "0000001";
              when "01" => q <= "1001111";
22.
23.
               when "10" => q <= "0010010";
                when "11" => q <= "0000110";
24.
25.
                when others => null;
26.
            end case;
27.
       END PROCESS;
28. END behave;
```

② counter4_tb.vhd:

```
    ---FPGA EXP2 @ 20201022 by hurui
    LIBRARY IEEE;
    USE ieee.std_logic_1164.all;
    entity counter4_tb is
    end counter4_tb;
    ARCHITECTURE arch_tb of counter4_tb IS
    component counter4 is
    port(
    d1,d0: IN Std_logic;
```

实验报告 评分


<u>信院</u>系<u>17</u>级 姓名<u>胡睿</u> 日期<u>2020-10-22</u> NO.___

```
12.
            p: OUT Std_logic;
13.
            q: OUT Std_logic_vector (6 downto 0)
14.
        );
        END component;
15.
16.
        signal d1,d0: Std_logic;
17.
18.
        signal p: Std_logic;
19.
        signal q: Std_logic_vector (6 downto 0);
20.
21. BEGIN
22.
            u_tb :counter4 port map(
23.
            d1,d0,p,q);
24.
            PROCESS
            BEGIN
25.
26.
            d0 <= '0';
27.
            d1 <= '0';
28.
            wait for 20 ns;
            d0 <= '0';
29.
30.
            d1 <= '1';
            wait for 20 ns;
31.
32.
            d0 <= '1';</pre>
33.
            d1 <= '0';
            wait for 20 ns;
34.
35.
            d0 <= '1';</pre>
36.
            d1 <= '1';
37.
            wait for 20 ns;
38.
        END PROCESS;
39. END arch_tb;
```

③ 仿真时序波形

实验报告 भी

<u>信 院 系 17 级 姓名 胡 睿 日期 2020-10-22 NO.</u>



④仿真时序波形分析

可以看出在 d1d0 取值为 00、01、10、11 时输出为一个 7 位二进制数来控制数码管的显示。

【实验总结】

1、在输入 vhdl 代码时一定要注意中英文字符的使用,如果不小心输入了中文字

实验报告 भी

<u>信院</u>系<u>17</u>级 姓名<u>胡睿</u> 日期<u>2020-10-22</u> NO.

符错误很难发现;

- 2、在调整代码过后一定要 Start Compilation 实现 Analysis & Synthesis、 Fitter 及 Assembler 等完整的全编译过程并成功后再进行烧写, 否则烧写的依然是原来的代码。
- 3、在编写 tb 文件时一定要注意区分实体和测试实体,否则很容易出现变量重复 定义的报错,此时可以检查是否在使用实体名称时将两者混淆。

【实验收获】

- 1、通过课程讲解,了解了在Quart II 中编写和调试 vhdl 代码的方法。
- 2、掌握了建立工程并编写 testbench 进行调试的方法。
- 3、了解如何使用 modelsim 仿真工具并分析时序图。
- 4、掌握为设计工程添加约束、管脚分配的方法。