

研究所推甄 有利資料

Graduate Application Portfolio

姓名：張博翔

目錄

一、	自介 Introduction.....	3
●	活動總覽.....	4
	學業表現 Academic Performance	5
●	成績證明.....	8
二、	修課地圖 Curriculum Map	10
三、	對應專長與相關作品 Skills & Evidence	12
四、	專題作品 Projects.....	13
●	畢業專題：Design and Verification of an ECG Analog Front-End and Fixed-Point RTL Filter.....	13
●	課程專題(1)：雙核心 CPU 模擬系統與匯流排仲裁用於 VGA 影像輸出.....	22
●	課程專題(2)：FPGA Lab	26
●	課程專題(3)：雙 MCU UART 通訊與俄羅斯方塊遊戲系統.....	32
●	課程專題(4)：隔離式功率驅動電路與嵌入式韌體設計應用於腦波狀態辨識的智能氛圍燈系統	36
五、	其他技能與活動證明 Other Skills & Activities.....	44
●	國際交流與業界實習：	44
●	其他課程競賽與開發工具：	45

一、自介 Introduction

我是張博翔，原就讀臺北醫學大學生物醫學工程學系，大三上起雙主修國立臺北科技大學電機工程系。醫工給了我一定的工程基礎，電路學、訊號處理、計算機導論這些課讓我很早就進到訊號與數位的世界，正因如此我發現自己對於一個設計在硬體上跑不跑得動、快不快、省不省資源這件事更感興趣。

坦白說選擇往電資深耕有很現實的一面：半導體、IC 與通訊產業的投入和回報都相對明確、舞台也大，我不否認這是原因之一。但若只是為了出路其實不必這樣硬扛，主因還是我想把技術再往上推一層。過去我在設計上比較著重「做出來」，但我更希望能從「會用」到「能設計、能優化」，做出符合實際應用與市場需求的東西。也因此我選擇繼續往在相關領域更專業的電資學群深造，希望藉研究所加深專業也擴展視野。

〈專長〉

我擅長的是數位設計與訊號處理，我會寫 Verilog 與 VHDL，也跑過 Altera Quartus 與 Xilinx ISE 兩套工具鏈，從模擬一路做到 FPGA 上板。畢業專題我以 Verilog 從零搭出一條定點 FIR 訊號鏈（MAC 摺積、移位暫存、RR 心率偵測，類比端也設計了儀表放大與濾波前級。

除了數位，我修課也從訊號與系統、通訊、DSP，到控制、電力電子、計算機與嵌入式都有涉獵。這讓我在專精數位設計之餘，還能跨到訊號、通訊與軟硬整合，把不同領域整合成系統，像腦波氛圍燈就是把 EEG 前處理、隔離電路與 ESP32 韌體整合起來的例子。

〈未來方向〉

未來我想往訊號處理與數位架構方向發展。因為訊號處理硬體化在很多即時、低功耗的場景裡都是關鍵，像通訊的基頻處理、通道估測與等化得在極短時間內反覆做大量濾波與轉換，用 FPGA 以 RTL 平行運算才跟得上；邊緣裝置上的即時感測與 AI 推論要把濾波、特徵擷取甚至小型神經網路做成硬體加速器，也需要在低延遲、低耗電下運作。我希望結合過去累積的訊號處理與 RTL 經驗，在研究所進一步磨練，把懂訊號、也寫得出硬體這條路走得更完整。



● 活動總覽

(1) 競賽與獲獎

- 生物醫學工程學系專題研究競賽 佳作（請見專題作品第 20 頁）

(以下相關活動請詳見第六節其他技能與活動證明)

- 「精準醫療與 Bio-ICT」課程 冠軍
- 成大次世代醫療器材新創戰鬥營 佳作

(2) 實習與國際交流

- 利優生醫科技（AeproMED）產品開發部實習 2 個月：儀器使用、電路焊接
- KU-TMU Joint Research Workshop（臺北醫學大學 × 九州大學）：專題報告

學業表現 Academic Performance


畢業成績：5/28 (17.86%)，GPA：3.77/4

我於大三上(113 學年第 1 學期)開始於臺北科技大學雙主修電機工程系，每學期需同時往返北醫信義校區、雙和校區、北科修習兩校課程，因此在排課與時間控管上需要更加謹慎，除了課程難度外也需考量體力等因素。

以下以學期成績、學年成績、總學分數呈現我的學習軌跡及表現。

成績曲線的走勢蠻像一個系統從啟動到穩態的過程。大一上我只有 50%，主因是剛進大學還在適應環境，此時對整個課業運作的節奏也還不熟，等摸清規則找到方法之後分數就一路往上，在大二上衝到最高的 12%，之後略微回落慢慢穩定下來，有點 overshoot 之後趨於穩態的反應(圖一)。


由於班級人數少一名約占 3%，因此浮動可能看起來很大，觀察排名大一上我排在後段約 51%，但從大一下開始一路進步，甚至大二上進到前 12%，之後趨於穩定在前 25% 到 30%，加了雙主修後還是維持穩定(圖二)。我覺得上述曲線反映了我面對陌生環境時的適應方式，剛開始不熟表現普通，但我會去找出問題出在哪、調整做法，然後穩定地把它做好。



圖(一) 學期排名紀錄


從雙主修開始即使兩校學分一口氣加重，我基本上還是維持成績在 90 分左右。唯一比較明顯的下降是最後一學期平均 88.9。該學期我同時修了兩校約 31 學分，還去臺大旁聽參與電工實驗，把學習量拉到超過負荷結果造成其中一門興趣選修「VLSI 導論」沒能兼顧。考量這是最後一學期沒有學分壓力想要多少聽一點與練習 layout，因此沒有退選，這是在時間分配上的取捨，也讓我更清楚自己的極限在哪。至於工程數學我雖然本科已修畢，1141 原本想再修一次加強，但考量推甄與畢業專題的時程實在排不

開，加上期中考前需與教授前往日本九州大學進行交流，考量後最後選擇主動撤選，把力氣集中在更要緊的事情上。




圖(二) 學期成績紀錄

總共累計實得 189 學分，每學期固定約 25 學分，雙主修後一度到 26、28 學分（圖三）。把這些學分拆開來看會發現它其實高度集中在工程與電子領域。扣掉通識的 28 學分後，剩下的 161 學分裡光是北科電機系雙主修的電機、電子相關課程就佔了 62 學分，再加上 6 學分的人工智慧微學程以及醫工系本身大量的工程課程(如計算機導論、電路學、訊號處理)，我真正投入的幾乎都是與此次申請方向直接相關的訓練。雖然我念的是醫工，但實際修課重心與興趣明確偏向電子相關，其中又以數位為主(圖四)。



圖(三) 總學分數紀錄

修習學分結構 (累計實得 189 學分)



圖(四) 學分結構圓餅圖

● 成績證明

臺北醫學大學學生歷年成績表																			
學制：大學部		系所學位學程：生物醫學工程學系				學號：B812111001		姓名：張博翔		印製日期：2026/09/21 第1頁(共1頁)									
第一學年(111年9月至112年6月)				第二學年(112年9月至113年6月)				第三學年(113年9月至114年6月)				第四學年(114年9月至115年6月)				第五學年(年月至年月)			
選課別	科目	第一學期 學分成績	第二學期 學分成績	選課別	科目	第一學期 學分成績	第二學期 學分成績	選課別	科目	第一學期 學分成績	第二學期 學分成績	選課別	科目	第一學期 學分成績	第二學期 學分成績	選課別	科目	第一學期 學分成績	第二學期 學分成績
通	揚山人文講座	2	93.69	必	工程數學(一)	3	83	必	生物統計學	-	2 88	必	畢業專題(二)	1	85.5				
通	基礎程式設計	2	93.9	必	工程數學(二)	-	3 66	必	生物信號與系統	-	2 83	必	臨床工程實習(一)	3	84.6				
通	人工智慧導論	-	2 98.15	必	生物力學	-	2 99	必	畢業專題(一)	-	1 86.65	必	臨床工程實習(二)	-	3 83.7				
通	基礎服務學習	-	0 88	必	生物化學	2	98	必	醫療器材管理與法規	2	90	必	數位邏輯設計實習	-	1 95				
必	普通化學實驗	1	80	必	材料科學導論	2	98	必	科技論文導讀①	1	83	必	電子學(一)	3	85				
必	生醫工程導論	2	81	必	電子學與實習(一)	2	78	必	微處理機	-	3 94	必	數位邏輯設計	3	98				
必	普通生物學實驗	1	80	必	基礎光學	2	100	必	電路學(一)	3	87	必	電子學(二)	-	3 87				
必	微積分(一)	2	70	必	靜力學	2	100	必	電路學(二)	-	3 93	必	電子學實習(一)	1	94				
必	微積分(二)	-	2 69.6	必	電子學與實習(二)	-	2 94	必	體育-排球	-	0 85	必	計算機組裝②	-	3 94				
必	普通物理學實驗	-	1 90.78	必	普通化學	2	79	必	體育-健身運動	0	86	選	運動與健康	-	2 95				
必	普通物理學	2	86	必	Biodesign	2	92	必	開放數學②	-	3 94	選	數位系統	3	87				
必	普通物理學	-	2 90.8	必	臨床需求洞察與創新	-	-	選	日文(一)	2	94	選	資料結構	-	3 97				
必	解剖學	-	2 91	必	應用	-	-	選	電生與電療學	-	2 91.6	選	通訊系統	-	3 97				
必	電路學	-	2 76	必	生理學	-	3 69	選	專題研究(四)	1	60	選	通訊系統實習	-	1 89				
必	計算機概論	-	2 83.75	必	體育-籃球	0	87.6	選	有機化學	2	98	選	計算機演算法	-	3 91				
必	普通化學	2	85	必	體育-網球	-	0 88	選	組織工程	-	2 94	選	FPGA系統設計實習	-	3 95				
通	英文(一)	2	93	通	日文(一)	2	98	選	數位訊號處理程式設計與應用	1	87	選	數位系統	3	99				
通	英文(二)	-	2 87	選	日文(二)	-	2 94	選	醫學工程程式語言②	2	92.58	選	數位訊號處理	-	3 94				
必	體育-足球	0	91.4	選	材料分析	-	2 96	選	醫學影像與神經科學②	2	96	選	電力系統(一)	3	90				
必	體育-足球	-	0 97	選	輔具設計與開發概論	-	2 89.6	選	控制系統	-	3 90	選	散熱處理實習	1	94				
通	音樂藝術與人文	-	2 97	選	專題研究(二)	1	99	選	電力電子學	3	93	選	嵌入式微處理器導論②	-	3 85				
通	水資源品類	-	2 78	選	專題研究(三)	-	1 75	選	計算機網路	3	99	選	工程數學(一)	(-)	1				
通	全民國防教育軍事訓練	1	92.4	選	分析化學	-	2 99	選	電力電子學實習	-	1 93								
通	護理學-全民國防	-	-	選	醫療儀器設備與實務	-	2 98	選	影像解剖與人工智慧	2	94								
通	護理學-國際情勢	-	-	選	Matlab程式語言與應用	2	93	選	跨域應用	-	-								
通	護理學-國際情勢	-	-	選	醫工產業趨勢與探索	2	99.4	選	生應永續綜論	1	P								
通	應用客語與客家文化	2	90	選	醫療深度學習Python實作	-	2 97	選	海洋永續綜論	1	P								
通	新生專題-設計我的北醫學習生活	1	P	選	精準醫療健康下Bio-ICT的發展	1	99	選	自然語言處理-清大	(-)	1								
通	看不見的手？新世紀的貨幣議題	-	-	選															
通	生活創意設計	-	1 94																
選	專題研究(一)	1	86.65																
選	感測器導論	2	92																
學業成績總平均		84.01	87.75	學業成績總平均		92.71	87.53	學業成績總平均		92.56	91.18	學業成績總平均		90.68	88.87	學業成績總平均			
總修學分		23	23	總修學分		25	23	總修學分		26	22	總修學分		21	31	總修學分			
實得學分		21	23	實得學分		25	23	實得學分		26	22	實得學分		21	28	實得學分			
累計學分		21	44	累計學分		69	92	累計學分		118	140	累計學分		161	189	累計學分			
學期排名名次		16	5	學期排名名次		4	8	學期排名名次		10	9	學期排名名次		6	7	學期排名名次			
學期排名人數		31	31	學期排名人數		33	31	學期排名人數		34	33	學期排名人數		24	23	學期排名人數			
學期排名百分比		51.61	16.13	學期排名百分比		12.12	25.81	學期排名百分比		29.41	27.27	學期排名百分比		25	30.43	學期排名百分比			
畢業成績		89.28		畢業成績				畢業成績				畢業成績				畢業成績			
畢業人數		28		畢業人數				畢業人數				畢業人數				畢業人數			
畢業名次		5		畢業名次				畢業名次				畢業名次				畢業名次			
畢業排名百分比		17.86%		畢業排名百分比				畢業排名百分比				畢業排名百分比				畢業排名百分比			
修習EMI及格科目學分數：11				修習EMI及格科目學分數：11				修習EMI及格科目學分數：11				修習EMI及格科目學分數：11				修習EMI及格科目學分數：11			

31輔系申請核准(國立臺北科技大學電機工程學系)。115/06/09輔系停修核准。

31雙主修申請核准(國立臺北科技大學電機工程學系)。

(*)：成績不及格；【P】：該科目通過；【F】：該科目不通過；【I】：該科目停修；【暑】：該科目為暑修；【◎】：EMI課程，係指使用全英語教授專業(非語言)之課程。

MI等級：僅適用於碩士班學生。E1：修畢EMI課程達16學分以上；E2：修畢EMI課程達32學分以上；E3：修畢EMI課程達64學分以上；E4：修畢EMI課程達96學分以上；E5：修畢EMI課程達128學分以上。



臺北醫學大學
TAIPEI MEDICAL UNIVERSITY

Name: CHANG, PO-HSIANG (張博翔)
Student Number: B812111001
Undergraduate Program in School of Biomedical Engineering
College of Biomedical Engineering
Degree Conferred: Bachelor of Science
Date of Conferment: 06/2026

DOB: 05/24/2004
Date of Enrollment: 09/2022

Date Printed: 09/21/2026

Subject	1st Semester CR GR	2nd Semester CR GR	Subject	1st Semester CR GR	2nd Semester CR GR
Academic Year (2022-2023)					
Forum of humanity & medicine	2 A		Kendo		0 A
Basic programming	2 A		Japanese (I)	2 A	
General chemistry laboratory	1 A		Individual studies(II)	1 A	
Introduction to biomedical engineering	2 A		Matlab & its applications	2 A	
General biology laboratory	1 A		Trend & exploration of biomedical engineering industry	2 A	
Calculus(I)	2 B		Development of Bio-ICT in precision healthcare	1 A	
General biology	2 A		Japanese (II)		2 A
General chemistry	2 D		Material characterization		2 A
College English (I)	2 A		Introduction to the design & development of assistive technology		2 A
Table Tennis	0 A		Individual studies(III)		1 B
Introduction to artificial intelligence		2 A	Analytical chemistry		2 A
Basic service-learning		0 A	Principle & practice of medical instrument		2 A
Calculus(II)		2 C	Medical deep learning python practice		2 A
General physics laboratory		1 A		25	23
General physics		1 A	Total Credits		
Anatomy		2 A	Average Grade		A
Electric circuits		2 B	Academic Year (2024-2025)		
Introduction to computers & programming		2 A	Medical device regulations & compliance	2 A	
College English (II)		2 A	Introduction to BME technology for life	1 A	
Soccer		0 A	Circuit Theory (I)	3 A	
All-out defense education military training- civil defense	1 A		Fitness Training	0 A	
Medical usage & culture of Hakka	2 A		Biostatistics		2 A
Freshmen project - design my TMU life	1 P		Biomedical signal & system		2 A
Individual studies(I)	1 A		Graduation project(I)		1 A
Introduction to sensors	2 A		Microprocessor		3 A
Musical arts & the humanities		2 A	Electric circuit theory (II)		3 A
Outlaws of the Marsh		2 B	Volleyball		0 A
All-out defense education military training-international - situations		1 A	Discrete Mathematics		3 A
Invisible hand? The currency problem in the new century		2 A	Japanese (III)	2 A	
Life & creativity design		1 A	Individual studies(IV)	1 C	
Total Credits	21		organic chemistry	2 A	
Average Grade		A	Practicality in digital signal processing	1 A	
Academic Year (2023-2024)			Programming languages for biomedical engineering	2 A	
Engineering mathematics(I)	3 A		Medical imaging & neuroscience	2 A	
Biochemistry	2 A		Power electronics	3 A	
Introduction of materials science	2 A		Computer networks	3 A	
Electronics & practice (I)	2 B		Image analytics & artificial intelligence interdisciplinary application	2 A	
Introduction to optics	2 A		Introduction to green living & conservation	1 P	
Statics	2 A		Introduction to blue planet sustainability	1 P	
General chemistry	2 B		Electrophysiology & electrotherapy		2 A
Application of biodesign innovation process	2 A		Tissue engineering		2 A
Basketball	0 A		Control System		3 A
Engineering mathematics(II)		3 C	Power electronics lab.		1 A
Biomechanics		2 A	Total Credits	26	22
Electronics & practice (II)		2 A	Average Grade		A
Physiology		3 C	Academic Year (2025-2026)		

Page1



Chang, Ting-Yan
CHANG TING YUN, Registrar



臺北醫學大學
TAIPEI MEDICAL UNIVERSITY

Name: CHANG, PO-HSIANG (張博翔)
Student Number: B812111001
Undergraduate Program in School of Biomedical Engineering
College of Biomedical Engineering
Degree Conferred: Bachelor of Science
Date of Conferment: 06/2026

DOB: 05/24/2004
Date of Enrollment: 09/2022

Date Printed: 09/21/2026

Subject	1st Semester CR GR	2nd Semester CR GR	Subject	1st Semester CR GR	2nd Semester CR GR
Graduation project(II)		1 A			
Practicum in clinical engineering(I)		3 A			
Electronics (I)		3 A			
Digital logic design		3 A			
Electronics Lab. (I)		1 A			
Practicum in clinical engineering(II)			3 A		
Digital Logic Design Lab.			1 A		
Electronics (II)			3 A		
Computer Organization			3 A		
Digital system			3 A		
Signals & systems			3 A		
Power System (I)			1 A		
Microprocessor Lab.					2 A
Sports & health					3 A
Data structure					3 A
Communication Systems					3 A
Communication System Lab.					1 A
Computer Algorithms					3 A
FPGA system design practice					3 A
Digital signal processing					3 A
Introduction to VLSI Design					3 D
Total Credits	21		Total Credits		28
Average Grade		A	Average Grade		A

GPA:3.77

Final cumulative EMI Credits : 11

GPA : 3.77/4 , EMI 課程若算入雙主修學分的話共 20 學分

Page2



Chang, Ting-Yan
CHANG TING YUN, Registrar

二、修課地圖 Curriculum Map

工程數學為我在北醫大二時修習。工數二涵蓋複變、傅立葉分析、拉氏轉換等內容,是訊號處理與通訊的重要數學基礎,但初次接觸時我對這些工具的實際用途還不夠清楚,成績並不亮眼。

這些數學我並沒有重修,而是在抵免後把原本重複修習的時間投入更多進階課程,在後續的專業課程中反覆應用也使我逐漸熟練:控制系統中的拉氏轉換、訊號與系統、通訊系統及數位訊號處理中的傅立葉轉換、Z轉換,以及電力電子中的諧波(傅立葉)分析,都讓我從應用的角度重新理解了工程數學的意義。此外,電路學與電力系統中大量使用相量(phasor)來表示弦波,透過這些運算也強化了我對複數運算的熟悉程度。

這些高度依賴工數的專業科目成績(訊號與系統 99、數位訊號處理 94、通訊系統 97、控制系統 90 等),也在一定程度上反映我已補足當初在工程數學上的不足(表一)。

表(一) 相關領域修課結果

課程名稱	English Course Name	學分	成績
通用 / 基礎課程			
電路學(一)	Circuit Theory I	3	87
電路學(二)	Circuit Theory II	3	93
電子學(一)	Electronics I	3	85
電子學(二)	Electronics II	3	87
電子學實習(一)	Electronics Lab I	1	94
微處理機	Microprocessor	3	94
微處理機實習	Microprocessor Lab	1	94
離散數學	Discrete Mathematics	3	94
工程數學(一)	Engineering Mathematics I	3	83
工程數學(二)	Engineering Mathematics II	3	66
控制 Control			
控制系統	Control System	3	90
電力 Power			
電力電子學	Power Electronics	3	93
電力電子學實習	Power Electronics Lab	1	93
電力系統(一)	Power System I	3	90
通訊 Communication			
訊號與系統	Signals and Systems	3	99
通訊系統	Communication Systems	3	97

課程名稱	English Course Name	學分	成績
通訊系統實習	Communication System Lab	1	89
數位訊號處理	Digital Signal Processing	3	94
計算機 Computer / 數位設計 Digital			
數位邏輯設計	Digital Logic Design	3	98
數位邏輯設計實習	Digital Logic Design Lab	1	95
數位系統	Digital System	3	87
FPGA 系統設計實務	FPGA System Design Practice	3	95
計算機組織	Computer Organization	3	94
資料結構	Data Structures	3	97
計算機演算法	Computer Algorithms	3	91
計算機網路	Computer Networks	3	99

※ 本表以北科電機系雙主修採計課程為主；工程數學（一）（二）為本科（北醫）修習

三、對應專長與相關作品 Skills & Evidence

表(二) 專長領域與作品對照表

領域	技能 / 工具	佐證 (作品)
數位設計 / RTL	Verilog、VHDL、 Quartus、Xilinx、Digital	[畢業專題] [雙核心 CPU 模擬系統] [FPGA Lab]
訊號處理	MATLAB、FIR / IIR	[畢業專題] [腦波辨識氛圍燈系統]
嵌入式系統	C / C++、Arduino、 ESP32	[雙 MCU UART 系統] [腦波辨識氛圍燈系統]
電路 / 電力電子	LTspice、示波器、焊接	[腦波辨識氛圍燈系統]

四、專題作品 Projects

● 畢業專題：Design and Verification of an ECG Analog Front-End and Fixed-Point RTL Filter


一、動機與目的：

以 ECG 當測試訊號，因為頻帶動態範圍大又帶有明確的波型可供驗證。設計重心為數位端（定點縮放、MAC 摺積、testbench 驗證）；類比前端則走過一次從連續訊號到數位處理前的訊號鏈。整合類比電路與可合成的數位硬體兩端。類比前端包含儀表放大器、高通／低通／陷波三段濾波；另一端以 Verilog 從頭建構的定點 FIR 管線，對數位化的訊號做濾波、並偵測心率。兩者合起來模擬「類比前端 → ADC → 數位處理」的訊號鏈設計。

二、系統與架構：


類比前端（IA → HPF → LPF → Notch）負責前級調理與放大，經 ADC 數位化後由三顆 FIR（HPF、LPF、Notch）串接、再接 RR 偵測器（圖五）。

本專題未實作實體 ADC，類比前端與數位管線目前各自獨立驗證，數位輸入來自訊號源模組，將 MATLAB 預先數位化的 ECG 樣本以 500 Hz 逐點播放，模擬 ADC 取樣之資料流（時間單位 1 ms、每緣反相 ⇒ 週期 2 ms ⇒ $f_s = 500\text{Hz}$ ）。



圖(五) 系統訊號鏈

數位端資料路如圖，各級間為 16-bit 有號資料。每一級 FIR 做成獨立、介面一致的模組，因此可單獨替換或驗證任一級，整體也易於後續上板。



圖(六) 數位資料路徑

三、 功能設計：

(1) 定點縮放與 ADC 模型

FPGA 處理浮點成本高，ECG 資料由 MATLAB 匯出時採定點縮放，以訊號絕對值最大值映射至 2^{15} ，再匯出為 16 進位檔（15 位元幅值 + 1 位元符號）。ADC 模組將檔案載入深度 65536 之記憶體，於時脈正緣依 index 依序輸出並在到底時迴繞，並設計 Reset（非同步清除）與 Enable（晶片選擇／啟動）以貼近真實 ADC 之控制行為。

$$x_{\text{int}}[n] = \text{round}\left(\frac{2^{15}}{\max_n |x[n]|} x[n]\right)$$


(2) FIR 濾波器與 MAC 摺積

FIR 以摺積 $y[n] = \sum_k h[k] x[n-k]$ 實現。濾波係數 $h[k]$ 是小數，在 FPGA 上運算單元大又耗資源，因此把每個係數乘上 2^{15} 、四捨五入成整數 $h_q[k] = \text{round}(2^{15}h[k])$ 。

乘加後的結果會被放大 2^{15} 倍，所以最後右移 15 位把尺度還原，結果限制在 16-bit 範圍內，超過就卡在最大/最小值避免數字溢位。

$$y[n] = \text{sat}_{16}\left(\left(\sum_k h_q[k] x[n-k]\right) \gg 15\right), \quad \text{sat}_{16}(v) = \min\{\max\{v, -32768\}, 32767\}$$

每一級移位暫存器把輸入逐級推移（ $x_{\text{delay}}[k] \leftarrow x_{\text{delay}}[k-1]$ ），乘法器把各級乘上對應係數，累加器以 32-bit 承接乘積和避免溢位（圖七）。



圖(七) FIR 之 MAC 資料路徑


三顆 FIR，高通頻率最低（5 Hz），過渡帶最窄，依 Bellanger 估計 $N \approx 3.1 f_s / \Delta f$ 所需階數最多，用 127 taps；低通、陷波各 64、65 taps。所有係數皆為線性相位對稱結構（表三）。數位段刻意收窄至 QRS 相關頻帶（約 5–40 Hz）以利 R 波偵測。

表(三) FIR 規格

模組	型式	f_c	taps	中心係數
fir_filter_hp	高通	5 Hz	127	$h[63] = 32122$
fir_filter	低通	40 Hz	64	$h[31] = h[32] = 5173$
fir_filter_bs	帶阻（陷波）	60 Hz	65	$h[32] = 32623$

(3) RR 間期偵測

RR 偵測器為 Pan-Tompkins 演算法之簡化。先將輸入平方 $e[n] = x[n]^2$ 以突顯 R 波、壓制 T 波與雜訊。當能量超過閾值 (THRESHOLD_SQ= 1.3×10^8 , $|x[n]| > 11402$) 且不在不反應期時，判定為 R 波，以計數器算出與上一個 R 波之間隔，並進入不反應期。不反應期取 $125 \text{ 點} \times 2\text{ms} = 250\text{ms}$ ，可有效避開 T 波造成的重複偵測 (圖八)。




圖(八) RR 偵測流程

(4) 類比前端電路


前端採儀表放大器 (增益 $\times 10$ ，增益全置於第一級以提高 CMRR)，後接單位增益之 Sallen-Key 二階高通 (0.5 Hz)、四階低通 (100 Hz) 與高品質函數雙 T 陷波 (60 Hz)，各級電路間穿插電壓隨耦器進行訊號隔離並避免負載效應。設計受可取得元件設計限制 (麥拉電容 $\leq 0.82\mu F$ 、電阻 $\leq 20k\Omega$)；其中 0.5 Hz 高通所需 RC 甚大，改以無極性電解電容實現。各級之 LTspice 模擬結果如圖：

- Instrumentation Amplifier




圖(九) 儀表放大器 IA ($A_d = 10$, $CMRR = 74 \text{ dB}$)

- High-pass Filter




圖(十) 高通濾波器 HPF ($f_c = 0.5 \text{ Hz}$)

- Low-pass Filter



圖(十一) 低通濾波器 LPF ($f_c=100$ Hz)

- High Q twin T notch Filter



圖(十二) 陷波濾波器 ($f_0=60$ Hz, $Q=5$)

四、瓶頸與原因探討

數位端目前每級 FIR 在單一時脈內以組合邏輯完成整條摺積（127/64/65 個乘加），這條很長的組合路徑會限制可達到的最高時脈（ f_{max} ），且各 tap 並行運算需用到大量乘法器。在 500 Hz 取樣下綽綽有餘，但若要提高時脈或節省資源，需把 MAC 切成 pipeline，或改用 folded 串行運算等。

高通因為需要濾 0.5 Hz 超低頻，過渡帶極窄，數位端需最多階數（127 taps），類比端則需極大 RC，因此類比高通電容將麥拉改成無極性電解電容，不使用一般極性電解的原因為在零直流偏壓的訊號路徑上會呈現非線性、漏電，對於電路響應不佳

類比 IA 的 CMRR 以 UA741 自搭之三運放 IA，CMRR 受差動級電阻匹配限制（0.1% 電阻約 74 dB），欲達生醫理想的 90–120 dB 需改用雷射修調之專用 IA 晶片。


五、成果與反思

數位管線成功運作，訊號依序通過高通去基線、低通去高頻、陷波去 60 Hz，量得 RR 間期約 1000 ms，對應心率 60 BPM 落於正常範圍，各級間之延遲即 FIR 延遲所致（圖十三）。




圖(十三) 各波型驗證(GTKwave)。

類比前端串接後之整體頻率響構成一個 0.5–100 Hz 的帶通濾波器，並於 60 Hz 疊加一個深約 -50dB 的陷波。低於 0.5 Hz 的基線漂移與高於 100 Hz 的高頻雜訊皆被衰減，60 Hz 電力線干擾被陷波精準壓除，通帶則維持約 20 dB 增益（IA），各級截止與陷波頻率皆與設計目標一致（圖十四）。




圖(十四) 類比濾波器頻率響應

類比前端已於麵包板完成實體電路（圖十五），並以示波器頻率響應分析（FRA，Keysight DSOX1202G， ± 15 V 供電）量測，範圍 10–150 Hz（圖十六）。



圖(十五) 類比前端麵包板實作電路（IA + HPF + LPF + Notch）



圖(十六) 類比前端實測頻率響應

通帶增益 FRA 於 10 Hz 讀約 39 dB，扣除增益軸 20 dB 顯示偏移後約 19 dB，與儀表放大器 $\times 10$ (20 dB) 之設計及模擬一致。陷波實測中心約 60 Hz，底部約 -5 dB（扣偏移後約 -25 dB），相對通帶約 44 dB 之衰減，與模擬約 50 dB 相當（僅略淺約 5 dB）。相位於 60 Hz 陷波處呈現特徵性之急遽相位跳變，與模擬定性一致，絕對值因 FRA 採單端輸入（模擬為差動），且僅量 10–150 Hz 波型而有不同。

綜合而言，實測重現模擬之帶通形狀、60 Hz 深陷波與陷波處之相位跳變，驗證電路確實運作。量化差異來自被動元件容差、麵包板寄生與接點電阻、LM741 非理想及 FRA 量測設定。

後續改良可以 PCB 取代麵包板，採可調元件逼近深陷波，並改用 AD620 等單晶片儀表放大器提升共模抑制。

這個專題讓我把訊號處理從演算法做到實體電路，也更清楚類比與數位各自的角色與取捨。未來方向為使用 FPGA 控制 ADC，讓 pipeline 處理現場數位化的訊號，而非預錄樣本，達成端到端的訊號鏈。進行合成與時序分析、燒錄至 FPGA 實測，透過靜態時序分析確保 500 Hz 取樣下滿足 setup/hold time、避免亞穩態，並把 FIR 內部的 MAC 切級以提高時脈。



圖(十七) 本專題於開發前期即以階段性成果參加生物醫學工程學系專題研究競賽並獲佳作，當時專題仍在進行，以前期題名「Electrocardiogram Detection Circuit」參賽，故與現階段題名有不同。


● 課程專題(1)：雙核心 CPU 模擬系統與匯流排仲裁用於 VGA 影像輸出

一、動機與目的：

此為數位邏輯實習的期末專題，因為我想理解多核系統在搶同一份資源時如何協調而不出錯，因此整合了指令集到顯示輸出。我設計了 ISA、兩顆獨立 CPU、一個共享 VRAM，以及核心 Bus Arbiter，最後用 VGA 把兩核平行繪製的結果即時輸出，一旦兩核撞寫，畫面就會損壞。

二、系統架構：

系統由六個模組組成，資料流由左而右流動：image_sel 兩位元同時送進兩核，決定要跑哪一套繪圖程式；Core 0 與 Core 1 各自擁有獨立的 ROM、控制單元、ALU 與暫存器檔，依程式約定分工繪製畫面上、下半；兩核透過 Bus Arbiter 競爭 VRAM 寫入權，VGA Sync 與 Pixel Driver 再把 VRAM 內容換算成螢幕像素輸出 (圖十八)。



圖(十八) 系統架構與訊號流(運算→仲裁→儲存→掃描→顯示)

單顆核心為 8-bit 多週期 CPU，暫存器檔含 R0-R3 四顆（兩組讀取埠、一組寫入埠）。

三、功能設計：

(1) 16-bit 指令集

指令格式固定為 **opcode[15:12] / Rd[11:10] / Rs[9:8] / imm8[7:0]**，硬體共實作 8 個 opcode（資料處理與 I/O 6 種 + 流程控制 2 種）(表四)：


表(四) 指令集對應功能

Opcode	指令	動作
0000	MOV	$Rd \leftarrow \text{imm8}$ (載入立即值)
0001	ADD	$Rd \leftarrow Rd + Rs$
0010	SUB	$Rd \leftarrow Rd - Rs$
0011	AND	$Rd \leftarrow Rd \& Rs$
0100	OR	$Rd \leftarrow Rd Rs$
0101	OUT	$\text{VRAM}[\text{imm8}] \leftarrow Rs \text{ 低 3 位}$ (RGB 各 1 bit)
0110	BEQ	若 $Rd = 0$ 則 $PC \leftarrow \text{imm8}$ (條件分支)
0111	JMP	$PC \leftarrow \text{imm8}$ (無條件跳躍)

指令欄位固定，讓 decode 只是單純的位元切片，資料路徑因此乾淨許多。不過 OUT 採立即定址，等於每個像素都要一條固定位址的指令，畫一張圖就是數百條，後續發現若把 OUT 改成暫存器間接定址、再搭配 BEQ/JMP 形成迴圈，就能用少量指令掃過整塊 VRAM。

(2) 控制單元 FSM 與 OUT

每條指令分為 FETCH → DECODE → EXECUTE → WRITEBACK 四狀態，多數指令寫回暫存器後 $PC+1$ ，但 OUT 因為要寫共享 VRAM，必須先向 Bus Arbiter 取得授權，沒拿到就停在 WRITEBACK 等待，確保兩核不會在同一時脈寫入 VRAM (圖十九)。



圖(十九) 控制單元狀態機

(3) Round-Robin 匯流排仲裁

Bus Arbiter 每個時脈判斷兩核的請求，若是單核請求就直接授權，兩核同時請求時會用 last_gnt 記錄上次給誰、這次輪給另一顆核心，達成公平輪替避免任一核 starvation。訊號 gnt 直接接到 VRAM 的寫入致能 wr_en，兩核致能天生互斥。

(4) VGA 顯示


VGA Sync 以標準 $640 \times 480 @ 60\text{Hz}$ 產生掃描座標，Pixel Driver 把螢幕座標除以 $40/30$ 對應回 16×16 VRAM 格點（每格放大成 40×30 色塊），讀出 3-bit 色彩輸出 RGB。

四、瓶頸與原因探討


開發中把設計接上 Digital 的 external-iVerilog 模擬時，時脈完全跑不快。後續發現是因為 Digital 與 iVerilog 透過作業系統 pipe 溝通，每個時脈邊緣都要一次 IPC 往返，通訊延遲遠大於一個時脈週期本身，作者 Hneemann 的 GitHub issue 也有提到此限制，若改回 Digital 原生模擬做功能驗證即可解決此問題。

五、成果與反思

最終系統可正確運作並通過驗證：切換 `image_sel` 兩核同步換圖、Reset 後兩核從 `PC=0` 重啟、VGA 穩定輸出由兩核分工繪製的 16×16 點陣圖、`gnt0`、`gnt1` 永不同時為 1，兩核同時請求時授權交替出現，驗證 Round-Robin 如預期運作，最直觀的驗證是畫面本身，若兩核撞寫畫面會立刻錯位或出現雜點，完整正確即代表仲裁無誤（圖二十）。



圖(二十) 16×16 點陣圖 640×480 VGA 輸出(`image_sel = 11`)



圖(二十一) VGA 輸出其他執行結果(image_sel = 00, 01, 10)

這個專題讓計算機組織所學知識得以更進一步實現。目前設計為多週期、解析度 16×16 ，受限於期末時間只完成到模擬與功能驗證，尚未燒錄到 FPGA 實機測試，這是比較可惜的地方。

不過設計本身已具備上板條件，VGA 採標準時序、色彩僅 3-bit，透過 FPGA 開發板的 VGA 埠配上簡單的電阻式 DAC 即可直接驅動實體螢幕，而先前的模擬速度瓶頸源自協同模擬的 IPC 往返，在真實 FPGA 上並不存在，因此把它上板、以真實螢幕驗證，是我最想做的下一步，若更長期則想把仲裁機制推廣到多通道資料排程，多來源競爭需要仲裁與緩衝的問題，與我所想投入的多通道訊號處理方向相通。

● 課程專題(2)：FPGA Lab

➤ ALTERA / Quartus 燒錄：


一、目的：

取自數位邏輯實習的其中一個 Lab，本課程為兩人一組分題進行；SRAM 累加器為我負責項目（電路設計、VHDL、Digital/Quartus 模擬、Altera 開發板燒錄與實機驗證）。這個題目橫跨兩次實作，它記錄了我把手動操作的資料路徑轉換為狀態機自動控制，最後燒錄進 FPGA 的完整過程。

二、系統架構：

手動階段：


我先以 VHDL 實作一顆 4×4 SRAM（以二維陣列描述記憶體，CS/WE/OE 分別控制晶片致能、寫入與讀出，未致能時輸出高阻抗），再把它與我先前實作的四位元加減法器、比較器整合成一個可偵測溢位的累加器（圖二十二）。此版本用多組 enable/select 線，逐步操作「讀出 SRAM → 經加法器相加 → 存回暫存器 → 寫回 SRAM」，並用比較器判斷溢位（累加後變小即代表溢位），溢位時鎖住 SRAM。



圖(二十二) SRAM Accumulator VHDL 模擬電路 (手動控制)


自動階段：

我沿用同一顆 SRAM 與加減法器，把上一版整排手動控制線整合成一個 Moore 有限狀態機，從 S_0 (reset 初始) 依序走 $S_1 \sim S_5$ ，最後停在 S_5 反覆累加，並加入同步 reset 一鍵清零 (圖二十三)。



圖(二十三) SRAM Accumulator VHDL 模擬電路 (狀態機控制)

隨著 Clock 進行動作，並且加入 reset 訊號，當 $\text{reset} = 1$ 時會將 SRAM 與當前控制狀態清 0 為初始(圖二十四)。



圖(二十四) SRAM Accumulator state graph

下表列出六個狀態對應的完整控制輸出(表五)，由於採 Moore 設計每個狀態的輸出固定，控制線又分成 Datapath Control 與 SRAM Bus 兩群，SRAM Bus 在六個狀態下的組合彼此互異，沒有重複，因此用於對應狀態的可觀測指示（Address 雖為 2 bits 但只用到 0/1，最高位恆為 0，判讀時從次一位看起）。

表(五) SRAM Accumulator state table

State	Encoding ($Q_2Q_1Q_0$)	Datapath Control (A, B, C, D)				SRAM Bus (E)			
		sel1	en1	sel2	en2	[Addr	CS	WE	OE]
S_0	000	0	0	0	0	[00	0	0	0]
S_1	001	0	0	0	0	[00	1	1	0]
S_2	010	0	0	0	0	[01	1	1	0]
S_3	011	0	1	0	0	[00	1	0	1]
S_4	100	1	0	1	1	[01	1	0	1]
S_5	101	1	0	1	1	[01	1	1	1]

三、 驗證與結果：

用 Quartus 把設計燒錄到 Altera 開發板，以指撥開關輸入，LED 顯示狀態與累加結果，實機跑完一輪完整的累加序列（每輪 +4）並驗證溢位保護。累加步驟與結果如下表(表六)。

表(六) 累加序列與結果

累加輪次	SRAM 輸出	累加結果	狀態	實機結果
初始 (reset)	Z	0	S_0	SRAM 清零、LED 全滅
第 1 輪 (+4)	4	0(下個 CLK 輸入)	S_1-S_3	初始存入 SRAM
第 2 輪 (+4)	4	8 (4+4)	S_4	累加正確 (圖)
第 3 輪 (+4)	8	C (12)	S_5	累加正確 (圖)
第 4 輪 (+4)	C (12)	溢位	S_5	偵測溢位、SRAM 鎖住 (圖)



圖(二十五) SRAM 輸出 4 (狀態 S_4 ，累加器為 8)



圖(二十六) SRAM 輸出 8(狀態 S5，累加器為 12)

當累加超過 4-bit 上限，比較器判定溢位、控制邏輯立即鎖住 SRAM 寫入，避免錯誤資料寫入，機制如預期運作，reset 後即可重新開始累加。



圖(二十七) SRAM 輸出 12 (狀態 S5，累加器清空)

四、 技能與其他作品關聯

也因此我才會認為雙核心 CPU 專題中設計已具備上板條件，我不只會在模擬器裡驗證，也真的用過 Quartus 把 VHDL 燒進 Altera FPGA。

後續也有使用過 Xilinx 與計算機組織的課程模擬等，也證明了我具備 VHDL／Verilog 兩種語言、並實際操作過 Altera 與 Xilinx 兩大 FPGA 工具鏈的數位設計經驗。

➤ 其他環境 (Xilinx ISE)：

本節資料取自「FPGA 系統設計實務」與「計算機組織」兩門課，開發板為 Xilinx Spartan-6 FPGA SP601，由於未錄下課程實機執行畫面，以下以只需模擬的題目進行呈現。


一、 目的：

我在雙核心 CPU 專題中雖已實作過一顆最小的 8-bit ALU，搭配計算機組織課程所學，以及 FPGA 系統設計實務所架設之環境，更完整地理解運算單元的設計以及工具使用，內容取自計算機組織作業，打造一顆支援 13 種運算的 8-bit ALU。

二、 設計概述與結果驗證：

於 Xilinx ISE 以 Behavioral Description 模擬 13 功能 8-bit ALU：輸入為 4-bit Opcode、兩組 8-bit 運算元與 Cin，輸出 16-bit Result 與 flagC／flagZ，共支援 13 種運算。

此 ALU 為純組合邏輯，Opcode 或輸入一變，Result 與旗標即在延遲後更新。測試以迴圈掃過全部 13 種運算（固定 Operand1 = AA、Operand2 = 55、Cin = 1），並以模擬驗證（圖二十八）。



圖(二十八) 8-bit ALU 於 Xilinx ISE 的功能模擬

Opcode 掃過 13 種運算，Result 與 flagC／flagZ 皆符合預期 (表七)。

表(七) 全部 13 種運算模擬驗證 (Operand1 = AA、Operand2 = 55、Cin = 1)

Opcode	運算	運算式	Result (hex)	flagC / flagZ
0000	ADD	AA + 55	00FF	0 / 0
0001	ADDC	AA + 55 + Cin	0100	1 / 0
0010	SUB	AA - 55	0055	0 / 0
0011	SUBB	AA - 55 - Cin	0054	0 / 0
0100	DEC	AA - 1	00A9	0 / 0
0101	INC	AA + 1	00AB	0 / 0
0110	TRA	Operand1 (傳遞)	00AA	0 / 0
0111	AND	AA & 55	0000	0 / 1
1000	OR	AA 55	00FF	0 / 0
1001	XOR	AA ^ 55	00FF	0 / 0
1010	NOT	~AA	FF55	0 / 0
1011	SHL	AA << 1	0154	1 / 0
1100	SHR	AA >> 1	0055	0 / 0

三、 總結：

綜合以上子專案，我具備使用 VHDL 與 Verilog 兩種硬體描述語言、Altera Quartus 與 Xilinx ISE 兩大 FPGA 工具鏈經驗，而因為 SP601 屬 Spartan-6 舊世代，只能以已停止維護的 ISE 工具鏈開發，而 ISE 在新版作業系統上常安裝困難。我因此以 Oracle VirtualBox 架設相容環境來執行 ISE，也讓我對於使用虛擬機等環境有更多了解。

● 課程專題(3)：雙 MCU UART 通訊與俄羅斯方塊遊戲系統


一、動機與目的：

取自微處理機實習的期末專題，兩人一組，軟體開發為我所負責項目(遊戲邏輯、跨板通訊、各周邊模組驅動以及系統整合與除錯)。題目用了 8×8 LED 點矩陣實作一個可計分、計時的俄羅斯方塊，以蘑菇頭搖桿做類比操控，並且因為腳位有限，顯示與計時使用兩片 MCU 進行序列通訊分工協作。

這個專題運用了通訊與同步技巧，把序列傳輸概念用於即時反應系統實作驗證。

二、系統架構：

系統採 Master-Slave 的架構。Board A 為主控板，執行遊戲邏輯並驅動使用者介面：8×8 LED 點矩陣(遊戲畫面)、I2C LCD 1602(顯示即時分數與歷史紀錄)、蘑菇頭搖桿(類比 X/Y 軸 + 按鍵)與蜂鳴器音效；Board B 為計時板，以 millis() 累計遊戲時間，並以多工掃描驅動 4 位七段顯示器(圖二十九)。



圖(二十九) 系統架構與雙板通訊

兩板以 UART (9600 bps) 連線，RX、TX 交叉對接，並且 GND 共地，主控板依遊戲狀態送出 S(開始計時)、P(暫停並請求時間)、R(歸零)；計時板於暫停時回傳當前經過秒數，主控板再解析是否刷新最高分與最佳時間。

這樣設計除了解決腳位不足外，七段顯示的高頻多工掃描與遊戲即時運算互不搶佔 MCU 算力，把單板做不順的效能瓶頸用通訊拆解成兩個各自即時的子系統。

三、 功能設計：

(1) 狀態機與非阻塞主迴圈

有限狀態機設計待機、遊戲進行、結束三個狀態彼此切換。主迴圈採非阻塞式設計，以計時判斷取代 delay 等待，使畫面更新、搖桿讀取與雙板通訊在同一迴圈內並行，是操作手感與顯示能穩定的核心技巧。


(2) 遊戲規則與即時操控設計

在資源有限的 8-bit 微控制器上(Arduino Uno R3，ATmega328P，SRAM 2 KB)，因此需要對演算法進行時間與空間取捨：七種方塊與其旋轉狀態以位元陣列預先建表 (7×4×4，約 112 bytes)，旋轉時直接查表避免即時做座標運算，陣列同樣以位元表示(整個 8×8 只需 8 bytes)，使消行與碰撞判斷都以輕量的位元運算，以少量記憶體換取即時性，雖然形狀與盤面尺寸固定，但對講求即時反應的系統我認為是不錯的選擇。另外操控上則把搖桿的類比訊號轉成方向與旋轉指令，並加入去彈跳與長按加速下落讓手感更直覺。

(3) 雙板通訊分工

主控板在狀態切換的時機透過序列埠與計時板交換控制指令，開始遊戲送 S 起算、返回待機送 R 歸零，其中最關鍵的是遊戲結束時的握手，主控板送出 P 讓計時板暫停並取回這局的經過時間，再據此判定是否刷新最高分與最佳時間。

這組協定讓兩個子系統只在必要時同步其餘時間各自全速運作的通訊分工設計我認為正是整個系統的核心(圖三十)。



圖(三十) 雙板系統流程與跨板通訊

四、瓶頸與原因探討：

Arduino Uno 的 Pin 0/1 其實與 USB 共用同一組序列埠，造成兩個問題：

(1) 只要 0/1 的對接線仍接著就無法上傳程式 (bootloader 也走這組序列)，必須上傳前拔線，上傳後再接回。


(2) 原本額外再拉一條 GND 連接兩板，但兩板本就經由同一台電腦的 USB 共地，多接的地線反而形成迴路，加上序列埠同時負擔電腦除錯與板間通訊導致訊號受干擾、出現板子重置與顯示亂碼。

後續我改以維持 USB 既有共地、不重複接地，並於上傳時斷開對接線的方式處理，通訊才穩定下來。此外也在讀回計時結果後清空序列緩衝區並加上逾時保護，避免殘留字元造成的解析錯誤或程式卡死。

五、 成果與反思：

這個專題讓我把課堂上的類比讀取、序列通訊等概念實際整合成一個多模組協作的系統。處理兩個 MCU 之間的通訊協定設計與訊號完整性問題、接地與序列埠配置、緩衝區管理、逾時保護、鮑率一致的細節，對於通訊理論落到實作非常重要，也讓我對電信與通訊領域產生更多興趣。

同時，設計時以有限狀態機組織流程，用位元運算處理方塊與陣列並把效能瓶頸以通訊拆解成兩個子系統，這些數位系統與軟硬整合的思考方式與我在數位邏輯方向的訓練相通，也是我希望在研究所延續並深化的能力。



圖(三十一) 俄羅斯方塊系統實機圖

● 課程專題(4)：隔離式功率驅動電路與嵌入式韌體設計應用於腦波狀態辨識的智能氛圍燈系統

取自 114-2 臺大旁聽課程電工實驗（生醫工程）的期末專題，與另一位組員共同完成。

我負責 EEG 訊號前處理（濾波、STFT/S2I、正規化），功率驅動電路（整流、濾波、光耦隔離、開極上／下拉、限流）之設計。另一位組員負責 pCNN 模型訓練／調參、LOSO 與 Ensemble 分析、即時分類 GUI。ESP32 韌體驅動核心與串接雙模型之即時決策邏輯為兩人共同設計與更改。


一、動機與目的：

將腦電圖（EEG）分類所得的心理狀態即時轉換為 RGB 燈條的色彩與亮度，做出一個會隨使用者狀態（放鬆／專注／眨眼）變化的智能氛圍燈。

專題用到數位訊號處理(EEG 訊號的前處理)、類比電路設計(隔離功率電路)，以及 ESP32 韌體驅動等整合成可實際運作的系統。對於技能驗收是一個非常好的證明，如功率電路設計即建立在先前直流馬達專題所累積的基礎上（詳見第五節）。

二、系統架構：

系統資料流為 BrainLink 藍芽裝置擷取 EEG → PC 端完成訊號前處理、pCNN 分類與 decision engine 決策 → 經序列埠將狀態與機率送至 ESP32-S3 → 驅動隔離功率級 → RGB LED 燈條（圖三十二）。



圖(三十二) 系統架構方塊圖

三、功能設計：

(1) EEG 訊號前處理

將 EEG 轉換為適合卷積網路學習的時頻表徵，各步驟與設計如下：


- Linear detrend：移除電極長時間量測造成的基線漂移。

- 長度檢查與 zero-padding：BrainLink 實測常因連線不穩而掉包，每筆預期為 20 秒 $\times$ 512Hz = 10240 點，故設計長度不足 10000 點者視為缺失捨棄，介於 10000–10240 點者則末端補零至 10240，以確保後續維度一致。
- 40Hz 五階 Butterworth 低通：僅保留 0–40Hz，濾除高頻雜訊干擾，同時保留與認知狀態相關的 Delta、Theta、Alpha、Beta 頻帶。

STFT／Signal-to-Image (S2I)：以 1 秒窗（512 點）、0.5 秒重疊（256 點）、NFFT 512（頻率解析度 1Hz）、頻率 0–40Hz 做短時傅立葉，將一維訊號轉為二維時頻圖。每筆輸出 41（頻率 bins） $\times$ 39（時間幀）。


$$T = \frac{L - N_{\text{overlap}}}{N_{\text{win}} - N_{\text{overlap}}} = \frac{10240 - 256}{512 - 256} = 39$$

以下為一筆眨眼樣本經上述處理得到的 Spectrogram (圖三十三)，每隔數幀便出現一次集中於低頻（約 0~5Hz）的強能量條紋，即對應一次眨眼的瞬態，由於眨眼電位變化太大也因此其他時刻的腦波訊號近乎被被掩蓋。



圖(三十三) 眨眼 Spectrogram (低頻週期性能量條紋即為眨眼特徵)

- 正規化：對每張時頻圖獨立縮放至 [0,1]，消除受試者個體差異與電極阻抗造成的變動，有助卷積網路收斂與泛化。



圖(三十四) EEG 訊號前處理流程

(2) 即時決策與分類

decision engine 一個以 4 秒短窗、專責偵測眨眼瞬態的二分類模型（眨眼／非眨眼），另一個以 20 秒長窗、判別放鬆／專注／眨眼的三分類模型。分成兩個時間尺度是因為眨眼為短暫瞬態、以短窗較能即時而靈敏地捕捉，而放鬆與專注是持續的認知狀態、需較長時窗才穩定。融合兩模型輸出時，以短窗模型的眨眼機率 p_blink 為判準：


- 當 $p_blink \geq 0.85$ （高信心眨眼）：眨眼機率直接採短窗值，再依長窗的放鬆／專注相對比例分配
- 當 $p_blink < 0.85$ ：不採信短窗，直接輸出長窗三分類（放鬆／專注／眨眼）的機率。

整個決策以每 2 秒滑動窗更新一次，融合後的三種類型機率再送往 ESP32 驅動燈光。


(3) ESP32 韌體驅動

以 non-blocking 主迴圈同時處理燈光週期、換檔、每 2 秒輪詢 Serial，全程以 millis() 計時、不使用 delay() 阻塞，以確保序列與按鈕即時反應。各部分如下：

- 序列協定：PC 每 2 秒送出 state, R, B。分別控制亮度檔位、放鬆與專注機率。眨眼時沿用前一次的比例，且連續眨眼會被忽略，並以 500ms 冷卻避免誤觸。
- 亮度與換檔：current_gear (1-4) 對應整體亮度 25/50/75/100%；除腦波眨眼外，實體按鈕亦可換檔。
- 燈光週期：每次更新走「緩啟動→穩定→緩關閉」的非阻塞狀態機，使亮度平順變化而不卡住主迴圈。
- PWM 輸出：因 RGB LED 為共陽接法，輸出採反相。PWM 由 ESP32 LEDC 硬體週邊產生，頻率 2kHz、解析度 10-bit (MAX_PWM = 1023) (圖三十五)。



圖(三十五) 驅動流程



圖(三十七) LTspice 模擬波形


四、 瓶頸與原因探討：

PC/MCU 與功率級若共地直連易產生雜訊耦合，甚至倒灌不利安全。因此以 PC817 光耦將控制訊號與功率電路隔離，若需提升切換頻率也可改用高速光耦或多通道數位隔離器。另外因為系統訊號可能長時間停在高或低，直接用變壓器耦合容易失真，需要額外做編碼與還原電路，會變得更複雜。


此外，BrainLink 為消費級單通道裝置，因此訊號較不穩定。

五、 成果與反思：

EEG 分類效能含資料增強之測試準確率達 92.3%，跨受試者 LOSO 驗證 20 秒三分類約 90.2%、4 秒眨眼二分類約 97.7%，混淆矩陣與準確率可參考檢附資料，以下為整體電路與 GUI 介面 (圖三十八、三十九)。




圖(三十八) 驅動電路




圖(三十九) GUI 介面(可判斷 RGB LED 狀態)

電路設計得益於我先前一次直流馬達的個人專題。當時我完成全橋（H-bridge，YJM04N10A NMOS 四顆）的焊接與 SMD 元件組裝（圖四十），並以 LTspice 模擬、示波器實測 25%–100% 各佔空比的開關波形（圖四十一）。



圖(四十) 直流馬達全橋控制電路



圖(四十一) 直流馬達 Vds 實測波形 (75% duty)

那次的接法是直接以 MCU 推動閘極且功率端未做隔離，實測可見切換邊緣有明顯振鈴、電壓被電感一度拉升至約 11V，開關並不乾淨。也正是那次動手的經驗讓我在本作品改採隔離與上、下拉閘極網路使訊號更穩定，是我在這兩件作品間最實在的成長，而排除電路錯誤與精準分析訊號也是我覺得電力電子最有趣的地方，也因此我希望在研究所繼續深入。

五、其他技能與活動證明 Other Skills & Activities

● 國際交流與業界實習：

(1) 九州大學學術交流

2025 年 10 月參加臺北醫學大學與九州大學合辦的「KU-TMU Joint Research Workshop」（圖四十二），議程含心電圖訊號分析與電路設計等主題，報告各自專題與應用。



2025 KU-TMU Joint Research Workshop

Date: October 14th, 2025

Location: Room 910-1 (Multipurpose Seminar Room), 9th Floor, West Building No. 4, Kyushu University, Fukuoka, Japan

Organizer: Prof. Kosaku Kurata (KU) and Prof. Jian-Chiun Liou (TMU)


Program:

Oct 14th	Topic	Speaker
10:00-10:05	Opening and Welcome remarks	Prof. Kosaku Kurata
	Session 1, Chair Jeonghyun Kim	
10:05-10:20	2D mapping of hydrogen bonding states in hydrated samples using shortwave infrared micro spectroscopy	Dr. Kosei Kawai
10:20-10:35	3D Reconstruction and Linearization of Chromosome	TMU student 1 NG, Jing Kai
10:35-10:50	Inhibition of cancer cell proliferation by weak alternating electric fields	Jin Fujimoto
10:50-11:05	Electrocardiogram and cardiac output impedance signals in circuits	TMU student 2 Chang, Po - Hsiang
11:05-11:20	Coffee Break	
	Session 2, Chair Kosei Kawai	

圖(四十二) 2025 KU-TMU Joint Research Workshop 學術交流

(2) 業界實習（利優生醫科技）

大三升大四暑假於利優生醫（AeproMED）產品開發部實習兩個月，學習 Malvern Spraytec 與 KEYENCE 數位顯微鏡完成霧化片粒徑量測，並以 MATLAB 彙整分析；期間亦獨立完成全橋直流馬達控速與換相專題（見前章）並練習焊接，實習證明如圖。




圖(四十三) 利優生醫科技 (AeproMED) 企業實習證明

- 其他課程競賽與開發工具：


- (1) 電力電子學觀念與電路學活動：

以 IsSpice 完成直流轉交流三相變流器與波型分析，方波切換下相電壓為階梯波、電流諧波大；改採三相 SPWM 後負載電流趨近正弦（圖四十四）。相關課程報告「變頻器於電動車之應用」。



圖(四十四) IsSpice 三相變流器波型分析：方波切換（左）/ 三相 SPWM（右）

並於電路學專題發表以「三相 AC 馬達逆變器之設計與分析」為題,整理直流轉三相交流的系統架構與 SPWM 調變原理 (圖四十五), 後續開始以 IsSpice 為基礎自學 LTspice。



圖(四十五) 三相 AC 馬達逆變器之設計與分析海報 (電路學專題發表)

(2) 跨域競賽

「精準醫療與 Bio-ICT」課程以「類器官晶片取代動物試驗」(神經疾病)獲課程冠軍; 成大「次世代醫療器材新創戰鬥營」以寵物腎功能快篩「KidneyGO」獲佳作(圖四十六), 展現跨域團隊合作與執行力。



圖(四十六) 課外競賽獎狀：Bio-ICT 課程冠軍（左）/成大醫材戰鬥營佳作（右）

(3) 底層與硬體描述

微處理機課程以 x86 組合語言（MASM）實作有號／無號最大值搜尋，熟悉暫存器操作與記憶體定址（圖四十七）。

```
.386
.model flat, stdcall
option casemap: none


;-----
.DATA
NUMBERS    DB    07H, 23H, 45H, 65H, 12H, 8FH, 9AH, 5CH, 0FFH
MAXS       DB    ?
MAXUNS     DB    ?

;-----
.CODE
MAIN        PROC NEAR
    MOV     EDI, OFFSET NUMBERS
    MOV     AL, [EDI]
    MOV     MAXS, AL
    MOV     MAXUNS, AL
    INC     EDI
    FINDMAX:
        MOV     AL, [EDI]
        CMP     AL, 0FFH
        JE      DONE
        MOV     BL, MAXS
        CMP     AL, BL
        JG      UPDITEMAXS
        JMP     CHECKUNSIGNED
    UPDITEMAXS:
        MOV     MAXS, AL
    CHECKUNSIGNED:
        MOV     BL, MAXUNS
        MOV     AH, 0
        CMP     AX, BX
        JA      UPDITEMAXUNS
        JMP     NEXTNUMBER
    UPDITEMAXUNS:
        MOV     MAXUNS, AL
    NEXTNUMBER:
        INC     EDI
        JMP     FINDMAX
    DONE:
        MOV     EAX, 0
        MOV     AL, MAXS
        MOV     AH, MAXUNS
        RET
MAIN        ENDP
END         MAIN
```

圖(四十七) x86 組合語言之有號／無號最大值搜尋程式

(4) 網路與資料科學

以 socket 實作 HTTP 伺服器 (200/404) (圖四十八)，以及使用 Wireshark 分析封包等。



圖(四十八) Python socket HTTP 伺服器之 200 OK 與 404 回應