Inhaltsverzeichnis

1.	Protokoll		2
	1.1. Aufgabenstellung1.2. Einrichtungen und Geräte		2
	1.3. Versuchsvorbereitung		
	1.3.1.	Schaltungen zur Generierung und Prüfung von CRC-Werten	3
	1.3.2.	Modifikation für ein CRC-16-Polynom	4
	1.3.3.	Pseudo-Zufallsgenerator	4
	1.4. Ve	rsuchsdurchführung	5
	1.4.1.	Simulation der CRC-Generierung und -Prüfung	5
	1.4.2.	Pseudo-Zufallsgenerator	7
2.	Fazit		8
3.	3. Anhang		9
4.	Bildquellen:		9

1. Protokoll

1.1. Aufgabenstellung

In diesem Versuch wird die Kanalcodierung von Nutzinformationen mittels zyklischer Codes untersucht. Dabei wird jeweils eine Schieberegisterschaltung für die Generierung und die Prüfung eingesetzt, die einerseits eine Polynom-Multiplikation und bei der Prüfung eine Polynom-Division durchführen.

Im zweiten Teil wird das linear Rückgekoppelte Schieberegister von der Prüfung als Pseudo-Zufallsgenerator verwendet und dessen Periodizität gemessen.

Alle Schaltungen werden dabei auf einem CPLD realisiert.

1.2. Einrichtungen und Geräte

Für den Versuch standen folgende Geräte und Einrichtungen zur Verfügung:

- PC mit Xilinx ISE Synthese Tool
- ModSys-System mit:
 - XILINX Coolrunner CPLD XC2C256-PQ208-7
 - 2 Stk. ModSys IOM Board

1.3. Versuchsvorbereitung

1.3.1. Schaltungen zur Generierung und Prüfung von CRC-Werten

Es wurde je eine Schaltung zur Generierung des zyklischen Codes und eine zur Prüfung erstellt. Das verwendete Generator-Polynom lautet: $\mathbf{x}^6 + \mathbf{x}^5 + \mathbf{x}^3 + \mathbf{x}^2 + 1$.

CRC-Generation:

Die Schaltung (Abb.1) besteht aus einem Rückgekoppelten Schieberegister, das eine Polynom-Multiplikation mit dem Generator-Polynom vornimmt. Der VHDL-Code ist in Anhang 1 zu finden.




Abb.1: Bockschaltbild Generator

CRC-Prüfung:

Die Schaltung (Abb.2) besteht aus einem linear Rückgekoppelten Schieberegister, das eine Polynom-Division durch das Generator-Polynom vornimmt. Der VHDL-Code ist in Anhang 2 zu finden.




Abb.2: Bockschaltbild Prüfung

Testmuster/ Fehlermuster:

Zur Verifikation der Schaltungen wurden folgende Testmuster verwendet:

a. Aus der Nutzinformation ergibt sich durch Polynom-Multiplikation der CRC-Wert. Wenn die folgenden Nutzinformation seriell (MSB-first, taktsynchron) in den CRC-Generator eingegeben wird, soll der folgende CRC-Wert seriell (MSB-first, taktsynchron) ausgegeben werden.

Nutzinformation: $x^7 + x^5 + x^3 + x^2 + 1$ 1010.1101

CRC: $x^{13}+x^{12}+x^{11}+x^8+x^7+x^4+1$ 11.1001.1001.0001

b. Die CRC-Prüfung wird getestet, indem das folgende CRC-Polynom seriell (MSB-first, taktsynchron) eingegeben wird. Dann soll die folgende Nutzinformation seriell (MSB-first, taktsynchron) ausgegeben werden und das Schieberegister mit Nullen belegt sein.

CRC: $x^{13}+x^{12}+x^{11}+x^8+x^7+x^4+1$ 11.1001.1001.0001

Nutzinformation: $x^7+x^5+x^3+x^2+1$ 1010.1101

c. Für das Testen einer fehlerhaften Übertragung wurde das folgende CRC-Polynom gewählt. Die Fehler sind fett markiert. Diesmal wird erwartet, dass ein Rest im Schieberegister verbleibt.

CRC: $x^{13}+x^{12}+x^{10}+x^8+x^7+x^4+x^2+x^1+1$ 11.0101.1001.0111

1.3.2. Modifikation für ein CRC-16-Polynom

Um ein CRC-16-Polynom zu benutzen, müsste der VHDL-Code um weitere FlipFlops und XOR-Gatter ergänzt werden, sodass der Code dem entsprechenden Blockschaltbild entspricht. Außerdem müssten natürlich die internen Signale, die für die Ein- und Ausgänge der FlipFlops verwendet werden, auf eine Länge von 16 Bit erweitert werden.

Diese Schaltung könnte dann Bündelfehler von maximal 16 Bit erkennen.

1.3.3. Pseudo-Zufallsgenerator

Der Pseudo-Zufallsgenerator besteht erst einmal aus der gleichen Schaltung, wie die Schaltung zur CRC-Prüfung. Diese Mal werden jedoch die Inhalte (Eingänge) der Schieberegister benutzt, indem diese eine parallel gespeicherte binäre Zahl darstellen. Der Ausgang der Schieberegister-Schaltung wird nicht mehr benötigt.

Zu Beginn wird ein Mal eine 1 an den Eingang angelegt, das die Schaltung anregt. Danach wird mit jedem Takt eine neue Zahl quasi zufällig erzeugt, wobei sich die Zahlen nach einer gewissen Periodendauer wiederholen.

Die Periodizität wird mit Hilfe eines binären Zählers ermittelt. Dieser zählt mit jedem Takt eine Zahl weiter hoch und wird beim Auftreten einer bestimmten Zahl im Schieberegister zurückgesetzt. Vor jedem Zurücksetzen wir jedoch der Inhalt des Zählers auf einem Ausgang ausgegeben, sodass immer der maximale Wert des Zählers ausgegeben wird.

Die Schaltung (Abb.3) besteht aus einem linear Rückgekoppelten Schieberegister und einem binären Zähler von 7 Bit Breite. Außerdem gibt es ein Modul, dass das Schieberegister ausließt und bei einem gegebenen Wert den Zähler zurücksetzt, sowie den Zählerstand zu diesem Zeitpunkt speichert und ausgibt. Der VHDL-Code ist in Anhang 3 zu finden.




Abb.3: Bockschaltbild Pseudo-Zufall

Die maximale Periodizität beträgt 2^6 -1 = 63 (oder auch 0x3F)

1.4. Versuchsdurchführung

1.4.1. Simulation der CRC-Generierung und -Prüfung

Es wurden die Testmuster aus 1.3.1 angewendet.

Test A:

Die Schaltung wurde mir der Nutzinformation über den Eingang Z gespeist, der korrekte CRC-Wert wurde über den Ausgang V ausgegeben, wie in Abb.4 zu sehen ist. Test erfolgreich.

Nutzinformation: $x^7+x^5+x^3+x^2+1$ 1010.1101

CRC: $x^{13}+x^{12}+x^{11}+x^8+x^7+x^4+1$ 11.1001.1001.0001




Abb. 4: Simulation der CRC-Generierung

Test B:

Die Schaltung wurde mir dem CRC-Wert über den Eingang V gespeist, die korrekte Nutzinformation wurde über den Ausgang ZOUT ausgegeben, wie in Abb.5 zu sehen ist. Test erfolgreich.

CRC: $x^{13}+x^{12}+x^{11}+x^{8}+x^{7}+x^{4}+1$ 11.1001.1001.0001

Nutzinformation: $x^7+x^5+x^3+x^2+1$ 1010.1101




Abb.5: Simulation der CRC-Prüfung mit korrektem CRC-Wert

Test C:

Die Schaltung wurde mir dem CRC-Wert über den Eingang V gespeist, im Schieberegister (Signal H) verbleibt ein Rest, wie in Abb.6 zu sehen ist. Test erfolgreich.

CRC: $x^{13}+x^{12}+x^{10}+x^8+x^7+x^4+x^2+x^1+1$ 11.0101.1001.0111

Rest: 01.0010




Abb. 6: Simulation der CRC-Prüfung mit fehlerhaftem CRC-Wert

1.4.2. Pseudo-Zufallsgenerator

Simulation:

Der Pseudo-Zufallsgenerator wurde mit modelsim simuliert. Der Counter zählt jeden Takt eins hoch und wird vom Reset auf 1 zurückgesetzt.

Die Periodizität beträgt 63 (0x3F), wie in Abb.7 zu sehen ist. Der Pseudo-Zufallsgenerator funktioniert in der Simulation also wie vorgesehen.




Abb. 7: Simulation des Pseudo-Zufallsgenerators

Implementierung auf CPLD:

Der verwendete CPLD wurde auf über das Programm ISE programmiert, indem dieses den VHDL-Code synthetisiert hat und die Logik entsprechend auf den CPLD übertragen hat.

Für die Zuweisung der Anschlüsse des CPLD wurden entsprechende UCF-Dateien (siehe Anlagen) verwendet.

Auf der Versuchsplattform ModSys wurden, nach einem initialen Löschen des CPLD, je ein IOM-Board an die Erweiterungsanschlüsse 3 und 4 angesteckt, um die Zufallswerte, sowie den Maximalwert des Zählers auszugeben. Außerdem wurden die prellfreien Taster dafür genutzt den Eingang der Schaltung zu initialisieren, sowie den Takt einzugeben.

Auch der auf der Hardware implementierte Pseudo-Zufallsgenerator zeigte das gewünschte Verhalten. Die maximale Periodizität wurde auch hier als 63 ausgegeben.

2. Fazit

CRC-Generator und CRC-Prüfung:

Die simulierten Schaltungen für die CRC-Generierung und -Prüfung haben die Tests mit je einer zulässigen und einem unzulässigen Information erfolgreich bestanden.

Der vom Generator aus der Nutzinformation erzeugte Wert wird von der Schaltung zur CRC-Prüfung wieder in die ursprüngliche Nutzinformation übersetzt.

Wenn auf der Übertragungsstrecke Fehler auftreten und somit ein unzulässiges Codewort entsteht, verbleibt im Register ein Wert ungleich 0, was bedeutet, dass ein Fehler bei der Übertagung aufgetreten ist. Dieser Fehler wird erkannt, aber in dieser Schaltung nicht behoben.

Pseudo-Zufallsgenerator

Der Pseudo-Zufallsgenerator hat eine maximale Periodizität von 63, welche auch der theoretisch erreichbaren Periodizität entspricht. Dies bedeutet, dass das verwendete Generatorpolynom irreduzibel ist.

3. Anhang

- Anlage 1: CRC-Generation: VHDL-Code
- Anlage 2: CRC-Prüfung: VHDL-Code
- Anlage 3: Pseudo-Zufallsgenerator: VHDL-Code
- Anlage 4: Pseudo-Zufallsgenerator: UCF-Datei

4. Bildquellen:

- Abb.1: Blockschaltbild Generator Jannik Beyerstedt
- Abb.2: Blockschaltbild Prüfung Jannik Beyerstedt
- Abb.3: Blockschaltbild Pseudo-Zufall Jannik Beyerstedt
- Abb.4: Simulation der CRC-Generierung Jannik Beyerstedt
- Abb.5: Simulation der CRC-Prüfung mit korrektem CRC-Wert Jannik Beyerstedt
- Abb.6: Simulation der CRC-Prüfung mit fehlerhaftem CRC-Wert Jannik Beyerstedt
- Abb.7: Simulation des Pseudo-Zufallsgenerators Jannik Beyerstedt

```
-- D-FlipFlip
  entity FF is
 4
   port(D: in bit;
 5
 6
       Q: out bit;
         CLK: in bit);
7
   end FF;
8
   architecture behv of FF is
10
  begin
11
    process(CLK)
12
   begin
13
    if CLK = '1' then
14
       Q \leq D;
15
     end if;
16
    end process;
17
   end behv;
18
19
20
   -- CRC encoder --
21
   _____
22
   entity CRC6TX is
23
   port(Z: in bit;
24
          V: out bit;
25
          CLK: in bit);
26
   end CRC6TX;
27
28
   architecture behv of CRC6TX is
29
30
31 component FF
   port(D: in bit;
32
         Q: out bit; CLK: in bit);
33
34
   end component;
35
36
   signal H: bit vector(5 downto 0);
37
   signal K: bit_vector(5 downto 0);
39
40
   begin
41
   D0:FF port map (Z, H(0), CLK);
42
   D1:FF port map (H(0), H(1), CLK);
43
   K(2) \le Z XOR H(1);
   D2:FF port map (K(2), H(2), CLK);
45
   K(3) \stackrel{-}{\leq} Z XOR H(2);
   D3:FF port map (K(3), H(3), CLK);
   D4:FF port map (H(3), H(4), CLK);
   K(5) \le Z XOR H(4);
   D5:FF port map (K(5), H(5), CLK);
52 V \le Z XOR H(5);
53
54 end behv;
```

```
-- D-FlipFlip --
 4 entity FF is
   port(D: in bit;
 5
        Q: out bit;
 6
7
         CLK: in bit);
   end FF;
8
   architecture behv of FF is
10
11
  begin
    process(CLK)
12
    begin
13
     if CLK = '1' then
14
       Q \leq D;
15
      end if;
16
    end process;
17
18
   end behv;
19
20
   -- CRC decoder --
21
   _____
22
   entity CRC6RX is
23
    port(ZOUT: out bit;
24
          V: in bit;
25
          CLK: in bit;
26
          ERROR: out bit);
27
  end CRC6RX;
28
29
   architecture behv of CRC6RX is
30
31
32
   component FF
   port(D: in bit;
   Q: out bit;
33
34
         CLK: in bit);
35
   end component;
36
37
   signal H: bit vector(5 downto 0);
38
39
   signal K: bit vector(5 downto 0);
40
   signal Z: bit;
41
   begin
42
43
   K(0) \le Z XOR V;
44
   D0:FF port map (K(0), H(0), CLK);
45
   D1:FF port map (H(0), H(1), CLK);
   K(2) \leq Z XOR H(1);
47
   D2:FF port map (K(2), H(2), CLK);
   K(3) \leq Z XOR H(2);
   D3:FF port map (K(3), H(3), CLK);
   D4:FF port map (H(3), H(4), CLK);
   K(5) \leq Z XOR H(4);
   D5:FF port map (K(5), H(5), CLK);
53
54
   Z \le H(5);
55
   ERROR \leftarrow H(0) OR H(1) OR H(2) OR H(3) OR H(4) OR H(5);
58
   end behv;
```

```
_{1}\parallel
   -- D-FlipFlip
   _____
   entity FF is
 4
   port(D:
 5
               in bit;
        Q: out bit;
 6
7
         CLK: in bit);
8
   end FF;
10
   architecture behv of FF is
  begin
11
    process(CLK)
12
    begin
13
     if CLK'event and CLK = '1' then
14
          Q \leq D;
15
16
      end if;
    end process;
17
   end behv;
18
19
20
   -- CRC decoder --
21
   _____
22
   entity RANDOM_6BIT is
23
    port(V: in bit;
24
          CLK: in bit;
25
          RAND: out bit_vector(5 downto 0));
26
   end RANDOM 6BIT;
27
28
   architecture behv of RANDOM_6BIT is
29
30
  component FF
31
32
   port(D:
               in bit;
33
          Q:
              out bit;
         CLK: in bit);
34
   end component;
35
36
   signal D: bit vector(5 downto 0);
37
   signal Q: bit vector(5 downto 0);
39
   signal Z: bit;
40
41
   begin
   D(0) \le Z XOR V;
42
   D0:FF port map (D(0), Q(0), CLK);
43
   d(1) \le Q(0);
   D1:FF port map (D(1), Q(1), CLK);
45
   D(2) \stackrel{-}{\leq} Z XOR Q(1);
   D2:FF port map (D(2), Q(2), CLK);
47
   D(3) \le Z XOR Q(2);
48
   D3:FF port map (D(3), Q(3), CLK);
49
   D(4) \le Q(3);
   D4:FF port map (D(4), Q(4), CLK);
   D(5) \le Z XOR Q(4);
   D5:FF port map (D(5), Q(5), CLK);
53
54
   Z \le Q(5);
55
56 RAND <= D;
57
   end behv;
58
59
   -- 7-Bit counter
60
61
62
   library ieee;
63
   use ieee.std_logic_1164.all; -- Beschreibung der std_logic Datentypen
64
   use ieee.std_logic_unsigned.all; -- Konvertierungsfunktionen std_logic
65
66
67
   entity RANDOM_CT is
    port(RESET: in bit;
    CLK: in bit;
68
69
```

```
70
           CNT: out bit_vector (6 downto 0));
71
    end RANDOM_CT;
72
    architecture counter of RANDOM_CT is
73
74
    signal CNT_INT: std_logic_vector (6 downto 0);
75
76
77
    begin
78
      process(CLK, RESET)
79
      begin
80
        if (CLK'event and CLK='0') then
          if (RESET = '1') then
81
            CNT_INT <= "0000001";
82
83
            CNT INT <= CNT INT + 1;
84
85
          end if;
        end if;
86
      end process;
87
    CNT <= to bitvector(CNT INT);</pre>
88
89
    end counter;
 90
91
92
    -- SET FOR EVERYTHING --
93
94
95
    entity RANDOM SET is
     port(RAND: out bit_vector(5 downto 0);
97
           INIT: in bit;
98
           CLK: in bit;
99
           MAX:
                 out bit_vector(6 downto 0));
100
101
    end RANDOM SET;
102
    architecture behv of RANDOM_SET is
103
104
    component RANDOM 6BIT is
105
      port(V:
                 in bit;
106
           CLK: in bit;
107
108
           RAND: out bit vector(5 downto 0));
109
    end component;
    component RANDOM_CT is
110
      port(RESET: in bit;
111
                      bit;
           CLK:
                  in
112
           CNT: out bit_vector (6 downto 0));
113
    end component;
114
115
    signal RAND_INT: bit_vector(5 downto 0);
116
    signal RST INT: bit;
117
    signal CNT INT: bit vector (6 downto 0);
118
119
    begin
120
    RND0:RANDOM_6BIT port map(INIT, CLK, RAND_INT);
    CNT0:RANDOM CT
                     port map(RST INT, CLK, CNT INT);
122
123
124
    process (RAND_INT, CLK)
125
    begin
      if (CLK'event and CLK='1') then
126
       RST_INT <= '0';
127
        if (RAND_INT = "001000") then
128
          RST INT \leftarrow '1';
129
          MAX <= CNT INT;
130
131
        end if;
132
      end if;
133
    end process;
134
    RAND <= RAND_INT;</pre>
135
136
137
    end behv;
```

```
1 # User Constraint File fuer Modulares System
2 # Autor: Friedrich, Daniel und Beyerstedt, Jannik
 4 # Datum der Erstellung: Mittwoch, der 14. Januar 2015
  # Xilinx Coolrunner
 5
  # Baustein XC2C256-PQG208-7C
 6
 7
 8
  # Komponenten, die an das Mainboard angeschlossen sind:
  # Connector3: IOM-Board
# Connector4: IOM-Board
10
11
  # NET SYSCLK LOC = P55 | IOSTANDARD=LVCMOS33;
12
13 # Diesen Pin vorzugsweise fuer Clock verwenden.
14
  # NET NRESET LOC = P206 | IOSTANDARD=LVCMOS33;
15
  # Dieser Pin liegt auf der RESET-Taste des Mainboards, Low-aktiv
16
17
  #-----#
18
  # Input-Output Messboard (IOM) an Connector 3
19
20
  21
#NET IOM_IN_SW<4> LOC = P72 | IOSTANDARD=LVCMOS33; # IN_4
27 #NET IOM_IN_SW<5> LOC = P71 | IOSTANDARD=LVCMOS33; # IN_5
28 #NET IOM_IN_SW<6> LOC = P70 | IOSTANDARD=LVCMOS33; # IN_6
29 #NET IOM_IN_SW<7> LOC = P69 | IOSTANDARD=LVCMOS33; # IN_7
30
  NET
        CLK
            LOC = P66 | IOSTANDARD=LVCMOS33; # IN_T0
31
        INIT LOC = P65 | IOSTANDARD=LVCMOS33; # IN_T1
32
  NET
33
  34
35 NET MAX<0> LOC = P80 | IOSTANDARD=LVCMOS33; # OUT_0
               LOC = P82 | IOSTANDARD=LVCMOS33; # OUT 1
36 NET MAX<1>
NET MAX<2> LOC = P83 | IOSTANDARD=LVCMOS33; # OUT 2
38 NET MAX<3> LOC = P84 | IOSTANDARD=LVCMOS33; # OUT_3
39 NET MAX<4> LOC = P85 | IOSTANDARD=LVCMOS33; # OUT 4
40 NET MAX<5> LOC = P86 | IOSTANDARD=LVCMOS33; # OUT_5
41 NET MAX<6> LOC = P87 | IOSTANDARD=LVCMOS33; # OUT_6
  #NET IOM_OUT<7> LOC = P88 | IOSTANDARD=LVCMOS33; # OUT_7
42
43
44
  # Input-Output Messboard (IOM) an Connector 4
45
46
  47
48 | #NET IOM IN SW<0> LOC = P123 | IOSTANDARD=LVCMOS33; # IN 0
  #NET IOM_IN_SW<1> LOC = P122 | IOSTANDARD=LVCMOS33; # IN_1
49
56
  #NET IOM_IN_T<0> LOC = P114 | IOSTANDARD=LVCMOS33; # IN_T0
57
  #NET IOM_IN_T<1> LOC = P113 | IOSTANDARD=LVCMOS33; # IN_T1
58
59
61 NET RAND<0> LOC = P127 | IOSTANDARD=LVCMOS33; # OUT_0
62 NET RAND<1> LOC = P128 | IOSTANDARD=LVCMOS33; # OUT 1
63 NET RAND<2> LOC = P131 | IOSTANDARD=LVCMOS33; # OUT_2
64 NET RAND<3> LOC = P134 | IOSTANDARD=LVCMOS33; # OUT_3
65 NET RAND<4> LOC = P135 | IOSTANDARD=LVCMOS33; # OUT_4
NET RAND<5> LOC = P136 | IOSTANDARD=LVCMOS33; # OUT_5
#NET IOM_OUT<6> LOC = P137 | IOSTANDARD=LVCMOS33; # OUT_6  
#NET IOM_OUT<7> LOC = P138 | IOSTANDARD=LVCMOS33; # OUT_7
```