《数字逻辑》试卷

一、是非题

1 采用 GAL 芯片可实现各种组合逻辑电路和时序逻辑电路功能。（　　）

2、$B+\overline{A}C+A\overline{BC}$ 可化简为 A+B+C。（　　）

3、只要是电路功能正确，就不会有竞争-冒险现象。（　　）

4、移位寄存不具有串并行转换的功能。（　　）

5、由逻辑门构成的电路一定是组合逻辑电路。（　　）

6、边沿 JK 触发器输出由 0 变为 1，其对 J、K 的要求必须分别是 1、0。（　　）

7、ISP 技术特点是可以不用编程器。（　　）

8、异步计数器一般结构比同步计数器简单，但速度比同步计数器慢。（　　）

9、设计多位并行加法器时，采用先行进位方法的目的是提高运算速度。（　　）

10、直接对模拟量进行处理的电子线路称为数字电路。（　　）

二、填空题

1、BCD 余 3 码 100001011001 对应的十进制数_____，转换成二进制数是_____，表示成 BCD8421 码是_____。

2、门电路的输入、输出高电平赋值为_____，低电平赋值为_____，这种关系称为负逻辑关系。

3、$F=(\overline{A}+\overline{B})(AB+C)$ 的反函数是_____，对偶函数是_____。

4、消除组合逻辑电路中险象的常用方法有：_____、_____、_____。

5、数字逻辑电路可分为_____和_____两大类。

6、一个逻辑函数，如果有 n 个变量，则有____个最大项，两个不同最大项之和为_____。

7、施密特触发器输入由低到高与由高到低变化的阈值电压不同，这种特性称为施密特触发器的_____特性。

8、A/D 转换的基本步骤是_____、_____、_____和编码。

9、目前生产和使用的可编程逻辑器件主要有 FPLA、_____、_____、_____、FPGA 和 ISP 等。

10、三态门的三种输出状态是 0、1 和_____。

三、选择题

1、以下几种 A/D 转换器中，转换速度最快的是（　　）

A、并联比较型 A/D 转换器　　B、双积分型 A/D 转换器

C、逐次渐近型 A/D 转换器　　D、计数型 A/D 转换器

2、属于组合逻辑电路的部件是（　　）

A、编码器　　B、寄存器　　C、触发器　　D、计数器

3、下面逻辑式中，不正确的是(　　)。

A、$\overline{A\oplus B}=AB+\overline{A}\overline{B}$　　B、$A+BC=(A+B)(A+C)$

C、$\overline{ABC}=\overline{A}\overline{B}\overline{C}$　　D、$\overline{A+B+C}=\overline{A}\overline{B}\overline{C}$

4、逻辑项$AB\overline{C}D$的相邻项是_____。

A、$ABCD$　　B、$\overline{A}BCD$　　C、$A\overline{B}C\overline{D}$　　D、$ABC\overline{D}$

5、Mealy 型时序电路的输出（　　）

A、仅决定于电路的现态　　B、仅与当前外输入有关

C、既与现态也与外输入有关　　D、与现态和外输入均无关

6、一个 8 位 D/A 转换器的分辨率是（　　）

A、$\frac{1}{8}$　　B、$\frac{1}{32}$　　C、$\frac{1}{2^8-1}$　　D、$\frac{1}{2^8}$

7、同步时序电路和异步时序电路比较，其差异在于后者（　　）

A、没有稳定状态　　B、没有统一的时钟脉冲控制

C、没有触发器　　D、输出只与内部状态有关

8、JK 触发器 Q 端在 CP 作用下实现 1 转换为 0，对输入信号 JK 的要求为（ ）

A、1X　　B、X0　　C、00　　D、X1

9、下列触发器，没有约束条件的是（　　）

A、基本 RS 触发器　　B、同步 RS 触发器

C、主从 RS 触发器　　D、边沿 JK 触发器

10、一个 8 位 D/A 转换器的最小输出电压增量为 0.01V，当输入代码为 00000011 时，输出电压为（　　）V

A、1.28　　B、1.54　　C、0.03　　D、1.56

四、将下列函数化简为最简与或式

(1) $F=AB\overline{C}+\overline{AB}+\overline{A}C+\overline{BC}$

(2) $F=(\overline{B}+\overline{C})\overline{(AC+\overline{B}C)}$

(3) $F(ABC)=\sum m(1,2,3,5,7)$

(4)$F(ABCD) = \sum m(0,1,3,4,5,6,8,14) + \sum d(7,9,10,12,13,)$

五、用与非门设计举重裁判电路，有 A、B、C、D 四个裁判，A 为主裁判，只有当主裁判同意，并有其它一个或一个裁判以上同意，才算通过。

六、某一 RAM256*8，示意如下，用 2 片该 RAM 扩展成 512*8，试画出其连线图。



七、画出下图所示电路的状态图。能否自启动？



八、试用下降沿触发的 JK 触发器设计一个同步时序电路，其状态图如下图所示：

$Q_2^nQ_1^nQ_0^n$：