

Institut für Prozessdatenverarbeitung und Elektronik - IPE

Quenchdetektionssystem UNIQD TYP 3410 / 3420

Bedienungsanleitung / COM-Kommandotabelle Quenchdetektionssystem UNIQD Typ 3410 / 3420

Datum: 21.11.2014

Dok.-Version: 3.3

© 2005 - 2014 Karlsruher Institut für Technologie - KIT

INHALTSVERZEICHNIS

1	Allgemeines / Hinweise
3	Betriebsarten des Q-Detektors / Registeraufbau Initialisierungsablauf Q-Detektor bei Power-UP Defaulteinstellung RS485/RS232 nach Power-UP / Datenspeicherung
5.	Kommandostruktur COM-Kommunikation / Fehlermeldungen (Read, Write, RW kombiniert, Adressierung, Quittierung).
7 8	Kommandotabelle C (Control-Interface / Betriebsarten - Kalibration) Kommandotabelle P (Parameter-Interface / Einstellparameter - Steuerpar.) Kommandotabelle D (Diagnose-Interface / Systemdiagnose / QRAM) Kommandotabelle G (Globales Adressierungsunabh. Broadcast-Interface / Automatische Slave-Kommunikation (über COM2) im Detektorverbund)
	Kommandotabelle R (Direkte Registermanipulation, Testbetrieb / Selbsttest) Hinweise zur Kalibration
12	Sicherheitsautomatik / Beabsichtigtes unveränderliches Betriebsverhalten / Verriegelungen / Wichtige Bedienungshinweise
	Softwareupdate Blockschaltbilder Detektor / Systemaufbau
16	Anhang - Kommando-Übersicht Anhang - Bekannte Fehler (Errata Notes) Anhang - Technische Daten Quench-Detektor UNIQD 3410 / 3420

1. Allgemeines / Hinweise

Die vorliegende Bedienungsanleitung / Kommandotabelle "QDCOM33" für das Quench-Detektionssystem UNIQD Typ 3410 / 3420 liefert primär Informationen zur Kommunikation mit dem Detektor über seine MASTER-COM-Schnittstelle (COM1). Anhand der Ausführungen in diesem Dokument soll dem Anwender Funktion, Bedienung und Einstellbarkeit des Detektors erläutert werden, unabhängig von der Möglichkeit, diesen durch eine übergeordnete Kommunikationssoftware (z. B. QVision-Tool) anwenderfreundlich zu bedienen. Die Slave-Schnittstelle (COM2) dient ausschließlich zur Quittierung von sog. Broadcast-Kommandos im Verbund mit weiteren Detektoren (Ring-Bus-System). Ein externer Zugriff auf die Slave-Schnittstelle durch übergeordnete Systeme ist nicht möglich.

Diesem Dokument liegen die folgenden Detektorausführungen und FPGA-Softwarestände zugrunde:

- Typ 3410 / R1 (PCB-Version IPE-3410-200-R1 / Fertigungsstand Jahre 2007 2010)
- Typ 3420 / R1 (PCB-Version IPE-3420-200-R1 / Fertigungsstand Jahre 2011 2013)
- Typ 3420 / R2 (PCB-Version IPE-3420-200-R2 / Fertigungsstand ab 2014)
- FPGA-Software-Stand V.2.2 / 2008 / DP SPI
- FPGA-Software-Stand V.3.0 / 2011 / DP SPI
- FPGA-Software-Stand V.3.1 / 2012 / DP SPI bzw. V.3.6 / 2013 / DP I²C
- FPGA-Software-Stand V.3.2 / 2014 / DP SPI (*), V.3.4 / 2014 / DP SPI (*!)
 bzw. V.3.7 / 2014 / DP I²C (*)
- (*) Unterstützung eines externen Ready / Interlock-Signals und des Compound-Mode
- (*!) Externes Ready / Interlock-Signal dauerhaft deaktiviert und nicht verfügbar!

Über die MASTER-COM-Schnittstelle erfolgt:

- die Einstellung der Kommunikationsschnittstellen
- die Wahl der Betriebsart (Dual/Single, Compound*, Digital**, Testbetrieb)
- die Parametrierung des Detektors (Schwellen, Balance, ...) und die Kalibration
- die Parametrierung von automatischen Testroutinen (Freigabe, Zeitabstände)
- das Auslesen des Q-RAM (einschließlich Synchronisation bei Quench Ereignis)
- die Abfrage von Betriebszuständen (Statusregister, PCB-Temperatur, ...)
- * ab FPGA-Software-Stand V.3.2 / 2014, V.3.4 / 2014 bzw. V.3.7 / 2014
- ** für zukünftige Erweiterungen

Die Einstellung der jeweiligen Detektoradresse erfolgt mit den DIP-Schaltern QAD0-QAD8 von DS1 und QAD9/DS2 (= S1 von DS2) (siehe Kapitel 5) beginnend bei Detektoradresse 1.

Detektoradresse 0 unterbindet die Zwischenquittierung von Broadcast-Kommandos über die Slave-Schnittstelle. Die Quittierung derartiger Kommandos erfolgt dann direkt über die Master-Schnittstelle.

Die Detektoradresse 0 ist für den Betrieb eines einzelnen Detektors vorbehalten und im Detektorverbund nicht zulässig.

Die physikalische Kommunikation mit dem Detektor erfolgt für alle Detektorausführungen (Typ 3410 / 3420) ausschließlich durch die zugehörige Backplane (PCB: IPE-3410-220-R1 IPE-3420-220-R0 bzw. IPE3450-220-R1 / 2014) über ein RS485 / RS422-Interface.

2. Betriebsarten des Q-Detektors / Registeraufbau

Der Quench-Detektor UNIQD 3410 / 3420 beinhaltet zwei grundsätzliche Standard-Funktionsbetriebsarten:

MODE I.: Single-Betriebsart mit gemeinsamer QD1/QD2-Signalgenerierung, mit Redundanzschaltung;

MODE II.: DUAL-Betriebsart (Defaultbetriebsart) mit getrennter QD1/QD2-Signalgenerierung, ohne Redundanzschaltung; Anzeige durch LED -Dual-;

Eigenschaften der Singlebetriebsart (MODE I.):

- Die Ausgänge QD1 und QD2 werden gemeinsam geschaltet.
- Getrennte Einstellmöglichkeit von positiver und negativer Differenzsignalschwelle (0 -1.25V+; 0 - 1.25V-), jeweils separat für jeden Detektor QD1 und QD2.
- Getrennte Einstellmöglichkeit der RC-Filter-Zeitkonstante (RCQD1, RCQD2)
- Getrennte Kalibrationsverstärkungseinstellung (AMPQD1, AMPQD2)
- Getrennte Einstellung der Polaritätsselektivität (nur positiv, nur negativ, positiv oder negativ, jeweils separat für QD1 und QD2)
- Eine (gemeinsame) Balanceeinstellung
- Anschlusskontrolle (Cabledetection), parametrierbar
- Zusätzliche über die Standardüberwachung hinausgehende automatische und alternierende Schaltkreisüberwachung (RC-Zeitkonstanten, Schwellwertschalter, Q-Sig-nalgenerierung) in einstellbaren Zeitabständen; kontinuierliche Quenchdetection durch redundante Schaltungsausführung

In dieser Betriebsart ist es empfehlenswert, dass beide Detektoren (QD1 und QD2) identisch parametriert sind und die getroffenen Einstellungen im Hinblick auf Toleranzen der Detektoren untereinander (ca. 3%) nicht zu knapp bemessen sind.

Eigenschaften der Dualbetriebsart (MODE II.):

- Die Ausgänge QD1 und QD2 werden in Abhängigkeit der Detektoreinstellungen getrennt geschaltet (z. B. Detektorbetrieb mit Vor- und Hauptschwelle, Experimentalbetrieb).
- Getrennte Einstellmöglichkeit von positiver und negativer Differenzsignalschwelle (0 1.25V+; 0 1.25V-), jeweils separat für jeden Detektor QD1 und QD2.
- Getrennte Einstellmöglichkeit der RC-Filter-Zeitkonstante (RCQD1, RCQD2)
- Getrennte Kalibrationsverstärkungseinstellung (AMPQD1, AMPQD2)

Fortsetzung Eigenschaften der Dualbetriebsart (MODE II.):

- Getrennte Einstellung der Polaritätsselektivität (nur positiv, nur negativ, positiv oder negativ, jeweils separat für QD1 und QD2)
- Eine (gemeinsame) Balanceeinstellung
- Anschlusskontrolle (Cabledetection), parametrierbar

In der Dualbetriebsart besteht keine Schaltungsredundanz; ein automatischer Detektortest ist nicht möglich! Die Standard-Elektroniküberwachung (Monitoring) ist hiervon nicht berührt.

Gültig für beide Betriebsarten:


Während der Ausführung der Anschlusskontrolle (Cabledetection-Zyklus) wird ein Quench nur dann registriert, wenn die Differenzspannung den oberen Messbereich (+/-1.25V) überschreitet. Der Cabledetection-Zyklus benötigt eine Zeit < 10ms.

Parametrierung:

Die Parametrierung und Diagnose des Detektors erfolgt über interne Register-Schreib-/Lese-Funktionen. Ein unmittelbarer und direkter Registerzugriff (Schreiben) ist jedoch nur bei Test-betrieb möglich. Aus Sicherheitsgründen erfolgt die Kommunikation in Mode II. bzw. Mode II. nur über das Keyword-Protokoll, siehe hierzu Kommandotabellen C/P/D/G/R (Kapitel 6.-10).

Ein direkter Registerschreibvorgang muss durch vorherige Aktivierung des Testbetriebes eingeleitet werden. Der Testbetrieb wird durch permanente Anzeige der LED - TEST - signalisiert. Nach Aktivieren des Testbetriebes können keine Parameter im EEPROM des Detektors gespeichert werden. Wird der Testbetrieb verlassen, erfolgt ein Reset des Detektors unter Beibehalten der aktuell eingestellten Baudrate.

Hinweise zur Einleitung des Testbetriebes, seinen Besonderheiten und dem direktem Registerzugriff finden sich unter Kapitel 10. (Kommandotabelle R, Testbetrieb).



Registeraufbau Quenchdetektor Typ 3410 / 3420:

Systemregister:

R1 8 Bit

Bit	Alias	Funktion	Erläuterung
0	RC1A0	Zeitkonstante RC-Filter QD1	Kleinste Zeitkonstante ζ_{min} bei: A0, A1, A2 = 0
1	RC1A1	Zeitkonstante RC-Filter QD1	ζ_{max} bei: A0, A1, A2 = 1
2	RC1A2	Zeitkonstante RC-Filter QD1	dito
3	/EN1V+	Enable QD1OUT für V+ (*)	QD1-Ausgang aktiv bei pos. Signalüberschreitung
4	/EN1V-	Enable QD1OUT für V- (*)	QD1-Ausgang aktiv bei neg. Signalüberschreit.
5	/EN1RC	Enable RC-Filter QD1	High = Filter ausgesch.
6	QDCON	Veroderung Detektorausgang QD1 mit Detektorausgang QD2	Low = separater Betrieb QD1 und QD2
7	CDET	Aufschaltung Kabeldetektionsspannung	High = Ein

^{(/ =} low-aktiv)

^(*) Anzeige QD1 auf Frontblende in Abhängigkeit von Bit 2 / R4

R2 8 Bit

Bit	Alias	Funktion	Erläuterung
0	RC2A0	Zeitkonstante RC-Filter QD2	Kleinste Zeitkonstante ζ_{min} bei: A0, A1, A2 = 0
1	RC2A1	Zeitkonstante RC-Filter QD2	ζ_{max} bei: A0, A1, A2 = 1
2	RC2A2	Zeitkonstante RC-Filter QD2	Dito
3	/EN2V+	Enable QD2OUT für V+ (**)	QD2-Ausgang aktiv bei pos. Signalüberschreitung
4	/EN2V-	Enable QD2OUT für V- (**)	QD2-Ausgang aktiv bei neg. Signalüberschreit.
5	/EN2RC	Enable RC-Filter QD2	High = Filter ausgesch.
6	QD1FF	QD1- "Forced-Fixing" = Aktives Setzen des QD1OUT-Ausganges (unabhängig von Eingangssignalen, Schwellen, usw.)	High = QD1OUT gesetzt (*)
7	QD2FF	QD2- "Forced-Fixing" = Aktives Setzen des QD2OUT-Ausganges (unabhängig von Eingangssignalen, Schwellen, usw.)	High = QD2OUT gesetzt (*)

(*) Invertierungslogik von Schaltstufen beachten.

Beispiele:

Detektorausgang QD1 wird aktiv gesetzt: QD1FF = High → /QD1OUT = Low → QD1TTL (PIN B3 / ST18) = High

Detektorausgang QD2 wird aktiv gesetzt: QD2FF = High → /QD2OUT = Low → QD2TTL (PIN B5 / ST18) = High

(**) Anzeige QD2 auf Frontblende in Abhängigkeit von Bit 2 / R4

Hinweise zu den Funktionen /ENXV+ und /ENXV- und der QD1 / QD2-Anzeige auf der Frontblende:

Mit der Funktion /ENXV+ bzw. /ENXV- lässt sich selektieren, welche Polarität (Stromrichtung) das Eingangsdifferenzsignal besitzen muss, um den QD-Ausgang QD1 bzw. QD2 zu aktivieren (zusätzlich zur Schwellwertbedingung).

Die Anzeige des Zustandes QD1 bzw. QD2 auf der Frontblende (LED QD1 und LED QD2) ist abhängig von der eingestellten Anzeigeart (Bit 2 von Register R4).

Eine detaillierte Information aktueller Eingangsspannungszustände ist über Statusregister IV (R46) möglich.

R3 8 Bit

Bit	Alias	Funktion	Erläuterung
0	/DCN1	Verbindungsschalter InstrAmpl. QD1 → Komparator QD1	Low = Schalter geschlossen
1	/DCN2	Verbindungsschalter InstrAmpl. QD2 → Komparator QD2	Low = Schalter geschlossen
2	TEST1	Verbindungsschalter Testspannungsquelle → Komparator QD1	Low = Schalter offen
3	TEST2	Verbindungsschalter Testspannungsquelle → Komparator QD2	Low = Schalter offen
4	VTSEL	Auswahl Polarität (Stromrichtung) Testspannung Detektortest	Low = negative Test- spannung (-0.625V) High = positive Test- spannung (+0.625V)
5	VCSEL	Auswahl Polarität (Stromrichtung) Testspannung Cable-Detection	Low = negative Testspannung High = positive Test- spannung
6	N. B.	-	-
7	N. B.	-	-

(/ = low-aktiv)

R4 8 Bit

Bit	Alias	Funktion	Erläuterung
0-1	MQDOUT	Betriebsart Ausgänge QD1/ QD2 (*)	Betriebsart der Ausgänge QD1 und QD2
2	MQDLED	Anzeigeart LED QD1/ QD2 (**)	Betriebsart der LED- Anzeigen QD1 und QD2 auf Frontblende
3-7	N. B.	-	-

(*) Erläuterung Betriebsart Ausgänge QD1 und QD2:

- **MQDOUT = 0:** Ausgänge werden in Abhängigkeit des Eingangssignals und der eingestellten Schwellen automatisch gesetzt und zurückgesetzt (Hysterese beachten).
- **MQDOUT = 1:** Ausgänge werden in Abhängigkeit des Eingangssignals und der eingestellten Schwellen automatisch gesetzt und verzögert zurückgesetzt. (Retriggerbare Monoflopfunktion, siehe auch Register R5).
- MQDOUT = 2: Ausgänge werden in Abhängigkeit des Eingangssignals und der eingestellten Schwellen automatisch gesetzt und können nur über Quittierungskommando (QQUITT) zurückgesetzt werden.

(**) Erläuterung Anzeigeart LED QD1 und LED QD2:

MQDLED = 0: Anzeige LED QD1 und LED QD2 immer konform zu den Ausgängen QD1 und QD2.

Hardware-Sicherheitsverriegelung:



Sind beide Polaritätsfreigaben (/ENXV+ und /ENXV-) gleichzeitig deaktiviert (nur im Testbetrieb möglich), wird dies durch Blinken der LED QD1 und / oder LED QD2 angezeigt. In diesem Fall wird wird automatisch der entsprechende QD-Ausgang gesetzt (beide QD-Ausgänge bei "Single"- Betriebsart).


MQDLED = 1: Anzeige LED QD1 und LED QD2 unabhängig von den Ausgängen und der Polaritätsabhängigen Freigabe (/ENXV+ und /ENXV-).

Bei dieser Anzeigeart kann eine positive <u>oder</u> eine negative Schwellwertüberschreitung angezeigt werden, ohne das der entsprechende QD-Ausgang aktiviert wird (für Experimentalzwecke). Die LED-Anzeige erfolgt bei gesetztem Signal /Q+, bzw. /Q- (= Ausgänge der Komparatoren).

Wahrheitstabelle LED QD1 / LED QD2:

```
(/ENXV+ = High) and (/ENXV- = High) → QDxLED blinkend (Höchste Priorität) → QD-Ausgang (automatisch) gesetzt
```

Bei Testmode (Höchste Prioritätsbedingung weiterhin gültig):



(*) Bei MQDOUT = 2 wird QDxFF aktiv verlängert.

In der Betriebsart "Single" werden bei MQDLED = 0 immer beide Anzeigen (QD1-LED und QD2-LED) gleichzeitig geschaltet.

B. Kontinuierliche Einstellregister

Retriggerbare Monoflop-Zeitkonstante QD-Ausgänge:

R5 8 Bit

Bit	Alias	Funktion	Erläuterung
0-7	QDTIME	Verlängerung T _{QD} des QD-Ausgangssignals (QD1 / QD2)	Bereich: 0 - 255 $T_{QD} = (1 + QDTIME) \times 10 \text{ ms}$ $T_{QDMin} = 10 \text{ ms}$ $T_{QDMax} = 2.56 \text{ Sekunden}$

Zeitabstand automatische Leitungsdetektion (Cable-Detection):

R6 8 Bit

Bit	Alias	Funktion	Erläuterung
0-7	CDTIME	autom. Leitungsbruchdetektion	Bereich: 0 - 255 $T_{CD} = (1 + CDTIME) \times 1 \text{ Min.}$ $T_{CDMin} = 1 \text{ Min.}$ $T_{CDMax} = 256 \text{ Minuten}$

Zeitabstand automatischer alternierender Detektortest (QD1/QD2):

R7 8 Bit

Bit	Alias	Funktion	Erläuterung
0-7	DTTIME	alternierenden Detektortests	Bereich: 0 - 255 $T_{DT} = (1 + DTTIME) \times 1 \text{ Min.}$ $T_{DTMin} = 1 \text{ Min.}$ $T_{DTMax} = 256 \text{ Minuten}$

Testregister:

R8 8 Bit

Bit	Alias	Funktion	Erläuterung
0-7	TEST1	Read / Write-Testregister	Beliebiger Schreib-/Lesetest

Stummschaltung QD1/QD2:

R9 8 Bit

Bit	Alias	Funktion	Erläuterung
0-7	QDMUTE	Zeitdauer T _{MU} zur automatischen Stummschaltung (Deaktivierung) der Detektoren (nach Broadcastkom- mando).	Bereich: 0 - 255 T _{MU} = (1 + QDMUTE) x 10 ms T _{MUMin} = 10 ms T _{MUMax} = 2.56 Sekunden

Pre-/ Post-Zeitverhältnis QRAM-Beschreibung nach Quench-Trigger (int. oder ext.):

R10 8 Bit

Bit	Alias	Funktion	Erläuterung
0-7	PREPOST	Verhältnis Pre-/ Post-Zeit für QRAM- Beschreibung nach Quench-Trigger	Bereich: 1 - 9 Mitte: 5

Erläuterung:

Prepost bestimmt den Vor- und Nachlauf der QRAM-Beschreibung bei Eintritt eines Quenches.

Beispielhafte Einstellung bei einer Samplingrate von 100 Ks/sec:

Prepost = 5:

→ ca. 5 Sekunden Nachbeschr. bei Quenchdetection (Pretime = 5 Sek., Posttime = 5 Sek.)

Prepost = 1:

→ ca. 9 Sekunden Nachbeschr. bei Quenchdetection (Pretime = 1 Sek., Posttime = 9 Sek.)

Prepost = 9:

→ ca. 1 Sekunde Nachbeschr. bei Quenchdetection (Pretime = 9 Sek., Posttime = 1 Sek.)

Der entsprechende QRAM-Speicherbereich wird anhand des eingestellten *Prepost*-Verhältnisses intern automatisch berechnet.

Bei einer Samplingrate von 10 Ks/sec (bei zukünftigen Erweiterungen) sind o. g. Zeiten mit dem Faktor 10 zu multiplizieren.

Kalibration Maximal-, Minimalwert Eingangsspannungsteiler (QD1 und QD2):

R11 8 Bit

Bit	Alias	Funktion	Erläuterung
0-7	MAXDVD+	Maximalkalibrationswert digitaler Eingangsspannungsteiler UPOS- Eingang (*) mit RX0/IC4	0 = Ausgangsspannung des Teilers min. 255 = Ausgangsspannung des Teilers max.

R12 8 Bit

Bit	Alias	Funktion	Erläuterung
0-7	MINDVD-	Minimalkalibrationswert digitaler Eingangsspannungsteiler UNEG- Eingang (*) mit RX1/IC4	0 = Ausgangsspannung des Teilers max. 255 = Ausgangsspannung des Teilers min.

Eingangsspannungsteiler (QD1 und QD2), effektiver Einstellwert:

R13 8 Bit

Bit	Alias	Funktion	Erläuterung
0-7	DVD+	Digitaler Eingangsspannungsteiler UPOS-Eingang (*) mit RX0/IC4	0 = Ausgangsspannung des Teilers min. 255 = Ausgangsspannung des Teilers max.

R14 8 Bit

Bit	Alias	Funktion	Erläuterung
0-7	DVD-	Digitaler Eingangsspannungsteiler UNEG-Eingang (*) mit RX1/IC4	0 = Ausgangsspannung des Teilers max. 255 = Ausgangsspannung des Teilers min.

Hinweis:

(*) Register R13 und R14 werden in den Standardbetriebsarten in Kombination verändert und bestimmen die **Balance** des Differenzeingangsnetzwerkes. R13 und R14 haben hinsichtlich ihres Initialisierungswertes invertierenden Verlauf und dienen der Kalibration des jeweiligen Maximalwertes. Die eigentliche Balance wird über R15 verändert.

Balance:

R15 8 Bit

Bit	Alias	Funktion	Erläuterung
			Bereich: Bit 0 - Bit 7
0-7	BALANCE	Balance V+ / V-	$V+_{min} / V{max}$ entspr.: 0 $V{max} / V+_{max}$ entspr.: 127 $V{min} / V+_{max}$ entspr.: 255

Rahmenbedingungen:

MAXDVD+ = Maximaler Wert für DVD+ MINDVD- = Minimaler Wert für DVD-(DVD = **D**igital **V**oltage **D**ivider)

Für Grundinitialisierung nach Kalibration:

DVD+ = MAXDVD+**DVD-** = MINDVD-

Balanceeinstellung:

DVD+ muss verkleinert werden, wenn **Differenzspannung positiv!** (Min.: 0)

DVD- bleibt unverändert auf MINDVD-!

DVD- muss vergrößert werden, wenn Differenzspannung negativ! (Max.: 255)

DVD+ bleibt unverändert auf MAXDVD+!

Fallunterscheidung:

Bei Balance kleiner 127 (Verschiebung in negativen Bereich, da Differenzspannung positiv):

Berechnungsformel: DVD+ = (Balance / 127) * MAXDVD+

Bei Balance größer 127 (Verschieb. in positiven Bereich, da Differenzspannung negativ):

Berechnungsformel: Schritt 1: X = (Balance - 127) / 128

> Schritt 2: Y = 255 - MINDVD-DVD- = MINDVD- + (X*Y)

Kalibrierungsverstärkung QD1 / QD2:

R16 8 Bit

Bit	Alias	Funktion	Erläuterung
0-7	AMPQD1	i k alinnan innevaretarktina tutti	0 = Verstärkung max. 255 = Verstärkung min.

R17 8 Bit

Bit	Alias	Funktion	Erläuterung
0-7	AMPQD2	I K SIINTIATIINNEWATETSTRIINN () 17	0 = Verstärkung max. 255 = Verstärkung min.

ADC-OFFSET:

R18 8 Bit

Bit	Alias	Funktion	Erläuterung
0-7	ADOFFST	Digitaler Kalibrationsoffset ADC (Auflösung +/- 1.2 mV / Step); (*)	Bereich: Bit 0 - Bit 7 -Min = 0 0V = 127 +Max = 255

^{(*) =} Wird realtime zum ausgelesenen Wert addiert

Schwellen Q-Detektor 1:

R19 8 Bit

Bit	Alias	Funktion	Erläuterung
0-7	S1P	Positive Komparatorschwelle QD1 (U _{QD1Thres +}); Auflösung ca. 4.9mV	$U_{QD1Thres +} = 0:$ 0V $U_{QD1Thres +} = 255:$ +1.25V

R20 8 Bit

Bit	Alias	Funktion	Erläuterung
0-7	S1N		$U_{QD1Thres} = 0:$ 0V $U_{QD1Thres} = 255:$ -1.25V

Schwellen Q-Detektor 2:

R21 8 Bit

Bit	Alias	Funktion	Erläuterung
0-7	S2P		$U_{\text{QD2Thres}+} = 0: \qquad 0V$ $U_{\text{QD2Thres}+} = 255: +1.25V$

R22 8 Bit

Bit	Alias	Funktion	Erläuterung
0-7	S2N		$\begin{array}{l} U_{QD2Thres-}=0; & 0V \\ U_{QD2Thres-}=255; & -1.25V \end{array}$

LED-Anzeige:

R23 8 Bit

Bit	Alias	Funktion	Erläuterung
0-7	ILED		ILED = 0: 1.5 mA ILED = 1: 3.0 mA ILED = 16: 24 mA (max.) ILED > 16: 24 mA (max.)

Baudrate Master-Schnittstelle:

R24 8 Bit

Bit	Alias	Funktion	Erlä	äuterung
0-7	BRM	Baudrate der Masterschnittstelle (Default: BRM = 6 entspr. 9600 Bd.) (Siehe Codetabelle auf nächster Seite)	BRM = 0: BRM = 6: BRM = 14: BRM = 15: BRM > 15:	2.304 MBd.

Baudrate Slave-Schnittstelle:

R25 8 Bit

Bit	Alias	Funktion	Erläuterung
0-7	BRS	Baudrate der Slaveschnittstelle (Default: BRS = 7 entspr. 19200 Bd.) (Siehe Codetabelle auf nächster Seite)	BRS = 0: 150 Bd. BRS = 6: 9600 Bd. BRS = 14: 1.152 MBd. BRS = 15: 2.304 MBd. BRS > 15: 2.304 MBd.

Kodierung Einstellung Baudrate Masterund Slaveschnittstelle:

Code (Hex)	Code (Dec.)	Baudrate
00	00	150 Bd.
01	01	300 Bd.
02	02	600 Bd.
03	03	1200 Bd.
04	04	2400 Bd.
05	05	4800 Bd.
06	06	9600 Bd.
07	07	19200 Bd
08	08	38400 Bd.
09	09	57600 Bd.
0A	10	115200 Bd.
0B	11	230400 Bd.
0C	12	460800 Bd.
0D	13	921600 Bd.
0E	14	1152000 Bd.
0F	15	2304000 Bd.

Kalibration (*) Positiver ADC-Schwellwert Cabledetction über UPOS / +:

R26 16 Bit

Bit	Alias	Funktion	Erläuterung
0-11	UPPADC	ADC-Schwellwert für Cabledetection mit der positiven Testspannung CV+ (+1.25VDC)	Bereich: Bit 0 - Bit 11 -2.5V = 0 0V = 2047 +2.5V = 4095
12-15	RES		invalid

Kalibration (*) Negativer ADC-Schwellwert Cabledetction über UPOS / +:

R27 16 Bit

Bit	Alias	Funktion	Erläuterung
0-11	UPNADC	ADC-Schwellwert für Cabledetection mit der negativen Testspannung CV- (-1.25VDC)	Bereich: Bit 0 - Bit 11 -2.5V = 0 0V = 2047 +2.5V = 4095
12-15	RES		invalid

(*) = Kalibrationsbedingungen:

- 1. DVD+ = DVD- = 255 (siehe Register R13 und R14)
- 2. Eingang UPOS / + ist niederohmig abgeschlossen $(R_A \le 100 \Omega)$
- 3. Eingang UPOS / + ist offen ($R_A > 10 \text{ M}\Omega$)
- 4. Abschluss UNEG / beliebig

R28 16 Bit

Bit	Alias	Funktion	Erläuterung
0-11	UNPADC	ADC-Schwellwert für Cabledetection mit der positiven Testspannung CV+ (+1.25VDC)	Bereich: Bit 0 - Bit 11 -2.5V = 0 0V = 2047 +2.5V = 4095
12-15	RES		invalid

Kalibration (*) Negativer ADC-Schwellwert Cabledetction über UNEG / -:

R29 16 Bit

Bit	Alias	Funktion	Erläuterung
0-11	UNNADC	ADC-Schwellwert für Cabledetection mit der negativen Testspannung CV- (-1.25VDC)	Bereich: Bit 0 - Bit 11 -2.5V = 0 0V = 2047 +2.5V = 4095
12-15	RES		invalid

(*) = Kalibrationsbedingungen:

- 1. DVD+ = DVD- = 0 (siehe Register R13 und R14)
- 2. Eingang UNEG / ist niederohmig abgeschlossen ($R_A \le 100 \Omega$)
- 3. Eingang UNÉG / ist offen ($R_A > 10 M\Omega$)
- 4. Abschluss UPOS / + beliebig

Hinweis:

Der jeweilige Kalibrationsschwellwert der Cabledetection ist (in der Regel) der <u>Mittelwert</u> der Spannungen, die sich mit korrektem Abschluss (QD-Leitung zum Supraleiter angeschlossen, $R_{Abschluss}$ <= 100 Ohm, Punkt 2. Kalibrationsbedingung) und offenem Abschluss ($R_{Abschluss}$ > 10 M Ω , Punkt 3. Kalibrationsbedingung) ergeben.

R30 reserviert für Erweiterungen. Zugriff bis Softwareversion 3.x nicht möglich.

C. Kontroll- und Diagnoseregister

Testregister:

R31 8 Bit

Bit	Alias	Funktion	Erläuterung
0-7	TEST2	Read / Write-Testregister	Beliebiger Schreib-/Lesetest

R32 8 Bit

Bit	Alias	Funktion	Erläuterung
0-7	RES1		invalid

R33 8 Bit

Bit	Alias	Funktion	Erläuterung
0-7	RES2		invalid

Internes Controlregister I:

R34 8 Bit

Bit	Alias	Funktion	Erläuterung
0	SAVEPAR	Startet Datenspeicherung im E ² Prom	0 = Aus 1 = Start (**)
1	RES		invalid
2	Sample		0 = Aus 1 = Ein
3	RES		invalid
4	QQUITT	Quittierung von Quenchzuständen QD1 und / oder QD2 (siehe R41 / R46)	0 = Aus 1 = Ein (¹)
5	MUTE	Detektorstummschaltung	0 = Aus 1 = Ein
6	FQUITT	Quittierung von Fehlerzuständen, die u. a. von der LED-Anzeige - Fault - angezeigt werden (siehe Kommando – FQUITT -)	0 = Aus 1 = Ein (1)
7	AUTOMUTE	Automatische Detektorstummschaltung	0 = Aus 1 = Ein (*),(**)

(¹) = Bit setzt sich nach Quittierung selbst zurück
 (*) = siehe R9 Einstellung Zeitdauer

(**) = Bit setzt sich nach Ausführung oder Ablauf der Zeitdauer selbst zurück

R35 8 Bit

Bit	Alias	Funktion	Erläuterung
0	TESTQD1	Interner Test QD1 (RC1-Zeitkonstanten, Schwellen pos. und neg., Komparatoren); (*), (¹), (!)	0 = Aus 1 = Ein
1	TESTQD2	Interner Test QD2 (RC2-Zeitkonstanten, Schwellen pos. und neg., Komparatoren); (*), (¹), (!)	0 = Aus 1 = Ein
2	CDETPOS	Cable-Detection über den Zweig UPOS / + und HV-GND ; (*), (¹), (²)	0 = Aus 1 = Ein
3	CDETNEG	Cable-Detection über den Zweig UNEG / - und HV-GND ; (*), (1), (2)	0 = Aus 1 = Ein
4	TESTQDEN	Freigabe automatischer Test QD1 / QD2	0 = Aus 1 = Ein
5	CDPOSEN	Freigabe automatischer Test CDETPOS	0 = Aus 1 = Ein
6	CDNEGEN	Freigabe automatischer Test CDETNEG	0 = Aus 1 = Ein
7	MUTEEN	Freigabe man. / automat. Stummschaltung	0 = Sperrung 1 = Freigabe

- (*) = Bei negativem Ergebnis wird die LED-Anzeige *-Fault-* gesetzt. Die Fehlerdetails sind dem Statusregister V (R45) zu entnehmen.
- (1) = Bit setzt sich nach Test selbst zurück
- (²) = Sind beide Testarten gleichzeitig freigegeben, erfolgt ein sequentieller Test beginnend mit CDETPOS und abschließend mit CDETNEG.

Achtung:

(!) = Das Einschalten eines Detektortests durch direkten Registerzugriff im Testbetrieb verursacht in Abhängigkeit von anderen Registereinstellungen ggfls. die Aktivierung der QD-Ausgänge.

R36 8 Bit

Bit	Alias	Funktion	Erläuterung
0-2	MODE	Aktuelle Betriebsart	Mode = 1: Single-Mode Mode = 2: Dual-Mode Mode = 3: Digital-Mode (*) Mode = 5: Single-Mode + Compound (³) Mode = 6: Dual-Mode + Compound (³) Mode = 7: Digital-Mode(*) + Compound (³)
3	TESTMODE	Testbetrieb (1)	0 = Aus 1 = Ein
4	SELFTEST	Selbsttestbetrieb (1), (2)	0 = Aus 1 = Ein
5	RES		invalid
6	RES		invalid
7	STOP	Stoppt die QDRAM- Beschreibung	0 = Aus 1 = Ein

- (¹) = Setzt auch Bit 1 / R41 (Statusregister I.)
 (²) = Dauer-Selbsttest, Bit wird durch Schalter DIPMO/SW4 von DS2 gesetzt;
 (*) = Für zukünftige Erweiterungen
 (³) = Siehe Angaben zu R41

Internes Controlregister IV:

R37 8 Bit

Bit	Alias	Funktion	Erläuterung
0	RESET	Systemreset und Initialisierung	1 = Reset (*)
1	SETSLTBIT	Startet Set-Test-Bit-Kommando über Slave-Com (<2>XXXS<3>)	1 = Kommandostart (*)
2	RESSLTBIT	Startet Reset-Test-Bit-Kommando über Slave-Com (<2>XXXR<3>)	1 = Kommandostart (*)
3	QDINIT	QD-Initialisierung mit Defaultwerten (Werkseinstellungsparameter)	1 = Start Initialisierung (*)
4-7	RES		Invalid

(*) = Bit setzt sich nach Ausführung selbst zurück

R38 - R40 reserviert für Erweiterungen. Zugriff bis Softwareversion 3.x nicht möglich.

D. Statusregister

Statusregister I:

R41 (Read-Only)

8 Bit

Bit	Alias	Funktion	Erläuterung
0	SYSOK	Letzter Systemtest OK (LED - Ready - leuchtet bei OK) (3)	1 = OK 0 = Fehler
1	TEST	Testmode aktiv (LED - Test - leuchtet)	0 = OK 1 = Testmode aktiv
2	FAULT	LED-Anzeige - Fault - (*) (³)	0 = OK 1 = Fehler (LED-Anzeige leuchtet)
3	QUENCH	Quench detektiert (*)	0 = Normalzustand 1 = Quench detektiert
4	MONERROR	Spannungs- / Temperaturfehler (*), (1)	0 = OK 1 = Fehler
5	BUSERROR	Busfehler (*), (¹)	0 = OK 1 = Fehler
6	CHECKERR	Fehler nach Systemcheck (*), (²)	0 = Normalzustand 1 = Fehler
7	RES		invalid

- (*) = Siehe R34 für Quench- und Fehlerquittierung (¹) = Deaktiviert der LED-Anzeige Ready und führt zum Reset vom Bit 0 (SYSOK)
- (2) = Setzt BIT 2 (Fault) und aktiviert LED-Anzeige Fault -; siehe auch R45
- (3) = Bei aktiviertem Compound-Mode (siehe Kommando "SETMOD") führen Fehler, die durch die LED-Anzeige "Fault" angezeigt werden, ebenfalls zur Rücknahme des Ready-Signals (ab FPGA Software Version 3.2, 3.4 bzw. 3.7) und zum Rücksetzen des externen Ready / Interlock-Signals (Detektor-FPGA Software Version 3.2 bzw. 3.7 in Verbindung mit Backplane Version IPE-3450-220-R1).

Hinweis:

Bei FPGA Software-Version 3.4 ist ein externes Ready / Interlock-Signal nicht verfügbar.

Statusregister II:

R42 (Read-Only)

8 Bit

Bit	Alias	Funktion	Erläuterung
0	OTEMPERR	Übertemperaturfehler (> 70°C PCB-Temp.)	0 = OK; 1 = Fehler
1	UTEMPERR	Untertemperaturfehler (< -5°C PCB-Temp.)	0 = OK; 1 = Fehler
2	U1ERR	U1 (+5V InstrAmpl.) Fehler (*)	0 = OK; 1 = Fehler
3	U2ERR	U2 (-5V InstrAmpl.) Fehler (*), (1)	0 = OK; 1 = Fehler
4	REFNERR	REF- (-1.25V) Fehler (**), (²)	0 = OK; 1 = Fehler
5	REFPERR	REF+ (+1.25V) Fehler (**)	0 = OK; 1 = Fehler
6	RES		invalid
7	RES		invalid

- (*) = Fehler bei Out of Range > 10%
- (**) = Fehler bei Out of Range > 5%
- (1) = Nur in Kombination mit U1
- (2) = REF- nur in Kombination mit REF+ diagnostizierbar.

Statusregister III:

R43 (Read-Only)

8 Bit

Bit	Alias	Funktion	Erläuterung
0	U5ERR	U5 (+1.2V Core) Fehler (**)	0 = OK; 1 = Fehler
1	U6U7ERR	U6 (+5V) / U7(-5V) AnalogspFehler (*), (1)	0 = OK; 1 = Fehler
2	U3ERR	U3 (+5V Digital Uni) Fehler (*)	0 = OK; 1 = Fehler
3	U6ERR	U6 (+5V) AnalogspFehler (*)	0 = OK; 1 = Fehler
4	U4ERR	U4 (+3V Digital) Fehler (*)	0 = OK; 1 = Fehler
5	RES		invalid
6	RES		invalid
7	QRAMERR	Fehler Q-RAM	0 = OK; 1 = Fehler

- (*) = Fehler bei Out of Range > 10%
- (**) = Fehler bei Out of Range > 5%
- (1) = U6/U7 nur kombiniert diagnostizierbar

R44 (Read-Only) 8 Bit

Bit	Alias	Funktion	Erläuterung
0	EEP1ERR	Fehler EEPROM Potentiometer 1 (IC4)	0 = OK; 1 = Fehler
1	EEP2ERR	Fehler EEPROM Potentiometer 2 (IC24)	0 = OK; 1 = Fehler
2	EEP3ERR	Fehler EEPROM Potentiometer 3 (IC23)	0 = OK; 1 = Fehler
3	EEP4ERR	Fehler EEPROM Potentiometer 4 (IC53)	0 = OK; 1 = Fehler
4	DISPLERR	Fehler Display	0 = OK; 1 = Fehler
5	I2C2ERR	I ² C-Bus Nr. 2 Fehler (EEPROM / U-Monitor)	0 = OK; 1 = Fehler
6	ADCERR	ADC-Fehler	0 = OK; 1 = Fehler
7	RS232ERR	Fehler Master-COM (COM1)	0 = OK; 1 = Fehler

Hinweise:

- Systemfehler -

Ein Fehler, der in den Statusregistern II. - IV. (R42 - R44) ausgewiesen wird, führt zur Deaktivierung der LED-Anzeige - *Ready* - und zum Reset vom Bit 0 (SYSOK) / Statusregister I. (R41).

- Detektorfehler -

Ein Fehler, der im Statusregister V. (R45, siehe nächste Seite) ausgewiesen wird (Detektorfehler), führt zur Aktivierung der LED-Anzeige - Fault - und zum Setzen vom Bit 2 (FAULT) / Statusregister I. (R41).

- Sonstige Fehler -

Fehlerbits der Statusregister II. (R42) und III. (R43, ohne Bit 7 / QRAMERR) bleiben solange gesetzt, bis diese Register <u>erneut gelesen</u> oder manuell quittiert werden (siehe Kommando - *FQUITT* -). Bei weiterhin fortbestehendem Fehler erfolgt ein sofortiges "Neusetzen" des entsprechenden Fehlerbits.

Folgende Fehlerbits können nicht durch Lesen des Registers oder aktives Quittieren zurückgesetzt werden:

- Bit 7 von Statusregister III. (R43) -
- Bit 0 Bit 7 in Statusregister IV. (R44) -

Statusregister V:

R45 (Read-Only)

Bit	Alias	Funktion	Erläuterung
0	QD1ERR	QD1-Detektorfehler (*)	0 = OK 1 = Fehler
1	QD2ERR	QD2-Detektorfehler (*)	0 = OK 1 = Fehler
2	CDPOSERR	Fehler nach Cable-Detection über den Zweig UPOS / + und HV-GND (*)	0 = OK 1 = Fehler
3	CDNEGERR	Fehler nach Cable-Detection über den Zweig UNEG / - und HV-GND (*)	0 = OK 1 = Fehler
4	RES		invalid
5	RES		invalid
6	RES		invalid
7	COM2FLT	COM2 (Slave-)COM-Fehler (*), (**)	0 = OK 1 = Fehler

^{(*) =} Bit setzt automatisch Bit 2 und Bit 6 von R41 (Statusregister I)

Statusregister VI:

R46 (Read-Only)

8 Bit

Bit	Alias	Funktion	Erläuterung
0	/Q1+	Anzeige /Q1+	1 = /Q1+ gesetzt
1	/Q1-	Anzeige /Q1-	1 = /Q1- gesetzt
2	/Q2+	Anzeige /Q2+	1 = /Q2+ gesetzt
3	/Q2-	Anzeige /Q2-	1 = /Q2- gesetzt
4	MUTE	Mute Status Detektor	1 = Stummschaltung ist aktiv (1)
5	STESTBIT	Slave-Com-Testbit (2)	0 = Bit ist (über Slave-Com) zurückges. 1 = Bit wurde (über Slave-Com) gesetzt
6	QD1(*)	Quench QD1 detektiert	1 = QD1 Quench
7	QD2(*)	Quench QD2 detektiert	1 = QD2 Quench

^{(*) =} Bei MODE I. (Singledetektorbetrieb) werden bei Quench immer beide Flags gesetzt

^{(**) =} Wird automatisch gesetzt und rückgesetzt

^{(1) =} Nur ab FPGA Software Version 3.0

^{(2) =} Dient zum Test der pysikalischen Slave-Bus-Verbindung benachbarter Detektoren

Statusregister VII:

R47 (Read-Only)

8 Bit

Bit	Alias	Funktion	Erläuterung
0-7	ТМР	Boardtemperatur (-127°C bis +127°C) Auflösung: 1 C°	TMP = 126: -1°C TMP = 127: 0°C TMP = 128: +1°C

Statusregister VIII (Software-Version):

R48 (Read-Only)

8 Bit

Bit	Alias	Funktion	Erläuterung
0-3	LNSV	Low-Nibble Software- Version (.X)	
4-7	HNSV	High-Nibble Software- Version (X.)	

Statusregister IX (DIP-Schalter):

R49 (Read-Only)

16 Bit

Bit	Alias	Funktion	Erläuterung
0-8	QDADR	Mit DIP-Schaltern eingestellte Kartenadresse	Bereich: 0 - 511 0 = Reserviert für Einzeldetektorbetrieb
9	PTEST	Permanent-Testmode	0 = Aus 1 = Ein (*)
10-15	RES		invalid

(*) S4 von DIP-Schalter DS2; der Permanenttestmode wird durch die LED - TEST - und durch Blinken der LED - COMPOUND - angezeigt.

R50 reserviert für Erweiterungen. Zugriff bis Softwareversion 3.x nicht möglich.

D. Datenregister

VD-ADC:

R51 (Read-Only)

16 Bit

Bit	Alias	Funktion	Erläuterung
0-11	VDADC	Aus 8 Einzelwerten gemittelter ADC-Wert der Differenzeingangsspannung VD1 geteilt durch Faktor 2 (!); Auflösung 1.2 mV / Step;	Bereich: Bit 0 - Bit 11 -2.5V = 0 0V = 2047 +2.5V = 4096
12	ADCSR	Codierung Samplingrate (*)	
13	QDTEST	Flag interner Detektortest (Nur bei Mode I.)	0 = Kein Test 1 = Test aktiv
14	EXTQD	Quench-Ereignis mitgeteilt per Broadcast- Befehl: <2>FFFQUENCH????<3>	0 = Kein Quench 1 = ext. Quench mitgeteilt
15	QDSTART	Kennung intern Quench detektiert	0 = Kein Quench 1 = int. Quench detektiert

(*) = Codierung ADC-Samplingrate (Bit 12): 0 = 100 Ks/sec (Default) 1 = 10 Ks/sec (bei zukünftigen Erweiterungen)

(!) Hinweis:

Der ADC-Wert (*VDADC*) ist das aus 8 (mit Offset korrigierten) Werten gemittelte Ergebnis. Der ermittelte Spannungswert entspricht der Eingangs-Differenzspannung geteilt durch den Faktor 2 bei neutraler Balance (Mittelstellung); Toleranz ca. 3%;

QDRAM-Startadresse

R52 24 Bit

Bit	Alias	Funktion	Erläuterung
0-23	QDRSTART	Startadresse Q-RAM (für anschließende Block-Lesezwecke)	Adressraum max. 1 MB RAM-Organisation: 1 MByte x 16

Anzahl QDRAM-Words (16-Bit)

R53 24 Bit

Bit	Alias	Funktion	Erläuterung
0-23	WCOUNT	Anzahl zu lesende 16-Bit-Worte (für anschließende Block-Lesezwecke)	Adressraum max. 1 MB RAM-Organisation: 1 MByte x 16

3. Initialisierungsablauf Q-Detektor bei Power-UP

Nach Einschalten der Spannungsversorgung erfolgt ein automatischer Test und Initialisierungslauf des Q-Detektors. Nach abgeschlossener Initialisierung wird die zuvor gespeicherte Betriebsart (Mode I. bzw. Mode II.) aktiviert und angezeigt.




Ein eventuell vormals aktivierter Testmode muss neu eingeleitet werden und wird nicht automatisch fortgesetzt.

Während des Initialisierungslaufes wird ein Systemcheck durchgeführt, dessen Dauer bis zu ca. 6 Sekunden betragen kann. In diesem Zeitraum wird der aktuell integrierte Softwarestand auf dem Display angezeigt.

Nach Ablauf der Initialisierung wird bei erfolgreichem Systemcheck Bit 0 (SYSOK) von Statusregister I (Register 41) gesetzt, die Anzeige - Ready - eingeschaltet und die mit den DIP-Schaltern QAD0-QAD8 von DS1 und QAD9/DS2 (= S1 von DS2) eingestellte Adresse dauerhaft angezeigt.

Ablauf Initialisierung Q-Detektor nach Power-UP:



Im Fehlerfall wird die Anzeige - *Ready* - nicht gesetzt, bzw. erlischt (Fehler zeitlich nach Power-UP aufgetreten). Bei noch vorhandener COM-Funktionalität kann aus den Inhalten der Statusregister I - IX. (R41-R49) eine Fehlerdiagnose erstellt werden. Die Anzeige - *Fault* - wird bei Detektorfehler, fehlerhafter Leitungsdetektion (Cabledetection) und Slave-COM-Fehler aktiviert (siehe hierzu Statusregister V / R45).

4. Defaulteinst. RS485/RS232 nach Power-UP / Datenspeicherung

Nach Power-Up werden die RS485/RS232-Kommunikationsschnittstellen (Master und Slave) auf Defaultwerte initialisiert:

Defaulteinstellung:

Übertragungsrate: 9600 Baud

Framing: 8 Datenbits, 1 Stoppbit Check: No Parity, No Handshake

Die Baudrate kann nach dem Power-Up individuell für Master und Slave-Schnittstelle umprogrammiert werden. Eine veränderte Baudrateneinstellung wird nicht gespeichert.

Achtung:

Nach Stromausfall und bei einem Soft-Reset wird immer die Standardbaudrate von 9600 Bd. eingestellt.

Alle anderen COM-Übertragungparameter sind fest programmiert und lassen sich nicht verändern.

Datenspeicherung der Detektor-Betriebsparameter:

Alle Einstellparameter (Betriebsart und Betriebsparameter) werden bei Veränderung (= Parametrierung über die Master-Schnittstelle) zunächst nur temporär gespeichert.

Bei Ausschalten oder Unterbrechung der Stromversorgung werden die temporär gespeicherten Parameter gelöscht.

Für die dauerhafte Sicherung der Einstellparameter existiert ein spezielles Kommando (<2>XXXSAVPAR????<3>) zur Datensicherung im internen E²Prom des Detektors (siehe Kommandotabelle P).

Es obliegt dem Betreiber, dafür Sorge zu tragen, geänderte Parameter **rechtzeitig** im Detektor zu speichern, da nur hierdurch ein möglicher Stand-Alone-Betrieb nach Wiederherstellung der Stromversorgung gewährleistet wird.

Die Detektorinterne Power-UP-Initialisierung und eine Initialisierung durch Softreset erfolgt immer mit den im E²Prom des Detektors gespeicherten Parametern.

Bei Ausführung des Kommandos zur Datensicherung werden die temporären Einstellparameter mit den im E²Prom abgelegten Parametern verglichen und hiernach gespeichert. Eine effektive Überschreibung des jeweiligen Parameters im E²Prom erfolgt zur Lebensdauerverlängerung nur im Falle einer Ungleichheit zwischen temporärem und im E²Prom abgelegtem Wert.

5. Kommandostruktur COM-Kommunikation

Die generelle Kommunikation über die RS485/RS232-Kommunikationsschnittstelle COM1 (Masterschnittstelle) erfolgt auf Basis eines **Keyword**-Protokolles. Ein Keyword besitzt 6 ASCII-Zeichen. Es sind nur Grossbuchstaben zulässig.

Den Protokollrahmen (Anfang und Ende eines Telegrammes) bilden folgende Zeichen:

Startzeichen: <2> = STX (start of text) Endzeichen: <3> = ETX (end of text)

Alle Zeichen zwischen dem Start- und dem Endezeichen werden im ASCII-Format gesendet und empfangen, Zahlenwerte innerhalb des Frames haben ein HEX-ASCII-Format.

Alle Keyword-Kommmandos werden quittiert (*). Die Quittierung unterscheidet sich dahingehend, ob ggfls. Rückgabeparameter angefordert wurden.


(*) Ausnahme: Das Kommando <2>FFFBRMAST(NN)????<3> (Umstellung der Baudrate der Masterschnittstelle über Broadcast-Kommando (Kennung FFF) wird ab FPGA-Software-Version 2.2 nicht quittiert (siehe Seite 53).

A. Grundaufbau eines Sendetelegrammes mit / ohne Paramter:

Innerhalb des Sendeframes befinden sich:


- **1.** Adresse (**HEX-ASCII**, XXX = 0 reserviert für Detektoreinzelbetrieb)
- 2. Kommando
- 3. Wenn vorhanden, 8-, 16- oder 24-Bit-Parameter in Klammern (HEX-ASCII)
- 4. 4-stellige Checksumme (HEX-ASCII) über den Frame-Inhalt (ohne STX / ETX)

Beispiel:




B. Grundaufbau der Antwort auf ein Sendetelegramm ohne Rückgabeparamter:

Beispiel:



C. Grundaufbau der Antwort auf ein Sendetelegramm mit Rückgabeparamter:

Beispiel:



Werden mehrere Parameter zurückgegeben, sind diese ohne Trennzeichen aneinandergesetzt. Eine Klammer befindet sich nur am Anfang und am Ende des gesamten Parametersatzes. Die Checksumme berechnet sich als Summe des ASCII-Wertes aller Zeichen im Frame ohne Start- und Endezeichen (ohne STX / ETX). Alle Zahlenwerte werden in HEX-ASCII dargestellt.

Ergeben sich generell mehr als 4 Stellen einer Checksumme, werden dennoch nur die beiden LSBytes (Last Significant Bytes), d. h. die untersten beiden Bytes der Checksumme dargestellt und übertragen.

Die aufgrund der gesendeten Zeichen effektiv gebildete reale Checksumme muss deshalb immer mit HFFFF verundet werden, wenn sie für Überprüfungszwecke mit der gesendeten und ev. auf 4 Stellen verkürzten Checksumme verglichen werden soll.

D. Fehlermeldungen:

1. Parameterfehler:	<2>XXXEPARAM????<3>	
2. Checksummenfehler:	<2>XXXECHKSM????<3>	
3. Kommandofehler (z. B. Syntax):	<2>XXXECOMND????<3>	
4. SlaveCom-Fehler:	<2>XXXESLAVE????<3>	
5. Kommando nicht ausführbar:	<2>XXXENOEXE????<3>	

6. Kommandotabelle C

Control-Interface / Betriebsarten - Kalibration

• QD-Initialisierung mit Defaultwerten (*) (Werkseinstellungs-Parameter)

<2>XXXQDINIT????<3> Initialisierung Q-Detektor mit

Defaultparametern und Defaultbetriebsart MODE II.

Antwort: (Dualdetektorbetrieb)

Alle E-Potentiometer Mittelstellung (127)

<2>XXXQ????<3> Alle Register auf Defaultwerte

Keine Cabledetection, kein Detektortest

Dauer ca. 6 Sekunden.

Bezug: R37 (Bit 3) / Alle Register

(*) Für vollständige Wiederherstellung des Detektor-Werkszustandes muss im Anschluss das Kommando <2>XXXSAVPAR????<3> ausgeführt werden.

• Einstellung der Betriebsart

<2>XXXQ????<3>

<2>XXXSETMOD(NN)????<3>
NN = 0: Nicht erlaubt!

NN = 1: Single-Mode NN = 2: Dual-Mode

Antwort: NN = 3: Digital-Mode (*)

NN = 4: (Bit 3 = Compound-Flag) NN = 5: Single-Mode + Compound NN = 6: Dual-Mode + Compound

NN = 7: Digital-Mode (*) + Compound

NN > 7: Nicht erlaubt!

Default: NN = 2

(*) = Für zukünftige Erweiterungen

Ein Wechsel der Betriebsart im laufenden Betrieb löst **keinen** Systemreset aus!

Bezug: R36

Bei aktiviertem Compound-Mode führen Fehler, die durch die LED-Anzeige "Fault" angezeigt werden, ebenfalls zur Rücknahme des Ready-Signals und des externen Ready / Interlock-Signals (verfügbar ab Detektor-FPGA Software Version 3.2 bzw. 3.7 und mit Backplane Version IPE-3450-220-R1).

• Maximalkalibrationswert digitaler Eingangsspannungsteiler UPOS-Eingang

<2>XXXMAXDVD(NN)????<3> Bereich NN: 0 - 255

0 = Ausgangsspannung des Teilers min.255 = Ausgangsspannung des Teilers max.

Antwort:

Default: NN = 127

<2>XXXQ????<3>

Bezug: R11

• Minimalkalibrationswert digitaler Eingangsspannungsteiler UNEG-Eingang

<2>XXXMINDVD(NN)????<3> Bereich NN: 0 - 255

0 = Ausgangsspannung des Teilers max.255 = Ausgangsspannung des Teilers min.

Antwort:

Default: NN = 127

<2>XXXQ????<3>

Bezug: R12

• Kalibrierungsverstärkung QD1

<2>XXXAMPQD1(NN)????<3> Bereich NN: 0 - 255

0 = Verstärkung max.255 = Verstärkung min.

Antwort:

Default: NN = 127

<2>XXXQ????<3>

Bezug: R16

• Kalibrierungsverstärkung QD2

<2>XXXAMPQD2(NN)????<3> Bereich NN: 0 - 255

0 = Verstärkung max.255 = Verstärkung min.

Antwort:

Default: NN = 127

<2>XXXQ????<3>

• Kalibration Offset ADC (*)

<2>XXXCALADC(NN)????<3> Bereich NN: 0 - 255

> NN = Siehe Beschr. Register R18 = höchster negativer Offset

127 = Mitte (Offset 0)**Antwort:**

255 = höchster positiver Offset

<2>XXXQ????<3>

Default: NN = 127

Bezug: R18

(*) = Rahmenbedingung zur korrekten Offsetermittlung:

- 1. Standard-Kalibration nach Punkt 11. durchgeführt
- 2. Balance in Mittelstellung
- 3. Eingang UPOS / + und Eingang UNEG / mit HV-GND kurzgeschlossen

• Kalibration positiver ADC-Schwellwert Cabledetection über UPOS / + (*)

<2>XXXUPPADC(NNNN)????<3> Bereich NN: 0 - 65535

NNNN = Siehe Beschr. Register R26

NNNN > 4096: Fehlermeldung!

Antwort:

Default: NNNN = 2400 = H0960

<2>XXXQ????<3>

Bezug: R26

Kalibration negativer ADC- Schwellwert Cabledetection über UPOS / + (*)

<2>XXXUPNADC(NNNN)????<3> Bereich NN: 0 - 65535

NNNN = Siehe Beschr. Register R27

NNNN > 4096: Fehlermeldung!

Antwort:

<2>XXXQ????<3>

Default: NNNN = 1694 = H069E

• Kalibration positiver ADC- Schwellwert Cabledetection über UNEG / - (*)

<2>XXXUNPADC(NNNN)????<3> Bereich NN: 0 - 65535

NNNN = Siehe Beschr. Register R28

NNNN > 4096: Fehlermeldung!

Antwort:

Default: NNNN = 1694

<2>XXXQ????<3>

Bezug: R28

• Kalibration negativer ADC- Schwellwert Cabledetection über UNEG / - (*)

<2>XXXUNNADC(NNNN)????<3> Bereich NN: 0 - 65535

NNNN = Siehe Beschr. Register R29

NNNN > 4096: Fehlermeldung!

Antwort:

Default: NNNN = 2400

<2>XXXQ????<3>

7. Kommandotabelle P

Parameter-Interface / Einstellparameter - Steuerparameter

• Systemreset

<2>XXXSRESET????<3> Systemreset und Neuinitialisierung auf zu-

letzt eingestellte Betriebsart auslösen.

Dauer ca. 6 Sekunden.

Antwort: Bezug: R37

<2>XXXQ????<3>

Betriebsart Ausgänge QD1 / QD2

<2>XXXMQDOUT(NN)????<3> Bereich NN: 0 - 2

Siehe Beschreibung Register R4

NN > 2: Fehlermeldung!

Antwort:

Default: NN = 2

<2>XXXQ????<3>

Bezug: R4

• Betriebsart LED-Anzeige QD1 / QD2

<2>XXXMQDLED(NN)????<3> Bereich NN: 0 - 1

Siehe Beschreibung Register R4

NN > 1: Fehlermeldung!

Antwort:

Default: NN = 0

<2>XXXQ????<3>

Bezug: R4

• Betriebsstrom LED-7-Segment-Anzeige

<2>XXXQDILED(NN)????<3> Bereich NN: 0 - 16

Siehe Beschreibung Register R23

NN > 16: Fehlermeldung!

Antwort:

Default: NN = 1

<2>XXXQ????<3>

• Retriggerbare Monoflop-Zeitkonstante QD-Ausgänge <2>XXXQDTIME(NN)????<3> Bereich NN: 0 - 255 Siehe Beschreibung Register R5 Antwort: Default: NN = 4 <2>XXXQ????<3> Bezua: R5 Zeitabstand automatische Leitungsdetektion (Cable-Detection) <2>XXXCDTIME(NN)????<3> Bereich NN: 0 - 255 Siehe Beschreibung Register R6 Default: NN = 59 Antwort: <2>XXXQ????<3> Bezug: R6 • Zeitabstand automatischer alternierender Detektortest QD1 / QD2 <2>XXXDTTIME(NN)????<3> Bereich NN: 0 - 255 Siehe Beschreibung Register R7 Antwort: Default: NN = 59 <2>XXXQ????<3> Bezug: R7

• Freigabemaske Detektortest / Cabledetection / Testautomatik

<2>XXXTSTMSK(NN)????<3> Bereich NN: Bit 0 - Bit 6; Bit 7 reserviert

Siehe Beschreibung Register R35

Default: NN = 0**Antwort:**

<2>XXXQ????<3> Bezug: R35 • Manuelle Fehlerquittierung

<2>XXXFQUITT????<3> Fehler manuell quittieren

Bezug: R34

Antwort:

<2>XXXQ????<3>

• Manuelle Quenchquittierung

<2>XXXQQUITT????<3> Quench manuell quittieren

Bezug: *R46, R34, R4*

Antwort:

<2>XXXQ????<3>

Wichtiger Hinweis:

Wird bei (weiterhin) bestehender Quenchvoraussetzung eine Quittierung vorgenommen, wird dieses Kommando nicht ausgeführt. Hierdurch ist gewährleistet, dass der Verlaufsspeicher nicht überschrieben wird, und der Anwender darauf aufmerksam wird, dass eine weiterhin bestehende Quenchsituation vorliegt. Das Kommando wird in diesem Falle quittiert mit der Fehlermeldung - Error, command not executable -:

<2>XXXENOEXE????<3>

Zeitdauer Detektorstummschaltung nach Broadcastkommando

<2>XXXQDMUTE(NN)????<3> Bereich NN: 0 - 255

Siehe Beschreibung Register R9

Antwort: Default: NN = 9

<2>XXXQ????<3> Bezug: R9

• Freigabe manuelle und / oder automatische Detektorstummschaltung

<2>XXXENMUTE????<3> Freigabe Stummschaltung

(Defaulteinstellung: OFF)

Antwort:

Bezug: R35 / Bit 7

<2>XXXQ????<3>

• Sperren manuelle und / oder automatische Detektorstummschaltung

<2>XXXDEMUTE????<3> Sperren Stummschaltung

(Defaulteinstellung: OFF)

Antwort:

Bezug: R35 / Bit 7

<2>XXXQ????<3>

• Pre-/ Post-Triggerverhältnis QD-RAM-Beschreibung

<2>XXXPRPOST(NN)????<3> Bereich NN: 0 - 10

Siehe Beschreibung Register R10

NN > 10: Fehlermeldung!

Antwort:

Default: NN = 5

<2>XXXQ????<3>

Bezug: R10

• Balance UPOS zu UNEG

<2>XXXBALANC(NN)????<3> Bereich NN: 0 - 255

Siehe Beschreibung Register R15

Antwort: Default: NN = 127

<2>XXXQ????<3> Bezug: R15

Positive Komparatorschwelle QD1

<2>XXXQ1SPOS(NN)????<3> Bereich NN: 0 - 255

Siehe Beschreibung Register R19

Antwort: Default: NN = 127

<2>XXXQ????<3> Bezug: R19

• Negative Komparatorschwelle QD1

<2>XXXQ1SNEG(NN)????<3> Bereich NN: 0 - 255

Siehe Beschreibung Register R20

Antwort: Default: NN = 127

<2>XXXQ????<3> Bezug: R20

• Einstellung Polaritätssensitivität QD1

<2>XXXQD1POL(NN)????<3>
NN = 0: Bipolare Sensitivität

NN = 1: Nur negative Sensitivität NN = 2: Nur positive Sensitivität

Antwort: NN > 2: Fehlermeldung!

<2>XXXQ????<3> Default: NN = 0

Bezug: R1 (Bit 3 - Bit 4)

• Positive Komparatorschwelle QD2

<2>XXXQ2SPOS(NN)????<3> Bereich NN: 0 - 255

Siehe Beschreibung Register R21

Antwort: Default: NN = 127

<2>XXXQ????<3> Bezug: R21

• Negative Komparatorschwelle QD2

<2>XXXQ2SNEG(NN)????<3> Bereich NN: 0 - 255

Siehe Beschreibung Register R22

Antwort: Default: NN = 127

<2>XXXQ????<3> Bezug: R22

• Einstellung Polaritätssensitivität QD2

<2>XXXQD2POL(NN)????<3>
NN = 0: Bipolare Sensitivität

NN = 1: Nur negative Sensitivität NN = 2: Nur positive Sensitivität

Antwort: NN > 2: Fehlermeldung!

<2>XXXQ????<3>

Default: NN = 0

Bezug: R2 (Bit 3 - Bit 4)

• RC-Zeitkonstante QD1 (RC1)

<2>XXXSETRC1(NN)????<3>

Bereich NN: 0 - 7

Siehe Beschreibung Register R1

NN > 7: Fehlermeldung!

Antwort:

<2>XXXQ????<3>

Default: NN = 0

Bezug: R1 (Bit 0 - Bit 2)

• Einschalten RC-Filter QD1

<2>XXXRC1SON????<3>

Einschalten RC-Filter QD1

Siehe Beschreibung Register R1

Antwort: Bezug: R1 (Bit 5)

<2>XXXQ????<3>

.....

• Ausschalten RC-Filter QD1

<2>XXXRC1OFF????<3>

Ausschalten RC-Filter QD1

Siehe Beschreibung Register R1

(Defaulteinstellung: OFF)

Antwort:

<2>XXXQ????<3>

Bezug: *R1 (Bit 5)*

• RC-Zeitkonstante QD2 (RC2)

<2>XXXSETRC2(NN)????<3>

Bereich NN: 0 - 7

Siehe Beschreibung Register R2

NN > 7: Fehlermeldung!

Antwort:

Default: NN = 0

<2>XXXQ????<3>

Bezug: R2 (Bit 0 - Bit 2)

• Einschalten RC-Filter QD2

<2>XXXRC2SON????<3>

Einschalten RC-Filter QD2

Siehe Beschreibung Register R2

Antwort:

Bezug: R2 (Bit 5)

<2>XXXQ????<3>

• Ausschalten RC-Filter QD2

<2>XXXRC2OFF????<3>

Ausschalten RC-Filter QD2

Siehe Beschreibung Register R2

(Defaulteinstellung: OFF)

Antwort:

<2>XXXQ????<3>

Bezug: R2 (Bit 5)

• Alle Einstellwerte im E²Prom des Detektors speichern

<2>XXXSAVPAR????<3>

Alle Einstellwerte speichern

Siehe Beschreibung Register R34

Antwort:

<2>XXXQ????<3>

Bezug: R34 (Bit 0)

8. Kommandotabelle D

Diagnose-Interface / Systemdiagnose / QRAM

Inhalte von Systemregistern direkt lesen:

• Register ZZ lesen

<2>XXXGETREG(ZZ)????<3> Bereich ZZ: 1 - 53

Antwort: Bezug: R1 - R53

<2>XXX(NN..)????<3> Hinweis:

Die Größe des Rückgabewertes (NN..) ist abhängig von der Registerbreite (8-,

16- oder 24 Bit)

Systemregister direkt beschreiben (nur im Testmode):

Register ZZ beschreiben

8 Bit-Register:

<2>XXXSETREG(ZZYY)????<3> Bereich ZZ: 1 – 25

16 Bit-Register:

<2>XXXSETREG(ZZYYYY)????<3> Bereich ZZ: 26 – 29, 31 – 37

24 Bit-Register:

<2>XXXSETREG(ZZYYYYYY)????<3>
Bereich ZZ: 52, 53

YY, YYYY, YYYYYY = zu übertragender Registerinhalt

Antwort: Bezug: R1 - R53

<2>XXXQ????<3>

• DIP-Schalter lesen (R49, 16 Bit)

<2>XXXGETDIP????<3> DIP-Schalter auslesen

Bereich: Bit 0 - Bit 8 = Kartenadresse Bereich: Bit 9 = Dauertest-Mode

Bit 11 - Bit 15 reserviert;

Antwort: Bezug: R49

<2>XXX(NNNN)????<3> NNNN = Siehe Beschr. Register R49

Slave-Bus-Diagnose:

• Test-Bit setzten über Slave-Bus

<2>XXXSLATBS????<3> Setzt Test-Bit (Bit 5, R46, Statusreg. VI.) in

dem Detektor, der als nächster im Slave-Ring-Bus angeschlossen ist

Antwort:

Antwort:

<2>XXXQ????<3>

Siehe Beschreibung Register R46 <2>XXXQ????<3>

Bezug: R37, (R46 im nächsten Detektor)

• Test-Bit zurücksetzen über Slave-Bus

<2>XXXSLATBR????<3> Setzt Test-Bit (Bit 5, R46, Statusreg. VI.) in

dem Detektor zurück, der als nächster im

Slave-Ring-Bus angeschlossen ist

Siehe Beschreibung Register R46

Bezug: R37, (R46 im nächsten Detektor)

Datenregister beschreiben:

• 24-Bit-QDRAM Startadresse für anschließenden Lesevorgang

<2>XXXRAMBEG(NNNNNN)????<3> Bereich NNNNNN: 0 - 1024 KByte

Siehe Beschreibung Register R52

Antwort: Bezug: R52

<2>XXXQ????<3>

• 24-Bit-Anzahl 16-Bit-QDRAM-Worte für anschließenden Lesevorgang

<2>XXXWCOUNT(NNNNNN)????<3> Bereich NNNNNN: 0 - 1024 KByte

Siehe Beschreibung Register R53

Antwort: Bezug: R53

<2>XXXQ????<3>

Inhalte von Datenregistern auslesen:

• Aktueller ADC-Wert mit Flags lesen (R51, 16 Bit)

<2>XXXGETADC????<3> 16-Bit (12-Bit ADC)- Wert auslesen

ADC-Bereich: Bit 0 - Bit 11 (0 - 4095)

Flag-Bereich: Bit 12 - Bit 15

Antwort:

Bezug: R51

<2>XXX(NNNN)????<3>

NNNN = Siehe Beschreibung

Register R51

Hinweis:

Der ADC-Wert ist das aus 8 (mit Offset korrigierten) Werten gemittelte Ergebnis. Der ermittelte Spannungswert entspricht der Eingangs-Differenzspannung geteilt durch den Faktor 2 bei neutraler Balance (Mittelstellung); Toleranz ca. 3%;

QRAM-Blocklesebefehl

<2>XXXGETRAM????<3>

Blocklesebefehl ausführen

Antwort:

NNNN....NNNN = 16-Bit (12-Bit ADC)- Daten von Start bis Endadresse (ein-

schließlich)

<2>XXX(NNNN......NNNN)????<3>

NNNN = Siehe Beschreibung

Register R51

• QRAM-Blocklesebefehl mit Eingrenzung um erstes internes Quench-Flag (*)

<2>XXXQFIRAM(ZZ)????<3>

Bereich ZZ: 0 - 255

Lese-Blockgröße = (1 + ZZ) x 8192 Byte

Blockaufteilung der Daten:

Blockgröße / 2 vor IMA, (Blockgröße / 2) - 1 nach IMA inklusive IMA selbst

(IMA = Internal Marker Address = Adresse im 1 MWord-Raum, bei der das interne Quenchflag erstmalig gesetzt wurde, siehe R51 / Bit 15)

Antwort:

<2>XXX(NNNN......NNNN)????<3>

NNNN....NNNN = 16-Bit (12-Bit) ADC - Daten

Hinweis:

Bei fehlendem INTQD-Flag erfolgt Fehlermeldung - Kommando nicht ausführbar -:

<2>XXXENOEXE????<3>

(*) = siehe nächste / übernächste Seite

• QRAM-Blocklesebefehl mit Eingrenzung um erstes externes Quench-Flag (*)

<2>XXXQFERAM(ZZ)????<3>

Bereich ZZ: 0 - 255

Lese-Blockgrösse = (1 + ZZ) x 8192 Byte

Blockaufteilung der Daten:

Blockgröße / 2 vor EMA, (Blockgröße / 2) - 1 nach EMA inklusive EMA selbst

(EMA = External Marker Address = Adresse im 1 MWord-Raum, bei der das externe Quenchflag erstmalig gesetzt wurde, siehe R51 / Bit 15)

Antwort:

<2>XXX(NNNN......NNNN)????<3>

NNNN....NNNN = 16-Bit (12-Bit) ADC - Daten

Hinweis:

Bei fehlendem EXTQD-Flag erfolgt Fehlermeldung - Kommando nicht ausführbar -:

<2>XXXENOEXE????<3>

• Unterbrechen eines QRAM-Blocklesevorganges

<2>XXXRDSTOP????<3>

Lesevorgang anhalten

Antwort:

<2>XXXQ????<3>

Hinweis:

Mit dem Kommando - RDSTOP - ist es (ab FPGA-Software-Version 2.2) möglich, den QRAM-Blocklesevorgang zu unterbrechen, bzw. dem Controller mitzuteilen, keine weitere QRAM-Daten mehr über die Schnittstelle zu senden.

Es ist zu beachten, dass diese Funktionalität nur bei Anbindung des Detektors über eine Voll-Duplex-Schnittstelle möglich ist. Bis zur vollständigen Kommando-Interpretation / Kommando-Überprüfung im Controller werden weiterhin QRAM-Daten gesendet.

Erst nach erkanntem Abbruch-Kommando wird der QRAM-Datenstrom unterbrochen und im direkten Anschluss die Quittierung gesendet.

(*) Weitere Erläuterungen zu den QD-RAM-Blocklesebefehlen siehe nächste Seite!

(*) Erläuterung zu den QD-RAM-Blocklesebefehlen:

<2>XXXQFIRAM(ZZ)????<3> <2>XXXQFERAM(ZZ)????<3>

Quench-Kennung(en) im Datenstrom:

Bei der Abtastung des Differenzsignales wird im Datenstrom bei Auftreten eines **internen**, **vom Detektor selbst erkannten** Quenchereignisses (Schwellwertüberschreitung) als Kennung **Bit 15** gesetzt und die Aufzeichnung bis Ablauf der Post-Zeit (siehe Beschreibung Register R10) fortgesetzt. Das Bit 15 bleibt dauerhaft gesetzt bis zum Ende der Aufzeichnung.

→ Zeit t

BIT	SX	SX+1	SX+2	SX+3	SX+4	SX+5	SX+6	SX+N
0	х		Х	Х				
1								
2		Х	Х					
3								
4			Х					
5								
6			Х					
7				Х				
8								
9								
10				Х				
11								
12	CSR	CSR	CSR	CSR	CSR	CSR	CSR	CSR
13	DT	DT	DT	DT	DT	DT	DT	DT
14						X	X	X
15				Х	X	X	X	Х
SSR -	- Codierun	g Sampling-F	Pate	1		<u> </u>		
DT =	= Flag interi	ner Detektort	est	Interne enchdetel	ktion	Externe Quench	mitteilung	1

Bei Eintreffen des Broadcast-Kommandos <2>FFFQUENCH????<3> (externe Quenchmitteilung an den Detektor) durch das übergeordnete System wird als Kennung Bit 14 gesetzt. Diese Bit bleibt ebenfalls gesetzt bis zur Ende der Aufzeichnung. Die POST-Zeit wird durch dieses Bit nachgetriggert.

Aufgrund der Tatsache, dass die externe "Quenchereignis-Mitteilung" gleichzeitig von allen Detektoren empfangen wird (Variation ca. 1 ADC-Sampletakt), können die ADC-Datenströme aller in einem Verbund angeschlossenen Detektoren untereinander zeitlich synchronisiert, und damit verglichen werden.

Die Synchronisation untereinander kann z. B. auf das erstmalige Auftreten von Bit 14 erfolgen.

9. Kommandotabelle G

Globales adressierungsunabhängiges Broadcast-Interface / Automatische Slave-Kommunikation (über COM2) im Detektorverbund

Allgemeiner Hinweis:

Globale Kommandos sind Adressierungsunabhängig und werden von jedem Detektor (gleichzeitig) verarbeitet, Adresskennung ist **FFF**.


Der Detektor mit der eingestellten Systemadresse **001** beginnt über die Slaveschnittstelle mit der Quittierung. Diese Quittierung wird über alle Einschübe weitergeleitet und auf Detektor **Nr. 1** zurückgeleitet.

Die Quittierung über die Slave-Schnittstelle erfolgt in einem vereinfachten Schema ohne Checksumme:

<2>XXXQ<3>

Bei der Weiterleitung quittiert jeder Einschub mit seiner eingestellten Adresse. Detektor Nr. **001** quittiert als erster mit Adresse **001**.

Beispiel:



Detektor Nr. **001** antwortet nach Rückerhalt der Quittierung des letzten Einschubes (über die Slave-Schnittstelle) mit einer Broadcast-Quittierung über die Masterschnittstelle mit:

<2>FFFQ????<3>


Verhalten bei Kommunikationsstörung über den Slave-Bus:

Tritt während der Weiterleitung der Quittierung ein Fehler auf, erfolgt eine Weiterleitung der Fehlermeldung bis zum Host ohne Änderung der Adresse (zur "Vor-Lokalisierung" des Fehlers).

In diesem Falle generiert der Einschub, der eine fehlerhafte Quittierung erhalten hat, oder aufgrund fehlender Quittierung sich im Time-Out-Status befindet, folgende Meldung:

<2>XXXE<3> (XXX = Adresse des Einschubes der Fehler erkannt hat)

Beispiel Fehlerfall:



Detektor Nr. **001** antwortet nach Rückerhalt dieser Fehlermeldung mit einer Broadcast-Fehlermeldung über die <u>Masterschnittstelle</u>:

<2>XXXESLAVE????<3> (XXX = Adresse des Einschubes, der Fehler ursprünglich erkannt hat)

Erhält Detektor **Nr. 001** keine Rückantwort (weder eine Quittierung noch Fehlermeldung), oder erfolgt die Quittierung bzw. Fehlermeldung nach Ablauf des Time-Out antwortet Detektor Nr. 001 mit folgender Broadcast-Fehlermeldung über die Masterschnittstelle:

```
<2>FFFESLAVE????<3>
```

Hinweis:

Anhand der an den Host übertragenen Fehlermeldung kann vorab ermittelt werden, ab welchem Detektor die Übertragung gestört war. Eine weitere Diagnose kann durch Auslesen der Statusregister I. und V. erfolgen.

Detaillierte Diagnose der Slave-Com-Übertragungsstrecke:

Zur exakten Diagnose und Lokalisierung einer Unterbrechung des Slave-Busses dienen zwei Diagnosekommandos (siehe 8. Kommandotabelle D, Diagnose-Interface / Systemdiagnose / QRAM).

Durch Ausführen von

```
<2>XXXSLATBS????<3> (über Slave-Com Test-Bit setzen)
```

bzw.

```
<2>XXXSLATBR????<3> (über Slave-Com Test-Bit zurücksetzen)
```

wird ein Kommando über den Slave-Bus des Detektors initiiert.

Kommando von Host ü. Master-Com: Erzeugtes Kommando Slave - Slave:

Hierdurch kann im <u>nächsten</u>, physikalisch in der Kette des Slave-Ring-Bus-Systems angeschlossenen Detektor ein Testbit (Bit 5, R46, Statusregister VI.) gesetzt oder zurückgesetzt werden.


Durch Lesen von R46 des nächsten Detektors kann die erfolgreiche Ausführung verifiziert und damit die Slave-Com-Verbindung zweier (benachbarter) Detektoren überprüft werden.

Hinweis:

Die internen Slave-Slave-Kommandos <2>XXXS<3> und <2>XXXR<3> werden von der Empfänger-Slaveschnittstelle nicht quittiert.

Die Überprüfung der Kommunikation erfolgt ausschließlich über das Lesen des Statusregister VI. (R46) des jeweiligen Empfängers.

Beispiel für Triggerung Slave-Slave-Kommunikation zwischen Detektor Nr. 002 und Detektor Nr. 003:



Bitte beachten:

Die Detektoradresse 0 ist für den Betrieb eines einzelnen Detektors vorbehalten und im Detektorverbund nicht zulässig.

Detektoradresse 0 unterbindet jegliche Zwischenquittierung von Broadcast-Kommandos über die Slave-Schnittstelle. Die Quittierung derartiger Kommandos erfolgt dann direkt über die Master-Schnittstelle im ungekürzten Format (mit Checksumme).

Hinweis:



"Broadcast"-Kommandos können auch mit individueller Adressierung eingesetzt werden.

Globaler Slave-Com-Check	
<2>FFFCHKSLA????<3>	Prüft die physikalische Verbindung aller Slaveschnittstellen durch Quittierung
Antwort:	
<2>FFFQ????<3>	
Quench-Ereignismitteilung (Stoppt RAM-Übergeitung (Stoppt RAM-	perschreibung)
<2>FFFQUENCH????<3>	Quenchereignismitteilung
Antwort: <2>FFFQ????<3>	Bezug: <i>R34, R4</i>
Globale Quenchquittierung	
<2>FFFQQUITT????<3>	Quench global quittieren
Antwort:	Bezug: <i>R46, R34, R4</i>
<2>FFFQ????<3>	
Detektorstummschaltung manuell einschalt	ten (*)
<2>FFFMUTEON????<3>	Einschalten Detektorstummschaltung (Defaulteinstellung: OFF)
Antwort:	Bezug: R34/R35
<2>FFFQ????<3>	
(*) Nur bei gesetzter Freigabemaske wirksam!	
Detektorstummschaltung manuell ausscha	lten

<2>FFFMUTOFF????<3>

Antwort:

<2>FFFQ????<3>

Broadcast-Kommandos:

Ausschalten Detektorstummschaltung

(Defaulteinstellung: OFF)

Bezug: R34

• Automatische Detektorstummschaltung auslösen (*)

<2>FFFAUMUTE????<3> Auslösen automatische Detektor-

stummschaltung

Bezug: R34/R35

Antwort:

<2>FFFQ????<3>

(*) Nur bei gesetzter Freigabemaske wirksam!

• Baudrate Masterschnittstelle (**)

<2>FFFBRMAST(NN)????<3> Bereich NN: 0 - 15

Siehe Beschreibung Register R24

NN > 15: Fehlermeldung!

Antwort entfällt bei Kennung "FFF" ab FPGA-Software-Version 2.2!

Default: NN = 6

Bezug: R24

Antwort bei Kennung < "FFF":

<2>XXXQ????<3>

Baudrate Slaveschnittstelle (**)

<2>FFFBRSLAV(NN)????<3> Bereich NN: 0 - 15

Siehe Beschreibung Register R25

NN > 15: Fehlermeldung!

Antwort:

Default: NN = 6

<2>FFFQ????<3>

Bezug: R25

(**) Die Änderung der Baudrate ist erst nach Absendung der jeweiligen Quittierung wirksam, d. h. dass Detektor Nr. 001 (Adresse 001) erst nach Quittierung über die Masterschnittstelle als letzter Detektor seine Baudrate ändert.

Erhält Detektor Nr. 001 keine Quittierung über die Slaveschnittstelle (oder eine Fehlermeldung), wird der Befehl bei Detektor Nr. 001 <u>nicht</u> ausgeführt, d. h. die Baudrate (Master oder Slave) beim ersten Detektor nicht verändert!

10. Kommandotabelle R

Direkte Registermanipulation, Testbetrieb / Selbsttest

Achtung !!

Das Einschalten des Testbetriebes ermöglicht direkten Registerzugriff und damit ggfls. die Aktivierung der QD-Ausgänge und Fehlfunktion des Detektors. Der Testbetrieb darf deshalb nur von fachkundigen Personen aktiviert werden.



Es muss sichergestellt sein, dass eine von dem QD-Detektorsystem angesteuerte periphere Komponente (z. B. SPS) während dem Testbetrieb fehlerhafte QD-Signale ignoriert.

Das Ausschalten des Testbetriebes führt zu einem Reset des Detektors in der zuletzt eingestellten Normalbetriebsart (Mode I. oder Mode II.) bei Beibehaltung der aktuell eingestellten Baudrate. Auch in diesem Falle muss sichergestellt sein, dass bis zum Ende der Initialisierung periphere Komponenten QD-Signale ignorieren.

Im Testbetrieb besteht die Möglichkeit, interne Register des Detektors direkt zu manipulieren. Die Einleitung des Testbetriebs und eine anschließende direkte Registerveränderung setzt voraus, dass vollständige und einschlägige Kenntnisse über die elektronische Funktionsweise des Detektors vorhanden sind. Durch unsachgemäße Registerveränderung kann die Funktion des Detektors vollständig blockiert werden. Als Folge hiervon können unvorhersehbare und für den Anwender nicht nachvollziehbare Ergebnisse und Wirkungen entstehen (z. B. plötzliches Setzen der QD-Ausgänge).

Der Detektor selbst kann durch fehlerhafte Registermanipulation normalerweise nicht beschädigt werden.

Ein Testbetrieb muss durch ein spezielles Kommando eingeleitet werden (siehe nächste Seite) und wird durch ein weiteres Kommando oder gezielte Unterbrechung der Detektor-Spannungsversorgung (mind. 5 Sekunden) wieder beendet.

Jegliche Registerveränderung ist im Testbetrieb nur temporär vorhanden, kann nicht gespeichert werden und wird beim Verlassen des Testbetriebes verworfen.

Nach Verlassen des Testbetriebes wird der Detektor in der zuletzt gewählten Normalbetriebsart vollständig reinitialisiert, d. h. ein Reset und Neustart ausgeführt. Die aktuell eingestellte Baudrate wird (im Gegensatz zu einem Normalreset) beibehalten.

• Testbetrieb einleiten / Anzeige durch LED - Test -

<2>XXXTESTON????<3> Die dem Testbetrieb zugrunde liegende

Detektor-Betriebsart ist die vor Einleiten des Testbetriebes eingestellte Betriebsart.

Antwort:

<2>XXXQ????<3> Bezug: R36

• Testbetrieb beenden / Erlöschen der LED - Test -

<2>XXXTSTOFF????<3> Es wird die zuletzt eingestellte Betriebsart

reaktiviert (MODE I. oder MODE II.).

Antwort:

<2>XXXQ????<3> Bezug: R36

• Dauer-Selbsttestbetrieb

Der Dauer-Selbsttestbetrieb wird durch Schalter DIPMO/SW4 von DS2 aktiviert. Der Detektor überprüft in diesem Mode kontinuierlich alle Versorgungsspannungen und das QRAM. Der Dauerselbsttestmode wird durch Anzeige der LED - Test - und durch Blinken der LED - Compound - angezeigt.

11. Hinweise zur Kalibration

Die Kalibration des Detektors erfolgt ausschließlich mit dem Parametrierungs- und Diagnosetool - **QVision** - in der aktuell vorliegenden Version (3.3 / 2014). In dieser Software ist ein halbautomatisches Kalibrationsverfahren integriert, das in 6 aufeinanderfolgenden Schritten durchzuführen ist.

Grundsätzliche Voraussetzungen für die Durchführung eines Kalibrationsvorganges:

- Einschlägige Kenntnisse der elektronischen Funktionsweise des Detektors
- Millivoltgeber, eingestellt auf 250mV mit einer initialen Toleranz +/- 1 mV
- Detektor mit zugehöriger Backplane und 24V DC-Netzteil (DC-Anstiegsgeschwindigkeit des Netzteiles von 10% auf 90% < 20 ms; Belastbarkeit des Netzteiles mind. 6 A)
- PC mit Betriebssystem WIN XP ® oder Windows 7® zur Ausführung von QVision

Vorkehrungen und Bedienungsanweisungen für die einzelnen Kalibrationsschritte sind in der Software selbst enthalten.

Die Software ermöglicht folgende Kalibrationsvorgänge:

- 1. Kalibration eines ADC-Offsets
- 2. Kalibration MAXDVD und MINDVD (Kalibration des Eingangsspannungsbereiches)
- 3. Kalibration der Verstärkungseinstellung von Detektor QD2 (Anpassung an QD1)
- 4. Kalibration aller Cabledetection-Spannungsmesswerte (Ermittlung der Schwellen)

In der Kalibrationsroutine erfolgt gleichzeitig eine sukzessive Überprüfung des Detektors (z. B. indirekter Vergleich der internen Referenzen mit der externen Kalibrations-Spannungsquelle, Überprüfung der Komparatoren etc.). Ein Detektor, der sich erfolgreich kalibrieren lässt, kann mit hoher Wahrscheinlichkeit keine internen Fehler oder Unzulänglichkeiten aufweisen.

Der QD-Ausgangsbereich (24V-Schaltausgänge) kann bei der Kalibration nicht überprüft werden.

Die Kalibration muss bei einer Betriebstemperatur von 25-30 °C vorgenommen werden um größere Toleranzen zwischen verschiedenen Detektoren aufgrund systembedingter Drifts auszuschließen.

Ein festes Nachkalibrationsintervall ist nicht vorgeschrieben.

Zu beachten ist, dass die Software bei Einleiten des Kalibrationsvorganges mit einer Standardbaudrate von 9600 Bd. arbeitet.

Hinweis:

Die halbautomatische Kalibration des Detektors mit der Software *QVision* ist dahingehend priorisiert, dass eine bestmögliche Genauigkeit der einstellbaren Schaltschwellen erreicht wird. Aufgrund unterschiedlicher Signalpfade im Detektor können deshalb die ermittelten und z. B. in *QVision* angezeigten ADC-Werte von der am Differenzeingang anliegenden effektiven Spannung abweichen (Abweichung ca. 1 - 3%).

12. Sicherheitsautomatik / Wichtige Bedienungshinweise

Sicherheitsautomatik / Beabsichtigtes unveränderliches Betriebsverhalten / Verriegelungen / Wichtige Bedienungshinweise

Aus Sicherheitsgründen besitzt der Detektor einige unveränderliche Funktionseigenschaften:

Sicherheitsautomatik

Werden durch direkte Registermanipulation oder andere Einflüsse beide Auswertungspolaritäten (= Detektionsstromrichtungen) gemeinsam deaktiviert, d. h. dass der Detektor inaktiviert wäre, werden die entsprechenden QD-Ausgänge gesetzt. Diese Funktionalität ist nicht änderbar.

Testbetrieb

Der Testbetrieb muss mit einem entsprechenden Kommando eingeleitet werden. Innerhalb des Testbetriebes können keinerlei Parameter dauerhaft gepeichert werden.

Ausserhalb des Testbetriebes ist eine direkte Registermanipulation nicht möglich. Eine Kommunikation mit dem Detektor kann dann nur über das Keywordprotokoll erfolgen.

Rücksetzen der Baudrate

Die Baudrateneinstellung wird nicht gespeichert. Nach Power-Up ist standardmäßig eine Baudrate von 9600 Bd. eingestellt. Hierdurch soll eine definierte Ansprechbarkeit des Detektors gewährleistet werden.

Start-Up des Detektors

Nach Anlegen der Spannungsversorgung erfolgt ein Detektor-interner Hardwarereset für den Betriebsstart nur bei Erreichen einer für einen sicheren Betrieb notwendigen Spannungslage.

Eine nicht vorhandenes Ready-Signal ist oft auf ein DC-Netzteil zurückzuführen, dass die geforderte Anstiegszeit der 24 V-Versorgung (10 ms < Tx < 100 ms, linear ansteigend) nicht gewährleistet (nur Detektor UNIQD Typ 3410).

Ein korrekter Betrieb des Detektors ohne vorhandene Ready-Anzeige ist ausgeschlossen. DC-seitige Spannungsseinbrüche > 100 ms können einen vollständigen Reset auslösen.

Verriegelungen

Parallele Anforderungen an die Detektorelektronik aufgrund integrierter Testmöglichkeiten (Cable-Detection, Detektortest) und gleichzeitig möglicher Bedienung / Abfrage über die Masterschnittstelle erfordern eine definierte Ablaufsteuerung im Detektor.

Im Folgenden sind die wichtigsten Ablaufschemata für sich zeitlich überlappende Prozesse dargestellt:

A. Automatische Cable-Detection während Kommando über RS485:

Ablauf: Cable-Detection wird jeweils verzögert (1 Minute später).

B. Kommando über RS485 während automatischer Cable-Detection:

Ablauf: Kommandos werden bis zur Abarbeitung der Cable-Detection (ca. 20 ms)

verzögert.

C. Automatischer Detektortest während Kommando über RS485:

Ablauf: Automatischer Detektortest wird jeweils verzögert (1 Minute später).

D. Kommando über RS485 vs. automatischer Detektortest:

Ablauf: Kommandos werden bis zur Abarbeitung der Detektortests ignoriert. (*)

E. Automatische Mutefunktion während automatischer Cable-Detection:

Ablauf: Das Kommando zur Aktivierung der der Mute-Funktion "AUMUTE" wird (wie alle

Kommandos) verzögert, wenn Cable-Detection aktiv ist.

F. Automatische Cable-Detection während automatischer Mutefunktion:

Ablauf: Cable-Detection wird jeweils verzögert (1 Minute später).

G. Automatische Mutefunktion während automatischem Detektortest:

Ablauf: Das Kommando zur Aktivierung der der Mute-Funktion "AUMUTE" wird (wie alle

Kommandos) ignoriert, wenn Detektortest aktiv ist. (*)

H. Automatischer Detektortest während automatischer Mutefunktion:

Ablauf: Detektortest wird jeweils verzögert (1 Minute später).

Hinweis:

Während der Ausführung der automatischen Stummschaltung (Automute aktiv) ist eine Kommunikation mit dem Detektor über die Master-Schnittstelle nicht gewährleistet.

(*) ab FPGA-Software-Stand V.3.1 / 2012 bzw. V.3.6 / 2013

Wichtige Bedienungshinweise:

- Stummschaltung -

Eine durch das Kommando "AUMUTE" ausgelöste automatische Mutefunktion (temporäre Stummschaltung) kann nicht manuell abgebrochen werden (durch Kommando "MUTOFF")

- Detektortest -

Aufgrund der max. möglichen Dauer für einen automatischen Detektortest von ca. 10 Sekunden (Abhängig von der Einstellung der RC-Kombinationen etc.), wird unbedingt empfohlen, diesen Test bei Kontrollbetrieb / Überwachungsbetrieb <u>zu deaktivieren</u>, da die Einstellung der Timeout-Zeit für die serielle Kommunikation auf einen Wert > 20 Sekunden erhöht werden müßte.

Der Test sollte grundsätzlich ausserhalb eines aktiven Überwachungsbetriebes mit dem Detektionssystem durchgeführt werden. Die im getesteten Teil der Hardware eingesetzten Bauelemente haben identische Lebensdauer wie die übrigen Komponenten. Aufgrund der möglichen langen Testzyklen kann u. U. aufgrund der Systembedingten Kommunikationsverzögerung bei Detektorinternen Tests <u>und</u> gleichzeitigem Auftreten eines Quenches die Erstellung einer Quench-Ereignistabelle gefährdet werden (keine rechtzeitige Absetzung der externen Quench-Mitteilung innerhalb der Posttriggerzeit).

Derzeit ist kein Ausfall der im Detektortest überprüften Bauteile bekannt.

- Einstellung von Kleinstschwellen -

Bei der Einstellung von Kleinstschwellen (ca. 5-10 mV) ist zu beachten, dass aufgrund der eingebauten Hysterese (ca. 10 mV Detektor UNIQD Typ 3410, ca. 5 mV Detektor UNIQD Typ 3420) ein Rücksetzen des "Quench erkannt"-Zustandes u. U. nur möglich ist, wenn alle Schwellwerteinstellungen kurzfristig erhöht werden. Die Einstellung einer 0V-Schwelle kann aufgrund unvermeidbarer Offsets als Quenchzustand detektiert werden und sollte vermieden werden.

- Aktivierung des Filters -

Bitte beachten Sie, dass die Aktivierung des Filters insbesondere bei Kleinstschwellen zur Auslösung eines "Quench erkannt"-Zustandes führen kann. Bei Aktivierung des Filters wird der entsprechende Kondensator des RC-Filters zugeschaltet. Sollte das Filter während dem Betrieb aktiviert werden, sollte folgende Vorgehensweise berücksichtigt werden:

- 1. Heraufsetzen aller Schwellen auf die Maximalwerte
- 2. Aktivierung des Filters
- 3. Entladezeit von min. 20 Sekunden abwarten
- 4. Rücksetzen der Schwellen auf die gewünschten Einstellwerte

13. Softwareupdate

Die Software (FPGA-Konfiguration) des Detektors kann über die Masterschnittstelle verändert werden. Die Änderung des Softwarestandes ist aus Sicherheitsgründen mehrstufig ausgeführt:


Die entsprechenden Konfigurationsdaten werden bei einem Sofwareupdate zunächst in das QRAM des Detektors übertragen (zwischengespeichert). Hiernach erfolgt eine Daten-Konsistenzkontrolle mit den Quelldaten und in einem weiteren Schritt ein Übertrag in den Konfigurations-Flashspeicher des Detektors. Anschließend werden die im Flash-Speicher vorhandenen Konfigurationsdaten zur Kontrolle der Übertragung mit den Daten im QRAM verglichen.

Bei Übereinstimmung in allen Teilschritten ist das Software-Update erfolgreich durchgeführt.


Ein Softwareupdate setzt voraus, dass unter bestimmten Bedingungen eine sichere Spannungsversorgung des Detektors gewährleistet ist (USV) und ein Einfluss von Störungen vermieden werden muss.

Das Softwareupdate ist derzeit nur mit einer proprietären Softwareoberfläche auf LabView-® Basis möglich.

14. Blockschaltbilder Detektor / Systemaufbau



🕽 2005 - 2014 Karlsruher Institut für Technologie - KIT



© 2005 - 2014 Karlsruher Institut für Technologie - KIT

15. Anhang - Kommandoübersicht

Systemeinstellung:

<2>XXXQDINIT????<3>	Werksparameter initialisieren
	(Wartezeit von 6 Sek. beachten)

Für vollständige Wiederherstellung des Detektor-Werkszustandes muss im Anschluss das Kommando <2>XXXSAVPAR????<3> ausgeführt werden.

<2>XXXSRESET????<3>	Systemreset durchführen
	(Wartezeit von 6 Sek. beachten)

<2>XXXSETMOD(NN)????<3> Einstellung der Betriebsart

Allgemeine Systemparameter:

<2>XXXBALANC(NN)????<3>	Balance UPOS zu UNEG
<2>XXXMQDOUT(NN)????<3><2>XXXQDTIME(NN)????<3>	
<2>XXXMQDLED(NN)????<3>	
<2>XXXCDTIME(NN)????<3> <2>XXXDTTIME(NN)????<3> <2>XXXTSTMSK(NN)????<3>	. Intervallzeit Detektortest
<2>XXXQDMUTE(NN)????<3> <2>XXXENMUTE????<3> <2>XXXDEMUTE????<3> <2>XXXAUMUTE????<3>	Freigabe Stummschaltung Sperren Stummschaltung
<2>XXXMUTEON????<3> 2 XXXMUTOFF????<3>	
<2>XXXPRPOST(NN)????<3>	Pre-/Post-Zeitverhältnis QRAM-Beschr.
<2>XXXBRMAST(NN)????<3> 2 XXXBRSLAV(NN)????<3>	
<2>XXXSAVPAR????<3>	Alle Einstellwerte speichern

^{* =} Nicht möglich, wenn automatische Stummschaltung aktiv

Externe Quenchmitteilung:

Allgemeine Quittierungen:

<2>XXXGETADC????<3>..... Aktueller ADC-Wert

Diagnose:

<pre><2>XXXRAMBEG(NNNNNN)????<3></pre> <pre><2>XXXWCOUNT(NNNNNN)????<3></pre> <pre><2>XXXGETRAM????<3></pre>	Wortzahl
223AAAGETRAWI?????33	Diockiesepererii ausiuriieri

<2>XXXQFIRAM(ZZ)????<3>	Blocklesebefehl um internes QD-Flag
<2>XXXQFERAM(ZZ)????<3>	Blocklesebefehl um externes QD-Flag
<2>XXXRDSTOP????<3>	Unterbrechung Blocklesevorgang

DIP-Schalter auslesen

ZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZ	Dir Ochalici addiesen
<2>XXXGETREG(ZZ)????<3>	Register lesen
<2>XXXSETREG(ZZYY)????<3>	Register beschreiben (8 Bit Daten)
<2>XXXSETREG(ZZYYYY)????<3>	Register beschreiben (16 Bit Daten)
<2>XXXSETREG(ZZYYYYYY)????<3>	Register beschreiben (32 Bit Daten)
,	,
-0- VVVCHKCI 40000-0-	Slave Com Chack

<2>XXXCHKSLA????<3>	Slave-Com-Check
<2>XXXSLATBS????<3>	Test-Bit setzen über Slave-Com
<2>XXXSLATBR????<3>	Test-Bit rücksetzen über Slave-Com

Kalibrationsparameter:

<2>XXXGETDIP????<3>

<2>XXXMAXDVD(NN)????<3>	
<2>XXXMINDVD(NN)????<3>	MINDVD-Wert
-2- VVVAMBOD4/NN\\2222 -2-	Vorotärkung AMD OD1
<2>XXXAMPQD1(NN)????<3>	•
<2>XXXAMPQD2(NN)????<3>	Verstärkung AMP-QD2
<2>XXXCALADC(NN)????<3>	ADC-Offset
O. VVVIIDDADO(AININI) 2222 - 2	Des Cohurelle Cable detection "bear LIDOC
<2>XXXUPPADC(NNNN)????<3>	Pos. Schwelle Cabledetection uper UPOS
<2>XXXUPNADC(NNNN)????<3>	Neg. Schwelle Cabledetection über UPOS
<2>XXXUNPADC(NNNN)????<3>	Pos. Schwelle Cabledetection über UNEG
<2>XXXUNNADC(NNNN)????<3>	Neg. Schwelle Cabledetection über UNEG

QD1-Parameter:

<2>XXXQ1SPOS(NN)????<3>	Positive Komparatorschwelle QD1
<2>XXXQ1SNEG(NN)????<3>	Negative Komparatorschwelle QD1
<2>XXXQD1POL(NN)????<3>	Auswertepolarität QD1
<2>XXXSETRC1(NN)????<3>	RC-Zeitkonstante QD1
<2>XXXRC1SON????<3>	Einschalten RC-Filter QD1
<2>XXXRC10FF????<3>	Ausschalten RC-Filter QD1

QD2-Parameter:

<2>XXXQ2SPOS(NN)????<3>	Positive Komparatorschwelle QD2
<2>XXXQ2SNEG(NN)????<3>	Negative Komparatorschwelle QD2
<2>XXXQD2POL(NN)????<3>	Auswertepolarität QD2
<2>XXXSETRC2(NN)????<3>	RC-Zeitkonstante QD2
<2>XXXRC2SON????<3>	Einschalten RC-Filter QD2
<2>XXXRC2OFF????<3>	Ausschalten RC-Filter QD2

Fehlermeldungen:

<2>XXXEPARAM????<3>	Parameterfehler
<2>XXXECHKSM????<3>	Checksummenfehler
<2>XXXECOMND????<3>	Kommandofehler (z. B. Syntax)
<2>XXXESLAVE????<3>	SlaveCom-Fehler
<2>XXXENOEXE????<3>	Kommando nicht ausführbar

16. Anhang - Bekannte Fehler (Errata Notes)

1. Anomalien Watch-Dog / Monitor - ADT7411 / Analog Devices (IC57)

Das Spannungs- und Temperaturmonitoring im Quench-Detektor ist Hardware-Interruptgesteuert. Aufgrund eines Fehlers im IC ADT7411 ist es möglich, dass infolge einer fehlerhaften Datenermittlung (Conversion-Error) fälschlicherweise vom ADT7411 die Interrupt-Serviceroutine des Controllers (FPGA) aufgerufen wird. Nähere Angaben finden sich in der Dokumentation von Analog Divices (ADT7411_ANOMALY.pdf). Der Fehler kann nach einigen hunderttausend bis zu wenigen Millionen Daten-Konversionszyklen auftreten.

Abhilfe / Work-Around im Q-Detektor ab Software-Version 2.0:

Nach bisherigen Erfahrungen, tritt o. g. Fehler vorwiegend dann auf, wenn der I²C-Bus des IC bedient wird. Dies ist nur dann der Fall, wenn Register des IC gelesen oder beschrieben werden.

Nach Start-Up-Phase des Detektors werden vom Controller, solange der Interrupt nicht ausgelöst wird, autark keine Register des ICs mehr beschrieben oder gelesen.

Fordert ein übergeordnetes Programm (beispielsweise "QVision") z. B. die Temperatur des Detektors an, werden Register dieses ICs ausgelesen, wodurch u. U. ein fehlerhafter Interrupt ausgelöst werden kann.

Ab Version 2.0 der FPGA-Software des Detektors wird ein erstes Auslösen des Interruptes generell abgefangen, der Interrupt zurückgesetzt und durch eine zweite Validierungsphase nach 2 Sekunden überprüft. Sollte die Interrupt-Bedingung wiederholt vorhanden sein, wird der Interrupt zugelassen und entsprechende Register zu möglichen Diagnose ausgelesen.

Weitere zielführende Maßnahmen für Fremdsoftware

Eine I²C-Bus-Aktivität mit dem IC ADT7411 kann im Normalbetrieb nur durch Auslesen der Temperatur hergestellt werden. Es wird deshalb empfohlen, dass als kürzeste Intervallzeit für einen Temperaturlesezyklus ca. 3 Sekunden nicht unterschritten werden.

Diese Funktionalität ist im Kontrollbetrieb von QVision (unabhängig von der einstellbaren Intervallzeit des Kontrollbetriebes) gegeben.

17. Anhang - Technische Daten Q-Detektor UNIQD Typ 3420

Spannungsversorgung Detektor (*): 24VDC +/- 15 %

5VDC für Display (von Backplane)

Stromaufnahme: ca. 125mA (ohne Display)

Eingangsspannungsbereich (different.): +/- 1250mV / +/- 8000mV (unbal. / balanciert)

Einstellbarer Schwellwertbereich: 0 -1250mV (+/-)

Kleinste Schwelle / kleinste Schrittweite: +/- 5 mV

Einstellbare Sensitivität: positiv, negativ, bipolar

ADC-Dynamik: 12 Bit (kleinste Auflösung 1,2 mV)

Samplingrate: 100 KS/sec (UNIQD 3410 / UNIQD 3420)

Verlaufsspeicher (QRAM): 1M x 16bit

Max. Potenzialtrennung gegen GND: 8.5 KV eff. (IEC 130.1)

17 KV peak (3 sec.)

Max. Eingangsspannung: 500V Eingang zu HVGND

1000V Eingang zu Eingang

Anstiegszeit (ohne aktiviertes Filter): < 500µs (10% bis 90%)

Zeitkonstanten RC-Filter: 0,01 / 0,02 / 0,05 / 0,1 / 0,2 / 0,5 / 1 / 1.5 sec.

Ausgänge: 2 separate Detektorausgänge 24 VDC(*)

(Ausgänge können verodert werden)

Parametrierbarkeit Ausgänge:

A. Permanent gesetzt nach Quench

(Rücksetzen durch Quittierung)

B. Ausgangsimpuls nach Quench

(Dauer einstellbar)

C. Transparent-Mode (Direktsteuerung)

Schnittstellen: Master HS-RS485 (max. 1152000 Bd)

(Detektor Typ 3410 max. 921600 Bd.) Slave HS-RS485 (max. 1152000 Bd) (Detektor Typ 3410 max. 921600 Bd.)

(Hohe Baudrate nur mit Backplane

IPE-3450-220-R1 / 2014)

^{(*) =} Unter Einsatz der zugehörigen Backplane (PCB: IPE-3420-220-R0 / 2011 bzw. IPE-3450-220-R1 / 2014)

Bauform: 19"-Einschub, 3 HE / 12 TE

PCB: 100mm * 340mm

Leistungsbedarf eines Racks:

(= 8 Detektoren einschließlich Displays und Backplane)

30 W - 60 W max. (abh. von Einstellungen)

Magnetische Fußdichte:max. 30mTTemperaturbereich Betrieb: $0^{\circ}C < T < 50^{\circ}C$

Feuchte: < 85% rel. F. (nicht kondensierend)

Vibration and Shock: ETS 300 019-2-4

EMV: EN 55022 und EN 55024

ROHS: 2010 (ab Detektor UNIQD Typ 3420)

(Fertigung mit bleifreiem Lot)

Hinweis:

Der Einsatz des Detektors UNIQD Typ 3410 bzw. 3420 ist <u>nur</u> mit der zugehörigen Backplane möglich. Die Backplane dient als Versorgungsverteiler, Ausgangsstufe für verschiedene Signale und als Kommunikationseinheit für 8 Detektoren in einem Rack. Das Rack muss immer vollständig bestückt sein. Als Ersatz für Detektoren können auch Bridge-Karten bestückt werden.

Auf der Backplane sind u. a. folgende Anschlussmöglichkeiten verfügbar:

- 24VDC QD1-Ausgang (X + 8 Detektoren verodert); Minus-Potenzial (potenziallos) bei Quench-Ereignis
- 24VDC QD2-Ausgang (X + 8 Detektoren verodert); Minus-Potenzial (potenziallos) bei Quench-Ereignis
- 8 x 24VDC direkte Ausgänge QD2; Minus-Potenzial (potenziallos) bei Quench-Ereignis
- COM-CTS (RS232) Pegelwandler f
 ür veroderte QD-TTL-Signale (Interrupt-Steuerung des Embedded PC)
- 50 Ohm-Treiber zur Ansteuerung einer GPS-Capture-Karte mit den QD1-Ausgangssignalen (verodert), den QD2-Ausgangssignalen (verodert), den QD1- und QD2-Ausgangssignalen (alle Signale verodert)
- RS485 Voll-Duplex Masterschnittstelle mit Durchschleifverteiler (max. 16 Racks)
- RS485 Voll-Duplex Slave-Schnittstelle mit Durchschleifverteiler (max. 16 Racks)

Minuspol und Masse (PE) müssen verbunden sein. Schnittstellen- und QD-Ausgangssignale sind im Detektor galvanisch getrennt. Soll zwischen Backplane und Embedded-PC ebenfalls eine galvansiche Trennung herbeigeführt werden, können hierzu kommerzielle Komponenten eingesetzt werden (z. B. Fabr. Engel).

Karlsruher Institut für Technologie - KIT Institut für Prozessdatenverarbeitung und Elektronik - IPE