

完整逐焊盘 / 逐端连接作业册

HW-R1 | VCU + BCM | 横向 A4 打印

配合主手册使用。本册完整展开数据 CSV，不压缩重复芯片实例：228 个 MCU 脚、310 个其它核心芯片焊盘/EP、142 条参考外围连接、24 条关键对端关系、35P 逻辑接口与检验记录。

字段“实体脚/焊盘”仅针对已确认芯片封装；BCM B01 ~ B35 是逻辑槽位，不是连接器厂家腔号。EP 必须与受控 footprint 的实际焊盘号映射。

这里仍不包含未选定模块、安全/保护器件的全部连接。H 项保持未确认，不能据此宣称全板 CAD 已完成、物料可直接下单或硬件保证无误。

使用方法：按板/位号定位 → 核实物脚号 → 在 CAD 逐网追到对端 → 检查电平/默认态/时序 → 绘图人勾选 → 独立复核签字。主手册 09 章列出 H01 ~ H16 的关闭条件。

不要在一张表上混合 VCU 与 BCM 的 U401：VCU U401 是 MAX14830；BCM U401 是 MC33926PNBR2。

项目：_____ 原理图版本：_____ 线束版本：_____

领取人：_____ 复核人：_____ 日期：_____

VCU MCU 全部实体脚

逐脚分配以官方 XML 检查功能存在；电气/AF 数字/时钟及 G474 43/44 脚仍按 H 关闭。

实体脚	引脚名	网络名	功能/方向	外部默认/处理	备注	勾选
1	PE2	MAX_CS_A	输出	10k 上拉	D 分配；复用信号已核验	___
2	PE3	MAX_CS_B	输出	10k 上拉	D 分配；复用信号已核验	___
3	PE4	MAX_CS_C	输出	10k 上拉	D 分配；复用信号已核验	___
4	PE5	MAX_RST_A	输出	10k 下拉，低复位	D 分配；复用信号已核验	___
5	PE6	MAX_RST_B	输出	10k 下拉，低复位	D 分配；复用信号已核验	___
6	VBAT	3V3_LOGIC	备份域电源	100nF	无后备电池基线	___
7	PC13	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
8	PC14-OSC32_IN	LSE_DNP	可选 RTC	不用时 NC	无默认 32k 晶体	___
9	PC15-OSC32_OUT	LSE_DNP	可选 RTC	不用时 NC	无默认 32k 晶体	___
10	PF3	STEER_SAFE_FEEDBACK	输入	调理后，断线安全	轮询；外部电平 H	___
11	PF4	STEER_PERMIT_REQ	输出	外部门控，禁能优先	真实驱动器电平 H	___
12	VSS	GND	地	低阻回流	V 脚位	___
13	VDD	3V3_LOGIC	供电	100nF/脚	V 脚位；D 去耦	___
14	PF5	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
15	PF7	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
16	PF8	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
17	PF9	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
18	PF10	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
19	PF0-OSC_IN	HSE_IN	主时钟	晶体/CL/ESR 待选	H：CAN 时钟精度	___
20	PF1-OSC_OUT	HSE_OUT	主时钟	晶体/CL/ESR 待选	H：CAN 时钟精度	___
21	PG10-NRST	NRST	复位	10k 上拉+100nF	监督开漏；保留复位功能	___

实体脚	引脚名	网络名	功能/方向	外部默认/处理	备注	勾选
22	PC0	VIN_ADC	ADC1_IN6	分压/滤波/限幅	ADC 电气 H	___
23	PC1	SENSOR5V_ADC	ADC1_IN7	分压/滤波/限幅	ADC 电气 H	___
24	PC2	LOGIC3V3_ADC	ADC1_IN8	分压/滤波/限幅	ADC 电气 H	___
25	PC3	ESTOP_OK	输入/EXTI3	断线为无效	调理后；独立硬件通路	___
26	PF2	MAX_RST_C	输出	10k 下拉，低复位	D 分配；复用信号已核验	___
27	PA0	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
28	PA1	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
29	PA2	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
30	VSS	GND	地	低阻回流	V 脚位	___
31	VDD	3V3_LOGIC	供电	100nF/脚	V 脚位；D 去耦	___
32	PA3	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
33	PA4	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
34	PA5	MAX_SCK	SPI1_SCK	总线初始空闲；CS 高	D 分配；复用信号已核验	___
35	PA6	MAX_MISO	SPI1_MISO	总线初始空闲；CS 高	D 分配；复用信号已核验	___
36	PA7	MAX_MOSI	SPI1_MOSI	总线初始空闲；CS 高	D 分配；复用信号已核验	___
37	PC4	RF_IRQ	输入/EXTI4	按模块偏置 H	D 分配；复用信号已核验	___
38	PC5	RF_RESET	开漏请求	按模块复位 H	D 分配；复用信号已核验	___
39	PB0	SENS_EN_A	输出	10k 下拉，输出关闭	D 分配；复用信号已核验	___
40	PB1	SENS_EN_B	输出	10k 下拉，输出关闭	D 分配；复用信号已核验	___
41	PB2	SENS_EN_C	输出	10k 下拉，输出关闭	D 分配；复用信号已核验	___
42	VSSA	GND	地	低阻回流	V 脚位	___
43	VREF+	HOLD_VERIFY_REF	禁止冻结	不根据 XML 猜接法	H：43/44 实体定义须查数据手册	___
44	VREF_+	HOLD_VERIFY_REF	禁止冻结	不根据 XML 猜接法	H：43/44 实体定义须查数据手册	___
45	VDDA	VDDA_3V3	模拟供电	100nF+1μF	D；时序 H	___

实体脚	引脚名	网络名	功能/方向	外部默认/处理	备注	勾选
46	VSS	GND	地	低阻回流	V 脚位	___
47	VDD	3V3_LOGIC	供电	100nF/脚	V 脚位；D 去耦	___
48	PF11	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
49	PF12	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
50	PF13	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
51	PF14	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
52	PF15	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
53	PE7	MAX_IRQ_A	输入/EXTI7	10k 上拉	开漏低有效	___
54	PE8	MAX_IRQ_B	输入/EXTI8	10k 上拉	开漏低有效	___
55	PE9	MAX_IRQ_C	输入/EXTI9	10k 上拉	开漏低有效	___
56	PE10	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
57	PE11	RF_CS	输出	10k 上拉	具体模块 H	___
58	PE12	RF_SCK	SPI4_SCK	模块接口 H	D 分配；复用信号已核验	___
59	PE13	RF_MISO	SPI4_MISO	模块接口 H	D 分配；复用信号已核验	___
60	PE14	RF_MOSI	SPI4_MOSI	模块接口 H	D 分配；复用信号已核验	___
61	PE15	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
62	PB10	CAN3_STB	输出	10k 上拉，待机	D 分配；复用信号已核验	___
63	VSS	GND	地	低阻回流	V 脚位	___
64	VDD	3V3_LOGIC	供电	100nF/脚	V 脚位；D 去耦	___
65	PB11	LED_STATUS	输出	串阻 LED，默认灭	D 分配；复用信号已核验	___
66	PB12	CAN2_RX	FDCAN2_RX	TX 10k 上拉；RX 由收发器驱动	D 分配；复用信号已核验	___
67	PB13	CAN2_TX	FDCAN2_TX	TX 10k 上拉；RX 由收发器驱动	D 分配；复用信号已核验	___
68	PB14	SENS_FAULT_A	输入	上拉，开漏线与条件核验	轮询	___
69	PB15	SENS_FAULT_B	输入	上拉，开漏线与条件核验	轮询	___

实体脚	引脚名	网络名	功能/方向	外部默认/处理	备注	勾选
70	PD8	DRIVE_A_FAULT	输入	调理后，断线安全	轮询；外部电平 H	___
71	PD9	DRIVE_A_READY	输入	调理后，断线安全	轮询；外部电平 H	___
72	PD10	DRIVE_A_RESET_REQ	输出	外部门控，禁能优先	真实驱动器电平 H	___
73	PD11	DRIVE_B_FAULT	输入	调理后，断线安全	轮询；外部电平 H	___
74	PD12	DRIVE_B_READY	输入	调理后，断线安全	轮询；外部电平 H	___
75	PD13	DRIVE_B_RESET_REQ	输出	外部门控，禁能优先	真实驱动器电平 H	___
76	PD14	DRIVE_A_ENABLE_REQ	输出	外部门控，禁能优先	真实驱动器电平 H	___
77	PD15	DRIVE_B_ENABLE_REQ	输出	外部门控，禁能优先	真实驱动器电平 H	___
78	VSS	GND	地	低阻回流	V 脚位	___
79	VDD	3V3_LOGIC	供电	100nF/脚	V 脚位；D 去耦	___
80	PC6	WD_HEARTBEAT	输出	下拉；停止翻转视为故障	D 分配；复用信号已核验	___
81	PC7	ARM_REQ	输出	10k 下拉；新边沿武装	D 分配；复用信号已核验	___
82	PG0	DRIVE_A_STOP_REQ	输出	外部门控，禁能优先	真实驱动器电平 H	___
83	PG1	DRIVE_B_STOP_REQ	输出	外部门控，禁能优先	真实驱动器电平 H	___
84	PG2	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
85	PG3	REARM_SENSE	输入	调理后，断线安全	轮询；外部电平 H	___
86	PG4	POWER_HEALTH	输入	调理后，断线安全	轮询；外部电平 H	___
87	PC8	HW_PERMIT_SENSE	输入	低为禁止	轮询，不占 EXT18	___
88	PC9	SENS_FAULT_C	输入	上拉，开漏线与条件核验	轮询	___
89	PA8	CAN3_RX	FDCAN3_RX	收发器驱动	D 分配；复用信号已核验	___
90	PA9	CAN1_STB	输出	10k 上拉，待机	D 分配；复用信号已核验	___
91	PA10	CAN2_STB	输出	10k 上拉，待机	D 分配；复用信号已核验	___
92	PA11	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
93	PA12	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___

实体脚	引脚名	网络名	功能/方向	外部默认/处理	备注	勾选
94	VSS	GND	地	低阻回流	V 脚位	___
95	VDD	3V3_LOGIC	供电	100nF/脚	V 脚位；D 去耦	___
96	PA13	SWDIO	SYS_JTMS-SWDIO	保留调试	VTREF 仅采样	___
97	PF6	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
98	PA14	SWCLK	SYS_JTCK-SWCLK	保留调试	D 分配；复用信号已核验	___
99	PA15	CAN3_TX	FDCAN3_TX	10k 上拉	禁用完整 JTAG，保留 SWD	___
100	PC10	DEBUG_TX	UART4_TX	仅壳内测试	D 分配；复用信号已核验	___
101	PC11	DEBUG_RX	UART4_RX	10k 上拉	D 分配；复用信号已核验	___
102	PC12	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
103	PG5	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
104	PG6	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
105	PG7	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
106	PG8	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
107	PG9	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
108	PD0	CAN1_RX	FDCAN1_RX	TX 10k 上拉；RX 由收发器驱动	D 分配；复用信号已核验	___
109	PD1	CAN1_TX	FDCAN1_TX	TX 10k 上拉；RX 由收发器驱动	D 分配；复用信号已核验	___
110	VSS	GND	地	低阻回流	V 脚位	___
111	VDD	3V3_LOGIC	供电	100nF/脚	V 脚位；D 去耦	___
112	PD2	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
113	PD3	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
114	PD4	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
115	PD5	BMS_TX	USART2_TX	经匹配物理层	BMS 电平/隔离 H	___
116	PD6	BMS_RX	USART2_RX	经匹配物理层	BMS 电平/隔离 H	___
117	PD7	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___

实体脚	引脚名	网络名	功能/方向	外部默认/处理	备注	勾选
118	PB3	SWO	SYS_JTDO-SWO	可选测试点	D 分配；复用信号已核验	___
119	PB4	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
120	PB5	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
121	PB6	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
122	PB7	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
123	PB8-BOOT0	BOOT0	启动	10k 下拉	启动选项 H	___
124	PB9	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
125	PE0	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
126	PE1	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
127	VSS	GND	地	低阻回流	V 脚位	___
128	VDD	3V3_LOGIC	供电	100nF/脚	V 脚位；D 去耦	___

CAD/线束版本：_____ 绘图/装配人：_____ 独立复核：_____ 日期：_____

BCM MCU 全部实体脚

逐脚分配以官方 XML 检查功能存在；电气/AF 数字/时钟及 G474 43/44 脚仍按 H 关闭。

实体脚	引脚名	网络名	功能/方向	外部默认/处理	备注	勾选
1	PE2	K1_REQ	输出	下拉；门控后驱动	急停切断	___
2	PE3	K2_REQ	输出	下拉；门控后驱动	K2 散热例外路径	___
3	PE4	K3_REQ	输出	下拉；门控后驱动	急停切断	___
4	PE5	K4_REQ	输出	下拉；门控后驱动	急停切断	___
5	PE6	K5_REQ	输出	下拉；门控后驱动	急停切断	___
6	VBAT	3V3_LOGIC	备份域电源	100nF	无后备电池基线	___
7	PC13	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
8	PC14-OSC32_IN	LSE_DNP	可选 RTC	不用时 NC	无默认 32k 晶体	___
9	PC15-OSC32_OUT	LSE_DNP	可选 RTC	不用时 NC	无默认 32k 晶体	___
10	PF9	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
11	PF10	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
12	PF0-OSC_IN	HSE_IN	主时钟	晶体/CL/ESR 待选	H：CAN 时钟精度	___
13	PF1-OSC_OUT	HSE_OUT	主时钟	晶体/CL/ESR 待选	H：CAN 时钟精度	___
14	PG10-NRST	NRST	复位	10k 上拉+100nF	监督开漏；保留复位功能	___
15	PC0	ACT_EN_REQ	输出	缓冲后 2.2k 下拉	掉电 Ioff/反灌待核验	___
16	PC1	ACT_D1_REQ	输出	高禁止，芯片侧上拉	与 EN/D2 独立默认禁止	___
17	PC2	ACT_D2_REQ	输出	缓冲后 2.2k 下拉	掉电 Ioff/反灌待核验	___
18	PC3	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
19	PF2	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
20	PA0	VIN_ADC	ADC1_IN1	限幅/滤波，范围待核验	D 分配；复用信号已核验	___
21	PA1	K1_ADC	ADC1_IN2	限幅/滤波，范围待核验	D 分配；复用信号已核验	___

实体脚	引脚名	网络名	功能/方向	外部默认/处理	备注	勾选
22	PA2	ACT_FB_ADC	ADC1_IN3	限幅/滤波，范围待核验	D 分配；复用信号已核验	___
23	VSS	GND	地	低阻回流	V 脚位	___
24	VDD	3V3_LOGIC	供电	100nF/脚	V 脚位；D 去耦	___
25	PA3	LOCK_I_ADC	ADC1_IN4	限幅/滤波，范围待核验	D 分配；复用信号已核验	___
26	PA4	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
27	PA5	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
28	PA6	ACT_IN1_REQ	输出	缓冲后 2.2k 下拉	掉电 Ioff/反灌待核验	___
29	PA7	ACT_IN2_REQ	输出	缓冲后 2.2k 下拉	掉电 Ioff/反灌待核验	___
30	PC4	ACT_SF	输入/EXTI4	15k 上拉	开漏；禁止时也可低	___
31	PC5	LOCK_SENSE	输入/EXTI5	调理后本地电平	禁止直接接外部 12V	___
32	PB0	ESTOP_OK	输入/EXTI0	调理后本地电平	禁止直接接外部 12V	___
33	PB1	WAKE_LOGIC	输入/EXTI1	调理后本地电平	禁止直接接外部 12V	___
34	PB2	MODEM_RI	输入/EXTI2	调理后本地电平	禁止直接接外部 12V	___
35	VSSA	GND	地	低阻回流	V 脚位	___
36	VREF+	VREF_VDDA_PROPOSED	模拟参考	提议接 VDDA/去耦	H：电气手册与缓冲设置	___
37	VDDA	VDDA_3V3	模拟供电	100nF+1μF	D；时序 H	___
38	PE7	K6_REQ	输出	下拉；门控后驱动	急停切断	___
39	PE8	K7_REQ	输出	下拉；门控后驱动	急停切断	___
40	PE9	K8_REQ	输出	下拉；门控后驱动	急停切断	___
41	PE10	SHT_ALERT_1	输入	按器件上拉 H	可不装，轮询	___
42	PE11	SHT_ALERT_2	输入	按器件上拉 H	可不装，轮询	___
43	PE12	SHT_RESET_REQ	开漏请求	按具体器件 H	D 分配；复用信号已核验	___
44	PE13	LED_STATUS	输出	串阻 LED，默认灭	D 分配；复用信号已核验	___
45	PE14	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___

实体脚	引脚名	网络名	功能/方向	外部默认/处理	备注	勾选
46	PE15	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
47	PB10	EXT_UART_TX	USART3_TX	经电平转换/物理层 H	D 分配；复用信号已核验	___
48	VSS	GND	地	低阻回流	V 脚位	___
49	VDD	3V3_LOGIC	供电	100nF/脚	V 脚位；D 去耦	___
50	PB11	EXT_UART_RX	USART3_RX	经电平转换/物理层 H	D 分配；复用信号已核验	___
51	PB12	CAN2_RX	FDCAN2_RX	TX 10k 上拉；RX 由收发器驱动	D 分配；复用信号已核验	___
52	PB13	CAN2_TX	FDCAN2_TX	TX 10k 上拉；RX 由收发器驱动	D 分配；复用信号已核验	___
53	PB14	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
54	PB15	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
55	PD8	MODEM_PWRKEY_REQ	开漏请求	模块时序/电平 H	D 分配；复用信号已核验	___
56	PD9	MODEM_RESET_REQ	开漏请求	模块时序/电平 H	D 分配；复用信号已核验	___
57	PD10	MODEM_STATUS	输入	电平转换 H	D 分配；复用信号已核验	___
58	PD11	WD_HEARTBEAT	输出	下拉；停止翻转故障	D 分配；复用信号已核验	___
59	PD12	ARM_REQ	输出	10k 下拉，新边沿武装	D 分配；复用信号已核验	___
60	PD13	HW_PERMIT_SENSE	输入	低为禁止，轮询	D 分配；复用信号已核验	___
61	PD14	LOCK_EN_REQ	输出	下拉，硬件许可门控	D 分配；复用信号已核验	___
62	PD15	LOCK_FAULT	输入	匹配高边型号 H	D 分配；复用信号已核验	___
63	VSS	GND	地	低阻回流	V 脚位	___
64	VDD	3V3_LOGIC	供电	100nF/脚	V 脚位；D 去耦	___
65	PC6	CAN1_STB	输出	10k 上拉，待机	D 分配；复用信号已核验	___
66	PC7	CAN2_STB	输出	10k 上拉，待机	D 分配；复用信号已核验	___
67	PC8	SHT_SCL	I2C3_SCL	4.7k 上拉起始值	D 分配；复用信号已核验	___
68	PC9	SHT_SDA	I2C3_SDA	4.7k 上拉起始值	D 分配；复用信号已核验	___
69	PA8	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___

实体脚	引脚名	网络名	功能/方向	外部默认/处理	备注	勾选
70	PA9	MODEM_TX	USART1_TX	经电平转换/物理层 H	D 分配；复用信号已核验	___
71	PA10	MODEM_RX	USART1_RX	经电平转换/物理层 H	D 分配；复用信号已核验	___
72	PA11	MODEM_CTS	USART1_CTS	经电平转换 H	可选流控，与模块 RTS 对接	___
73	PA12	MODEM_RTS	USART1_RTS	经电平转换 H	可选流控，与模块 CTS 对接	___
74	VSS	GND	地	低阻回流	V 脚位	___
75	VDD	3V3_LOGIC	供电	100nF/脚	V 脚位；D 去耦	___
76	PA13	SWDIO	SYS_JTMS-SWDIO	保留调试	VTREF 仅采样	___
77	PA14	SWCLK	SYS_JTCK-SWCLK	保留调试	D 分配；复用信号已核验	___
78	PA15	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
79	PC10	DEBUG_TX	UART4_TX	仅壳内测试	D 分配；复用信号已核验	___
80	PC11	DEBUG_RX	UART4_RX	10k 上拉	D 分配；复用信号已核验	___
81	PC12	CAN1_WAKE_RXD	输入/EXTI12	10k 上拉；RXD 扇出	经 0Ω 从 U301.4 接入；独立 EXTI12	___
82	PD0	CAN1_RX	FDCAN1_RX	TX 10k 上拉；RX 由收发器驱动	D 分配；复用信号已核验	___
83	PD1	CAN1_TX	FDCAN1_TX	TX 10k 上拉；RX 由收发器驱动	D 分配；复用信号已核验	___
84	PD2	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
85	PD3	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
86	PD4	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
87	PD5	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
88	PD6	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
89	PD7	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
90	PB3	SWO	SYS_JTDO-SWO	可选测试点	D 分配；复用信号已核验	___
91	PB4	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
92	PB5	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
93	PB6	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___

实体脚	引脚名	网络名	功能/方向	外部默认/处理	备注	勾选
94	PB7	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
95	PB8-BOOT0	BOOT0	启动	10k 下拉	启动选项 H	___
96	PB9	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
97	PE0	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
98	PE1	NC_RESERVED	未用 GPIO	NC，初始化模拟态	不外接，不临时挪用	___
99	VSS	GND	地	低阻回流	V 脚位	___
100	VDD	3V3_LOGIC	供电	100nF/脚	V 脚位；D 去耦	___

CAD/线束版本：_____ 绘图/装配人：_____ 独立复核：_____ 日期：_____

VCU 核心芯片逐焊盘连接 (完整实例)

芯片功能据存档资料核验；连接方案仍需 CAD/电气复核。每一电源、地、多输出脚单独检查。

器件	焊盘	脚名	网络	连接去向/处理	状态	人工勾选
U201	1	VIN	12V_PROT	输入陶瓷电容正端；保护后电源	连线 V；输入/瞬态 H	___
U201	2	EN	12V_PROT	直接接本单元 VIN	不得悬空；UVLO 另核	___
U201	3	NC	GND	按资料建议接 PGND	不是 DNC	___
U201	4	DNC	DNC_U201_4	独立焊盘；无铜线/无过孔/不互连	禁止接地	___
U201	5	DNC	DNC_U201_5	独立焊盘；无铜线/无过孔/不互连	禁止接地	___
U201	6	PGOOD	TP_PG_U201	仅高阻测试点；不接 MCU/上拉	默认不用；时序限制 VIN+0.3V	___
U201	7	VOUT	5V_LOGIC	输出电容正端及负载	两脚均接	___
U201	8	VOUT	5V_LOGIC	输出电容正端及负载	两脚均接	___
U201	9	FB	FB_U201	R2011.2 与 R2012.1	安静采样点	___
U201	10	NC	GND	按资料建议接 PGND	不是 DNC	___
U201	11	NC	GND	按资料建议接 PGND	不是 DNC	___
U201	12	AGND	GND	反馈下阻与本地 PGND 汇合	同网，局部单点布局	___
U201	13	V5V	NC_U201_V5V	不连接负载	内部 LDO，不当系统 5V	___
U201	14	VIN	12V_PROT	输入陶瓷电容正端；保护后电源	连线 V；输入/瞬态 H	___
U201	15	PGND	GND	功率底焊盘/输入输出电容负端	必须焊接与散热	___
U202	1	VIN	5V_LOGIC	输入陶瓷电容正端；保护后电源	连线 V；输入/瞬态 H	___
U202	2	EN	5V_LOGIC	直接接本单元 VIN	不得悬空；UVLO 另核	___
U202	3	NC	GND	按资料建议接 PGND	不是 DNC	___
U202	4	DNC	DNC_U202_4	独立焊盘；无铜线/无过孔/不互连	禁止接地	___
U202	5	DNC	DNC_U202_5	独立焊盘；无铜线/无过孔/不互连	禁止接地	___
U202	6	PGOOD	TP_PG_U202	仅高阻测试点；不接 MCU/上拉	默认不用；时序限制 VIN+0.3V	___

器件	焊盘	脚名	网络	连接去向/处理	状态	人工勾选
U202	7	VOUT	3V3_LOGIC	输出电容正端及负载	两脚均接	___
U202	8	VOUT	3V3_LOGIC	输出电容正端及负载	两脚均接	___
U202	9	FB	FB_U202	R2021.2 与 R2022.1	安静采样点	___
U202	10	NC	GND	按资料建议接 PGND	不是 DNC	___
U202	11	NC	GND	按资料建议接 PGND	不是 DNC	___
U202	12	AGND	GND	反馈下阻与本地 PGND 汇合	同网，局部单点布局	___
U202	13	V5V	NC_U202_V5V	不连接负载	内部 LDO，不当系统 5V	___
U202	14	VIN	5V_LOGIC	输入陶瓷电容正端；保护后电源	连线 V；输入/瞬态 H	___
U202	15	PGND	GND	功率底焊盘/输入输出电容负端	必须焊接与散热	___
U203	1	VIN	12V_PROT	输入陶瓷电容正端；保护后电源	连线 V；输入/瞬态 H	___
U203	2	EN	12V_PROT	直接接本单元 VIN	不得悬空；UVLO 另核	___
U203	3	NC	GND	按资料建议接 PGND	不是 DNC	___
U203	4	DNC	DNC_U203_4	独立焊盘；无铜线/无过孔/不互连	禁止接地	___
U203	5	DNC	DNC_U203_5	独立焊盘；无铜线/无过孔/不互连	禁止接地	___
U203	6	PGOOD	TP_PG_U203	仅高阻测试点；不接 MCU/上拉	默认不用；时序限制 VIN+0.3V	___
U203	7	VOUT	5V_SENSOR_RAW	输出电容正端及负载	两脚均接	___
U203	8	VOUT	5V_SENSOR_RAW	输出电容正端及负载	两脚均接	___
U203	9	FB	FB_U203	R2031.2 与 R2032.1	安静采样点	___
U203	10	NC	GND	按资料建议接 PGND	不是 DNC	___
U203	11	NC	GND	按资料建议接 PGND	不是 DNC	___
U203	12	AGND	GND	反馈下阻与本地 PGND 汇合	同网，局部单点布局	___
U203	13	V5V	NC_U203_V5V	不连接负载	内部 LDO，不当系统 5V	___
U203	14	VIN	12V_PROT	输入陶瓷电容正端；保护后电源	连线 V；输入/瞬态 H	___
U203	15	PGND	GND	功率底焊盘/输入输出电容负端	必须焊接与散热	___

器件	焊盘	脚名	网络	连接去向/处理	状态	人工勾选
U301	1	TXD	CAN1_TXD_PHY	经 R3011 到 U101.109 (PD1)	S04 脚位 V；保护/布线待验证	___
U301	2	GND	GND	逻辑地	S04 脚位 V；保护/布线待验证	___
U301	3	VCC	5V_LOGIC	100nF + 1μF 去耦	S04 脚位 V；保护/布线待验证	___
U301	4	RXD	CAN1_RX	U101.108 (PD0)	S04 脚位 V；保护/布线待验证	___
U301	5	VIO	3V3_LOGIC	100nF 去耦	S04 脚位 V；保护/布线待验证	___
U301	6	CANL	CAN1_L_PHY	经所选接口保护/CMC 到 L	S04 脚位 V；保护/布线待验证	___
U301	7	CANH	CAN1_H_PHY	经所选接口保护/CMC 到 H	S04 脚位 V；保护/布线待验证	___
U301	8	STB	CAN1_STB	U101.90 (PA9)	S04 脚位 V；保护/布线待验证	___
U302	1	TXD	CAN2_TXD_PHY	经 R3021 到 U101.67 (PB13)	S04 脚位 V；保护/布线待验证	___
U302	2	GND	GND	逻辑地	S04 脚位 V；保护/布线待验证	___
U302	3	VCC	5V_LOGIC	100nF + 1μF 去耦	S04 脚位 V；保护/布线待验证	___
U302	4	RXD	CAN2_RX	U101.66 (PB12)	S04 脚位 V；保护/布线待验证	___
U302	5	VIO	3V3_LOGIC	100nF 去耦	S04 脚位 V；保护/布线待验证	___
U302	6	CANL	CAN2_L_PHY	经所选接口保护/CMC 到 L	S04 脚位 V；保护/布线待验证	___
U302	7	CANH	CAN2_H_PHY	经所选接口保护/CMC 到 H	S04 脚位 V；保护/布线待验证	___
U302	8	STB	CAN2_STB	U101.91 (PA10)	S04 脚位 V；保护/布线待验证	___
U303	1	TXD	CAN3_TXD_PHY	经 R3031 到 U101.99 (PA15)	S04 脚位 V；保护/布线待验证	___
U303	2	GND	GND	逻辑地	S04 脚位 V；保护/布线待验证	___
U303	3	VCC	5V_LOGIC	100nF + 1μF 去耦	S04 脚位 V；保护/布线待验证	___
U303	4	RXD	CAN3_RX	U101.89 (PA8)	S04 脚位 V；保护/布线待验证	___
U303	5	VIO	3V3_LOGIC	100nF 去耦	S04 脚位 V；保护/布线待验证	___
U303	6	CANL	CAN3_L_PHY	经所选接口保护/CMC 到 L	S04 脚位 V；保护/布线待验证	___
U303	7	CANH	CAN3_H_PHY	经所选接口保护/CMC 到 H	S04 脚位 V；保护/布线待验证	___
U303	8	STB	CAN3_STB	U101.62 (PB10)	S04 脚位 V；保护/布线待验证	___

器件	焊盘	脚名	网络	连接去向/处理	状态	人工勾选
U401	1	SPI/I2C	3V3_LOGIC	选择 SPI	S01 脚位 V；外设前端 H	___
U401	2	LDOEN	3V3_LOGIC	启用内部 1.8V LDO	S01 脚位 V；外设前端 H	___
U401	3	MISO	MAX_MISO	U101.35 (PA6)，SPI1 共享	S01 脚位 V；外设前端 H	___
U401	4	SCLK	MAX_SCK_PHY	经 R4101 接 MCU MAX_SCK	S01 脚位 V；外设前端 H	___
U401	5	CS	MAX_CS_A	U101.1 (PE2)	S01 脚位 V；外设前端 H	___
U401	6	MOSI	MAX_MOSI_PHY	经 R4102 接 MCU MAX_MOSI	S01 脚位 V；外设前端 H	___
U401	7	IRQ	MAX_IRQ_A	U101.53 (PE7)	S01 脚位 V；外设前端 H	___
U401	8	RST	MAX_RST_A	U101.4 (PE5)	S01 脚位 V；外设前端 H	___
U401	9	VL	3V3_LOGIC	100nF 到 DGND	S01 脚位 V；外设前端 H	___
U401	10	DGND	GND	地	S01 脚位 V；外设前端 H	___
U401	11	GPIO0	NC_U401_GPIO0	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U401	12	GPIO1	NC_U401_GPIO1	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U401	13	GPIO2	NC_U401_GPIO2	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U401	14	GPIO3	NC_U401_GPIO3	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U401	15	RTS0	NC_U401_RTS0	输出未用，NC；不接电源/地	S01 脚位 V；外设前端 H	___
U401	16	CTS0	U401_CTS0	经独立 10k 到地；不启用流控	S01 脚位 V；外设前端 H	___
U401	17	RX0	USONIC_1_TO_VCU_3V3	USONIC_1 电平前端逻辑输出；外设侧 H	S01 脚位 V；外设前端 H	___
U401	18	TX0	VCU_TO_USONIC_1_3V3	USONIC_1 电平前端逻辑输入；外设侧 H	S01 脚位 V；外设前端 H	___
U401	19	GPIO4	NC_U401_GPIO4	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U401	20	GPIO5	NC_U401_GPIO5	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U401	21	GPIO6	NC_U401_GPIO6	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U401	22	GPIO7	NC_U401_GPIO7	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U401	23	RTS1	NC_U401_RTS1	输出未用，NC；不接电源/地	S01 脚位 V；外设前端 H	___
U401	24	CTS1	U401_CTS1	经独立 10k 到地；不启用流控	S01 脚位 V；外设前端 H	___

器件	焊盘	脚名	网络	连接去向/处理	状态	人工勾选
U401	25	RX1	USONIC_2_TO_VCU_3V3	USONIC_2 电平前端逻辑输出；外设侧 H	S01 脚位 V；外设前端 H	___
U401	26	TX1	VCU_TO_USONIC_2_3V3	USONIC_2 电平前端逻辑输入；外设侧 H	S01 脚位 V；外设前端 H	___
U401	27	GPIO8	NC_U401_GPIO8	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U401	28	GPIO9	NC_U401_GPIO9	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U401	29	GPIO10	NC_U401_GPIO10	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U401	30	GPIO11	NC_U401_GPIO11	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U401	31	RTS2	NC_U401_RTS2	输出未用，NC；不接电源/地	S01 脚位 V；外设前端 H	___
U401	32	CTS2	U401_CTS2	经独立 10k 到地；不启用流控	S01 脚位 V；外设前端 H	___
U401	33	RX2	USONIC_3_TO_VCU_3V3	USONIC_3 电平前端逻辑输出；外设侧 H	S01 脚位 V；外设前端 H	___
U401	34	TX2	VCU_TO_USONIC_3_3V3	USONIC_3 电平前端逻辑输入；外设侧 H	S01 脚位 V；外设前端 H	___
U401	35	GPIO12	NC_U401_GPIO12	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U401	36	GPIO13	NC_U401_GPIO13	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U401	37	GPIO14	NC_U401_GPIO14	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U401	38	GPIO15	NC_U401_GPIO15	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U401	39	RTS3	NC_U401_RTS3	输出未用，NC；不接电源/地	S01 脚位 V；外设前端 H	___
U401	40	CTS3	U401_CTS3	经独立 10k 到地；不启用流控	S01 脚位 V；外设前端 H	___
U401	41	RX3	USONIC_4_TO_VCU_3V3	USONIC_4 电平前端逻辑输出；外设侧 H	S01 脚位 V；外设前端 H	___
U401	42	TX3	VCU_TO_USONIC_4_3V3	USONIC_4 电平前端逻辑输入；外设侧 H	S01 脚位 V；外设前端 H	___
U401	43	VEXT	3V3_LOGIC	100nF 到 DGND	S01 脚位 V；外设前端 H	___
U401	44	XOUT	U401_XOUT	Y401.2，外部负载电容 DNP	S01 脚位 V；外设前端 H	___
U401	45	XIN	U401_XIN	Y401.1，外部负载电容 DNP	S01 脚位 V；外设前端 H	___
U401	46	AGND	GND	必须独立接地，不只靠 EP	S01 脚位 V；外设前端 H	___
U401	47	VA	3V3_LOGIC	100nF 到 AGND	S01 脚位 V；外设前端 H	___
U401	48	V18	U401_V18	1μF 到地；不接 3V3/外部负载	S01 脚位 V；外设前端 H	___

器件	焊盘	脚名	网络	连接去向/处理	状态	人工勾选
U401	EP	EP	GND	接 AGND；焊盘编号按受控 footprint 核对	S01 脚位 V；外设前端 H	——
U402	1	SPI/I2C	3V3_LOGIC	选择 SPI	S01 脚位 V；外设前端 H	——
U402	2	LDOEN	3V3_LOGIC	启用内部 1.8V LDO	S01 脚位 V；外设前端 H	——
U402	3	MISO	MAX_MISO	U101.35 (PA6)，SPI1 共享	S01 脚位 V；外设前端 H	——
U402	4	SCLK	MAX_SCK_PHY	经 R4101 接 MCU MAX_SCK	S01 脚位 V；外设前端 H	——
U402	5	CS	MAX_CS_B	U101.2 (PE3)	S01 脚位 V；外设前端 H	——
U402	6	MOSI	MAX_MOSI_PHY	经 R4102 接 MCU MAX_MOSI	S01 脚位 V；外设前端 H	——
U402	7	IRQ	MAX_IRQ_B	U101.54 (PE8)	S01 脚位 V；外设前端 H	——
U402	8	RST	MAX_RST_B	U101.5 (PE6)	S01 脚位 V；外设前端 H	——
U402	9	VL	3V3_LOGIC	100nF 到 DGND	S01 脚位 V；外设前端 H	——
U402	10	DGND	GND	地	S01 脚位 V；外设前端 H	——
U402	11	GPIO0	NC_U402_GPIO0	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	——
U402	12	GPIO1	NC_U402_GPIO1	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	——
U402	13	GPIO2	NC_U402_GPIO2	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	——
U402	14	GPIO3	NC_U402_GPIO3	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	——
U402	15	RTS0	NC_U402_RTS0	输出未用，NC；不接电源/地	S01 脚位 V；外设前端 H	——
U402	16	CTS0	U402_CTS0	经独立 10k 到地；不启用流控	S01 脚位 V；外设前端 H	——
U402	17	RX0	USONIC_5_TO_VCU_3V3	USONIC_5 电平前端逻辑输出；外设侧 H	S01 脚位 V；外设前端 H	——
U402	18	TX0	VCU_TO_USONIC_5_3V3	USONIC_5 电平前端逻辑输入；外设侧 H	S01 脚位 V；外设前端 H	——
U402	19	GPIO4	NC_U402_GPIO4	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	——
U402	20	GPIO5	NC_U402_GPIO5	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	——
U402	21	GPIO6	NC_U402_GPIO6	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	——
U402	22	GPIO7	NC_U402_GPIO7	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	——
U402	23	RTS1	NC_U402_RTS1	输出未用，NC；不接电源/地	S01 脚位 V；外设前端 H	——

器件	焊盘	脚名	网络	连接去向/处理	状态	人工勾选
U402	24	CTS1	U402_CTS1	经独立 10k 到地；不启用流控	S01 脚位 V；外设前端 H	___
U402	25	RX1	USONIC_6_TO_VCU_3V3	USONIC_6 电平前端逻辑输出；外设侧 H	S01 脚位 V；外设前端 H	___
U402	26	TX1	VCU_TO_USONIC_6_3V3	USONIC_6 电平前端逻辑输入；外设侧 H	S01 脚位 V；外设前端 H	___
U402	27	GPIO8	NC_U402_GPIO8	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U402	28	GPIO9	NC_U402_GPIO9	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U402	29	GPIO10	NC_U402_GPIO10	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U402	30	GPIO11	NC_U402_GPIO11	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U402	31	RTS2	NC_U402_RTS2	输出未用，NC；不接电源/地	S01 脚位 V；外设前端 H	___
U402	32	CTS2	U402_CTS2	经独立 10k 到地；不启用流控	S01 脚位 V；外设前端 H	___
U402	33	RX2	USONIC_7_TO_VCU_3V3	USONIC_7 电平前端逻辑输出；外设侧 H	S01 脚位 V；外设前端 H	___
U402	34	TX2	VCU_TO_USONIC_7_3V3	USONIC_7 电平前端逻辑输入；外设侧 H	S01 脚位 V；外设前端 H	___
U402	35	GPIO12	NC_U402_GPIO12	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U402	36	GPIO13	NC_U402_GPIO13	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U402	37	GPIO14	NC_U402_GPIO14	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U402	38	GPIO15	NC_U402_GPIO15	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U402	39	RTS3	NC_U402_RTS3	输出未用，NC；不接电源/地	S01 脚位 V；外设前端 H	___
U402	40	CTS3	U402_CTS3	经独立 10k 到地；不启用流控	S01 脚位 V；外设前端 H	___
U402	41	RX3	USONIC_8_TO_VCU_3V3	USONIC_8 电平前端逻辑输出；外设侧 H	S01 脚位 V；外设前端 H	___
U402	42	TX3	VCU_TO_USONIC_8_3V3	USONIC_8 电平前端逻辑输入；外设侧 H	S01 脚位 V；外设前端 H	___
U402	43	VEXT	3V3_LOGIC	100nF 到 DGND	S01 脚位 V；外设前端 H	___
U402	44	XOUT	U402_XOUT	Y402.2，外部负载电容 DNP	S01 脚位 V；外设前端 H	___
U402	45	XIN	U402_XIN	Y402.1，外部负载电容 DNP	S01 脚位 V；外设前端 H	___
U402	46	AGND	GND	必须独立接地，不只靠 EP	S01 脚位 V；外设前端 H	___
U402	47	VA	3V3_LOGIC	100nF 到 AGND	S01 脚位 V；外设前端 H	___

器件	焊盘	脚名	网络	连接去向/处理	状态	人工勾选
U402	48	V18	U402_V18	1μF 到地；不接 3V3/外部负载	S01 脚位 V；外设前端 H	___
U402	EP	EP	GND	接 AGND；焊盘编号按受控 footprint 核对	S01 脚位 V；外设前端 H	___
U403	1	SPI/I2C	3V3_LOGIC	选择 SPI	S01 脚位 V；外设前端 H	___
U403	2	LDOEN	3V3_LOGIC	启用内部 1.8V LDO	S01 脚位 V；外设前端 H	___
U403	3	MISO	MAX_MISO	U101.35 (PA6)，SPI1 共享	S01 脚位 V；外设前端 H	___
U403	4	SCLK	MAX_SCK_PHY	经 R4101 接 MCU MAX_SCK	S01 脚位 V；外设前端 H	___
U403	5	CS	MAX_CS_C	U101.3 (PE4)	S01 脚位 V；外设前端 H	___
U403	6	MOSI	MAX_MOSI_PHY	经 R4102 接 MCU MAX_MOSI	S01 脚位 V；外设前端 H	___
U403	7	IRQ	MAX_IRQ_C	U101.55 (PE9)	S01 脚位 V；外设前端 H	___
U403	8	RST	MAX_RST_C	U101.26 (PF2)	S01 脚位 V；外设前端 H	___
U403	9	VL	3V3_LOGIC	100nF 到 DGND	S01 脚位 V；外设前端 H	___
U403	10	DGND	GND	地	S01 脚位 V；外设前端 H	___
U403	11	GPIO0	NC_U403_GPIO0	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U403	12	GPIO1	NC_U403_GPIO1	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U403	13	GPIO2	NC_U403_GPIO2	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U403	14	GPIO3	NC_U403_GPIO3	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U403	15	RTS0	NC_U403_RTS0	输出未用，NC；不接电源/地	S01 脚位 V；外设前端 H	___
U403	16	CTS0	U403_CTS0	经独立 10k 到地；不启用流控	S01 脚位 V；外设前端 H	___
U403	17	RX0	TOF_1_TO_VCU_3V3	TOF_1 电平前端逻辑输出；外设侧 H	S01 脚位 V；外设前端 H	___
U403	18	TX0	VCU_TO_TOF_1_3V3	TOF_1 电平前端逻辑输入；外设侧 H	S01 脚位 V；外设前端 H	___
U403	19	GPIO4	NC_U403_GPIO4	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U403	20	GPIO5	NC_U403_GPIO5	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U403	21	GPIO6	NC_U403_GPIO6	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___
U403	22	GPIO7	NC_U403_GPIO7	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	___

器件	焊盘	脚名	网络	连接去向/处理	状态	人工勾选
U403	23	RTS1	NC_U403_RTS1	输出未用，NC；不接电源/地	S01 脚位 V；外设前端 H	——
U403	24	CTS1	U403_CTS1	经独立 10k 到地；不启用流控	S01 脚位 V；外设前端 H	——
U403	25	RX1	TOF_2_TO_VCU_3V3	TOF_2 电平前端逻辑输出；外设侧 H	S01 脚位 V；外设前端 H	——
U403	26	TX1	VCU_TO_TOF_2_3V3	TOF_2 电平前端逻辑输入；外设侧 H	S01 脚位 V；外设前端 H	——
U403	27	GPIO8	NC_U403_GPIO8	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	——
U403	28	GPIO9	NC_U403_GPIO9	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	——
U403	29	GPIO10	NC_U403_GPIO10	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	——
U403	30	GPIO11	NC_U403_GPIO11	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	——
U403	31	RTS2	NC_U403_RTS2	输出未用，NC；不接电源/地	S01 脚位 V；外设前端 H	——
U403	32	CTS2	U403_CTS2	经独立 10k 到地；不启用流控	S01 脚位 V；外设前端 H	——
U403	33	RX2	TOF_3_TO_VCU_3V3	TOF_3 电平前端逻辑输出；外设侧 H	S01 脚位 V；外设前端 H	——
U403	34	TX2	VCU_TO_TOF_3_3V3	TOF_3 电平前端逻辑输入；外设侧 H	S01 脚位 V；外设前端 H	——
U403	35	GPIO12	NC_U403_GPIO12	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	——
U403	36	GPIO13	NC_U403_GPIO13	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	——
U403	37	GPIO14	NC_U403_GPIO14	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	——
U403	38	GPIO15	NC_U403_GPIO15	未用，保留内部弱下拉，配置输入；不硬接地	S01 脚位 V；外设前端 H	——
U403	39	RTS3	NC_U403_RTS3	输出未用，NC；不接电源/地	S01 脚位 V；外设前端 H	——
U403	40	CTS3	U403_CTS3	经独立 10k 到地；不启用流控	S01 脚位 V；外设前端 H	——
U403	41	RX3	TOF_4_TO_VCU_3V3	TOF_4 电平前端逻辑输出；外设侧 H	S01 脚位 V；外设前端 H	——
U403	42	TX3	VCU_TO_TOF_4_3V3	TOF_4 电平前端逻辑输入；外设侧 H	S01 脚位 V；外设前端 H	——
U403	43	VEXT	3V3_LOGIC	100nF 到 DGND	S01 脚位 V；外设前端 H	——
U403	44	XOUT	U403_XOUT	Y403.2，外部负载电容 DNP	S01 脚位 V；外设前端 H	——
U403	45	XIN	U403_XIN	Y403.1，外部负载电容 DNP	S01 脚位 V；外设前端 H	——
U403	46	AGND	GND	必须独立接地，不只靠 EP	S01 脚位 V；外设前端 H	——

器件	焊盘	脚名	网络	连接去向/处理	状态	人工勾选
U403	47	VA	3V3_LOGIC	100nF 到 AGND	S01 脚位 V；外设前端 H	——
U403	48	V18	U403_V18	1μF 到地；不接 3V3/外部负载	S01 脚位 V；外设前端 H	——
U403	EP	EP	GND	接 AGND；焊盘编号按受控 footprint 核对	S01 脚位 V；外设前端 H	——

CAD/线束版本：_____ 绘图/装配人：_____ 独立复核：_____ 日期：_____

BCM 核心芯片逐焊盘连接（完整实例）

芯片功能据存档资料核验；连接方案仍需 CAD/电气复核。每一电源、地、多输出脚单独检查。

器件	焊盘	脚名	网络	连接去向/处理	状态	人工勾选
U201	1	VIN	12V_PROT	输入陶瓷电容正端；保护后电源	连线 V；输入/瞬态 H	___
U201	2	EN	12V_PROT	直接接本单元 VIN	不得悬空；UVLO 另核	___
U201	3	NC	GND	按资料建议接 PGND	不是 DNC	___
U201	4	DNC	DNC_U201_4	独立焊盘；无铜线/无过孔/不互连	禁止接地	___
U201	5	DNC	DNC_U201_5	独立焊盘；无铜线/无过孔/不互连	禁止接地	___
U201	6	PGOOD	TP_PG_U201	仅高阻测试点；不接 MCU/上拉	默认不用；时序限制 VIN+0.3V	___
U201	7	VOUT	5V_LOGIC	输出电容正端及负载	两脚均接	___
U201	8	VOUT	5V_LOGIC	输出电容正端及负载	两脚均接	___
U201	9	FB	FB_U201	R2011.2 与 R2012.1	安静采样点	___
U201	10	NC	GND	按资料建议接 PGND	不是 DNC	___
U201	11	NC	GND	按资料建议接 PGND	不是 DNC	___
U201	12	AGND	GND	反馈下阻与本地 PGND 汇合	同网，局部单点布局	___
U201	13	V5V	NC_U201_V5V	不连接负载	内部 LDO，不当系统 5V	___
U201	14	VIN	12V_PROT	输入陶瓷电容正端；保护后电源	连线 V；输入/瞬态 H	___
U201	15	PGND	GND	功率底焊盘/输入输出电容负端	必须焊接与散热	___
U202	1	VIN	5V_LOGIC	输入陶瓷电容正端；保护后电源	连线 V；输入/瞬态 H	___
U202	2	EN	5V_LOGIC	直接接本单元 VIN	不得悬空；UVLO 另核	___
U202	3	NC	GND	按资料建议接 PGND	不是 DNC	___
U202	4	DNC	DNC_U202_4	独立焊盘；无铜线/无过孔/不互连	禁止接地	___
U202	5	DNC	DNC_U202_5	独立焊盘；无铜线/无过孔/不互连	禁止接地	___
U202	6	PGOOD	TP_PG_U202	仅高阻测试点；不接 MCU/上拉	默认不用；时序限制 VIN+0.3V	___

器件	焊盘	脚名	网络	连接去向/处理	状态	人工勾选
U202	7	VOUT	3V3_LOGIC	输出电容正端及负载	两脚均接	___
U202	8	VOUT	3V3_LOGIC	输出电容正端及负载	两脚均接	___
U202	9	FB	FB_U202	R2021.2 与 R2022.1	安静采样点	___
U202	10	NC	GND	按资料建议接 PGND	不是 DNC	___
U202	11	NC	GND	按资料建议接 PGND	不是 DNC	___
U202	12	AGND	GND	反馈下阻与本地 PGND 汇合	同网，局部单点布局	___
U202	13	V5V	NC_U202_V5V	不连接负载	内部 LDO，不当系统 5V	___
U202	14	VIN	5V_LOGIC	输入陶瓷电容正端；保护后电源	连线 V；输入/瞬态 H	___
U202	15	PGND	GND	功率底焊盘/输入输出电容负端	必须焊接与散热	___
U203	1	VIN	12V_PROT	输入陶瓷电容正端；保护后电源	连线 V；输入/瞬态 H	___
U203	2	EN	12V_PROT	直接接本单元 VIN	不得悬空；UVLO 另核	___
U203	3	NC	GND	按资料建议接 PGND	不是 DNC	___
U203	4	DNC	DNC_U203_4	独立焊盘；无铜线/无过孔/不互连	禁止接地	___
U203	5	DNC	DNC_U203_5	独立焊盘；无铜线/无过孔/不互连	禁止接地	___
U203	6	PGOOD	TP_PG_U203	仅高阻测试点；不接 MCU/上拉	默认不用；时序限制 VIN+0.3V	___
U203	7	VOUT	4V0_MODEM	输出电容正端及负载	两脚均接	___
U203	8	VOUT	4V0_MODEM	输出电容正端及负载	两脚均接	___
U203	9	FB	FB_U203	R2031.2 与 R2032.1	安静采样点	___
U203	10	NC	GND	按资料建议接 PGND	不是 DNC	___
U203	11	NC	GND	按资料建议接 PGND	不是 DNC	___
U203	12	AGND	GND	反馈下阻与本地 PGND 汇合	同网，局部单点布局	___
U203	13	V5V	NC_U203_V5V	不连接负载	内部 LDO，不当系统 5V	___
U203	14	VIN	12V_PROT	输入陶瓷电容正端；保护后电源	连线 V；输入/瞬态 H	___
U203	15	PGND	GND	功率底焊盘/输入输出电容负端	必须焊接与散热	___

器件	焊盘	脚名	网络	连接去向/处理	状态	人工勾选
U301	1	TXD	CAN1_TXD_PHY	经 R3011 到 U101.83 (PD1)	S04 脚位 V；保护/布线待验证	___
U301	2	GND	GND	逻辑地	S04 脚位 V；保护/布线待验证	___
U301	3	VCC	5V_LOGIC	100nF + 1μF 去耦	S04 脚位 V；保护/布线待验证	___
U301	4	RXD	CAN1_RX	U101.82 (PD0)	S04 脚位 V；保护/布线待验证	___
U301	5	VIO	3V3_LOGIC	100nF 去耦	S04 脚位 V；保护/布线待验证	___
U301	6	CANL	CAN1_L_PHY	经所选接口保护/CMC 到 L	S04 脚位 V；保护/布线待验证	___
U301	7	CANH	CAN1_H_PHY	经所选接口保护/CMC 到 H	S04 脚位 V；保护/布线待验证	___
U301	8	STB	CAN1_STB	U101.65 (PC6)	S04 脚位 V；保护/布线待验证	___
U302	1	TXD	CAN2_TXD_PHY	经 R3021 到 U101.52 (PB13)	S04 脚位 V；保护/布线待验证	___
U302	2	GND	GND	逻辑地	S04 脚位 V；保护/布线待验证	___
U302	3	VCC	5V_LOGIC	100nF + 1μF 去耦	S04 脚位 V；保护/布线待验证	___
U302	4	RXD	CAN2_RX	U101.51 (PB12)	S04 脚位 V；保护/布线待验证	___
U302	5	VIO	3V3_LOGIC	100nF 去耦	S04 脚位 V；保护/布线待验证	___
U302	6	CANL	CAN2_L_PHY	经所选接口保护/CMC 到 L	S04 脚位 V；保护/布线待验证	___
U302	7	CANH	CAN2_H_PHY	经所选接口保护/CMC 到 H	S04 脚位 V；保护/布线待验证	___
U302	8	STB	CAN2_STB	U101.66 (PC7)	S04 脚位 V；保护/布线待验证	___
U401	1	IN2	ACT_IN2_HW	经掉电安全缓冲/门控，来自 ACT_IN2_REQ	S02 脚位 V；外围/安全 H	___
U401	2	IN1	ACT_IN1_HW	经掉电安全缓冲/门控，来自 ACT_IN1_REQ	S02 脚位 V；外围/安全 H	___
U401	3	SLEW	GND	慢边沿	S02 脚位 V；外围/安全 H	___
U401	4	VPWR	12V_ACT	同接 F_ACT 之后；多脚全连	S02 脚位 V；外围/安全 H	___
U401	5	AGND	GND	低阻接 PGND；EP 须焊接	S02 脚位 V；外围/安全 H	___
U401	6	VPWR	12V_ACT	同接 F_ACT 之后；多脚全连	S02 脚位 V；外围/安全 H	___
U401	7	INV	GND	不反相	S02 脚位 V；外围/安全 H	___
U401	8	FB	ACT_FB_RAW	150Ω 取样及滤波；4.7k 后为 ACT_FB_ADC	S02 脚位 V；外围/安全 H	___

器件	焊盘	脚名	网络	连接去向/处理	状态	人工勾选
U401	9	NC	NC_U401_9	不连接	S02 脚位 V；外围/安全 H	___
U401	10	EN	ACT_EN_HW	硬件许可与 EN 请求门控，2.2k 下拉	S02 脚位 V；外围/安全 H	___
U401	11	VPWR	12V_ACT	同接 F_ACT 之后；多脚全连	S02 脚位 V；外围/安全 H	___
U401	12	OUT1	ACT_OUT1	四脚全连 → BCM B19 逻辑位；物理腔号 H	S02 脚位 V；外围/安全 H	___
U401	13	OUT1	ACT_OUT1	四脚全连 → BCM B19 逻辑位；物理腔号 H	S02 脚位 V；外围/安全 H	___
U401	14	OUT1	ACT_OUT1	四脚全连 → BCM B19 逻辑位；物理腔号 H	S02 脚位 V；外围/安全 H	___
U401	15	OUT1	ACT_OUT1	四脚全连 → BCM B19 逻辑位；物理腔号 H	S02 脚位 V；外围/安全 H	___
U401	16	D2	ACT_D2_HW	硬件禁止低；2.2k 下拉	S02 脚位 V；外围/安全 H	___
U401	17	NC	NC_U401_17	不连接	S02 脚位 V；外围/安全 H	___
U401	18	PGND	GND	六脚全连，功率回流	S02 脚位 V；外围/安全 H	___
U401	19	PGND	GND	六脚全连，功率回流	S02 脚位 V；外围/安全 H	___
U401	20	PGND	GND	六脚全连，功率回流	S02 脚位 V；外围/安全 H	___
U401	21	SF	ACT_SF	15k 上拉，接 U101.30 (PC4)	S02 脚位 V；外围/安全 H	___
U401	22	PGND	GND	六脚全连，功率回流	S02 脚位 V；外围/安全 H	___
U401	23	PGND	GND	六脚全连，功率回流	S02 脚位 V；外围/安全 H	___
U401	24	PGND	GND	六脚全连，功率回流	S02 脚位 V；外围/安全 H	___
U401	25	NC	NC_U401_25	不连接	S02 脚位 V；外围/安全 H	___
U401	26	D1	ACT_D1_HW	默认高禁止；缓冲/反灌 H	S02 脚位 V；外围/安全 H	___
U401	27	OUT2	ACT_OUT2	四脚全连 → BCM B20 逻辑位；物理腔号 H	S02 脚位 V；外围/安全 H	___
U401	28	OUT2	ACT_OUT2	四脚全连 → BCM B20 逻辑位；物理腔号 H	S02 脚位 V；外围/安全 H	___
U401	29	OUT2	ACT_OUT2	四脚全连 → BCM B20 逻辑位；物理腔号 H	S02 脚位 V；外围/安全 H	___
U401	30	OUT2	ACT_OUT2	四脚全连 → BCM B20 逻辑位；物理腔号 H	S02 脚位 V；外围/安全 H	___
U401	31	VPWR	12V_ACT	同接 F_ACT 之后；多脚全连	S02 脚位 V；外围/安全 H	___
U401	32	CCP	ACT_CCP	33nF 到 12V_ACT，不接地	S02 脚位 V；外围/安全 H	___

器件	焊盘	脚名	网络	连接去向/处理	状态	人工勾选
U401	EP	AGND	GND	低阻接 PGND ； EP 须焊接	S02 脚位 V ； 外围/安全 H	——

CAD/线束版本：_____ 绘图/装配人：_____ 独立复核：_____ 日期：_____

VCU 参考外围器件两端连接

只覆盖已定义参考单元，不是全板生产 BOM；电阻/陶瓷电容无极性，电解需核正负极。

位号	值/候选	端1网络	端2网络	说明	人工勾选
R2011	10.0k / 0.1%	5V_LOGIC	FB_U201	反馈上阻	___
R2012	2.49k / 0.1%	FB_U201	GND	反馈下阻，靠 AGND	___
C2011	GRM32ER71H106KA12L / 10μF 50V	12V_PROT	GND	资料推荐；偏压/容量复核	___
C2012	GRM32ER71H106KA12L / 10μF 50V	12V_PROT	GND	资料推荐；偏压/容量复核	___
C2013	100nF / 50V	12V_PROT	GND	近 VIN；MPN/封装 H	___
C2014	47μF / 50V 非陶瓷	12V_PROT	GND	储能预留；ESR/MPN H	___
C2015	GRM32ER71A476KE15L / 47μF 10V	5V_LOGIC	GND	有效电容必须达表 7-1	___
C2016	GRM32ER71A476KE15L / 47μF 10V	5V_LOGIC	GND	有效电容必须达表 7-1	___
C2017	100nF / 10V	5V_LOGIC	GND	近输出；MPN/封装 H	___
R2021	10.0k / 0.1%	3V3_LOGIC	FB_U202	反馈上阻	___
R2022	4.32k / 0.1%	FB_U202	GND	反馈下阻，靠 AGND	___
C2021	GRM32ER71H106KA12L / 10μF 50V	5V_LOGIC	GND	资料推荐；偏压/容量复核	___
C2022	GRM32ER71H106KA12L / 10μF 50V	5V_LOGIC	GND	资料推荐；偏压/容量复核	___
C2023	100nF / 50V	5V_LOGIC	GND	近 VIN；MPN/封装 H	___
C2024	47μF / 50V 非陶瓷	5V_LOGIC	GND	储能预留；ESR/MPN H	___
C2025	GRM32ER71A476KE15L / 47μF 10V	3V3_LOGIC	GND	有效电容必须达表 7-1	___
C2026	GRM32ER71A476KE15L / 47μF 10V	3V3_LOGIC	GND	有效电容必须达表 7-1	___
C2027	100nF / 10V	3V3_LOGIC	GND	近输出；MPN/封装 H	___
R2031	10.0k / 0.1%	5V_SENSOR_RAW	FB_U203	反馈上阻	___
R2032	2.49k / 0.1%	FB_U203	GND	反馈下阻，靠 AGND	___
C2031	GRM32ER71H106KA12L / 10μF 50V	12V_PROT	GND	资料推荐；偏压/容量复核	___

位号	值/候选	端1网络	端2网络	说明	人工勾选
C2032	GRM32ER71H106KA12L / 10μF 50V	12V_PROT	GND	资料推荐；偏压/容量复核	——
C2033	100nF / 50V	12V_PROT	GND	近 VIN；MPN/封装 H	——
C2034	47μF / 50V 非陶瓷	12V_PROT	GND	储能预留；ESR/MPN H	——
C2035	GRM32ER71A476KE15L / 47μF 10V	5V_SENSOR_RAW	GND	有效电容必须达表 7-1	——
C2036	GRM32ER71A476KE15L / 47μF 10V	5V_SENSOR_RAW	GND	有效电容必须达表 7-1	——
C2037	100nF / 10V	5V_SENSOR_RAW	GND	近输出；MPN/封装 H	——
R3011	33Ω	CAN1_TX	CAN1_TXD_PHY	源端串阻起始值	——
R3012	10k	CAN1_TXD_PHY	3V3_LOGIC	TXD 上拉，空闲隐性	——
R3013	10k	CAN1_STB	3V3_LOGIC	STB 上拉，默认待机	——
C3011	100nF / 10V	5V_LOGIC	GND	VCC 近端	——
C3012	1μF / 10V	5V_LOGIC	GND	VCC 储能	——
C3013	100nF / 10V	3V3_LOGIC	GND	VIO 近端	——
R3014	120Ω / 1% / 0.5W，默认 DNP	CAN1_H_BUS	CAN1_L_BUS	全总线只装两端	——
R3021	33Ω	CAN2_TX	CAN2_TXD_PHY	源端串阻起始值	——
R3022	10k	CAN2_TXD_PHY	3V3_LOGIC	TXD 上拉，空闲隐性	——
R3023	10k	CAN2_STB	3V3_LOGIC	STB 上拉，默认待机	——
C3021	100nF / 10V	5V_LOGIC	GND	VCC 近端	——
C3022	1μF / 10V	5V_LOGIC	GND	VCC 储能	——
C3023	100nF / 10V	3V3_LOGIC	GND	VIO 近端	——
R3024	120Ω / 1% / 0.5W，默认 DNP	CAN2_H_BUS	CAN2_L_BUS	全总线只装两端	——
R3031	33Ω	CAN3_TX	CAN3_TXD_PHY	源端串阻起始值	——
R3032	10k	CAN3_TXD_PHY	3V3_LOGIC	TXD 上拉，空闲隐性	——
R3033	10k	CAN3_STB	3V3_LOGIC	STB 上拉，默认待机	——
C3031	100nF / 10V	5V_LOGIC	GND	VCC 近端	——

位号	值/候选	端1网络	端2网络	说明	人工勾选
C3032	1μF / 10V	5V_LOGIC	GND	VCC 储能	___
C3033	100nF / 10V	3V3_LOGIC	GND	VIO 近端	___
R3034	120Ω / 1% / 0.5W，默认 DNP	CAN3_H_BUS	CAN3_L_BUS	全总线只装两端	___
R4101	33Ω，允许 SI 验证后调整	MAX_SCK	MAX_SCK_PHY	靠 MCU 源端；三颗下游共享	___
R4102	33Ω，允许 SI 验证后调整	MAX_MOSI	MAX_MOSI_PHY	靠 MCU 源端；三颗下游共享	___
R4011	10k	MAX_CS_A	3V3_LOGIC	片选上拉	___
R4012	10k	MAX_IRQ_A	3V3_LOGIC	开漏上拉	___
R4013	10k	MAX_RST_A	GND	默认复位	___
R4014	10k	U401_CTS0	GND	流控禁用基线	___
R4015	10k	U401_CTS1	GND	流控禁用基线	___
R4016	10k	U401_CTS2	GND	流控禁用基线	___
R4017	10k	U401_CTS3	GND	流控禁用基线	___
C4011	100nF / 10V	3V3_LOGIC	GND	靠 U401.9	___
C4012	100nF / 10V	3V3_LOGIC	GND	靠 U401.43	___
C4013	100nF / 10V	3V3_LOGIC	GND	靠 U401.47	___
C4014	1μF / 6.3V	U401_V18	GND	近 48 脚，不装到 3V3	___
Y401	1.8432MHz 晶体 / CL、ESR H	U401_XIN	U401_XOUT	内部各 16pF；实际晶体待核验	___
R4021	10k	MAX_CS_B	3V3_LOGIC	片选上拉	___
R4022	10k	MAX_IRQ_B	3V3_LOGIC	开漏上拉	___
R4023	10k	MAX_RST_B	GND	默认复位	___
R4024	10k	U402_CTS0	GND	流控禁用基线	___
R4025	10k	U402_CTS1	GND	流控禁用基线	___
R4026	10k	U402_CTS2	GND	流控禁用基线	___
R4027	10k	U402_CTS3	GND	流控禁用基线	___

位号	值/候选	端1网络	端2网络	说明	人工勾选
C4021	100nF / 10V	3V3_LOGIC	GND	靠 U402.9	——
C4022	100nF / 10V	3V3_LOGIC	GND	靠 U402.43	——
C4023	100nF / 10V	3V3_LOGIC	GND	靠 U402.47	——
C4024	1μF / 6.3V	U402_V18	GND	近 48 脚，不装到 3V3	——
Y402	1.8432MHz 晶体 / CL、ESR H	U402_XIN	U402_XOUT	内部各 16pF；实际晶体待核验	——
R4031	10k	MAX_CS_C	3V3_LOGIC	片选上拉	——
R4032	10k	MAX_IRQ_C	3V3_LOGIC	开漏上拉	——
R4033	10k	MAX_RST_C	GND	默认复位	——
R4034	10k	U403_CTS0	GND	流控禁用基线	——
R4035	10k	U403_CTS1	GND	流控禁用基线	——
R4036	10k	U403_CTS2	GND	流控禁用基线	——
R4037	10k	U403_CTS3	GND	流控禁用基线	——
C4031	100nF / 10V	3V3_LOGIC	GND	靠 U403.9	——
C4032	100nF / 10V	3V3_LOGIC	GND	靠 U403.43	——
C4033	100nF / 10V	3V3_LOGIC	GND	靠 U403.47	——
C4034	1μF / 6.3V	U403_V18	GND	近 48 脚，不装到 3V3	——
Y403	1.8432MHz 晶体 / CL、ESR H	U403_XIN	U403_XOUT	内部各 16pF；实际晶体待核验	——

CAD/线束版本：_____ 绘图/装配人：_____ 独立复核：_____ 日期：_____

BCM 参考外围器件两端连接

只覆盖已定义参考单元，不是全板生产 BOM；电阻/陶瓷电容无极性，电解需核正负极。

位号	值/候选	端1网络	端2网络	说明	人工勾选
R2011	10.0k / 0.1%	5V_LOGIC	FB_U201	反馈上阻	___
R2012	2.49k / 0.1%	FB_U201	GND	反馈下阻，靠 AGND	___
C2011	GRM32ER71H106KA12L / 10μF 50V	12V_PROT	GND	资料推荐；偏压/容量复核	___
C2012	GRM32ER71H106KA12L / 10μF 50V	12V_PROT	GND	资料推荐；偏压/容量复核	___
C2013	100nF / 50V	12V_PROT	GND	近 VIN；MPN/封装 H	___
C2014	47μF / 50V 非陶瓷	12V_PROT	GND	储能预留；ESR/MPN H	___
C2015	GRM32ER71A476KE15L / 47μF 10V	5V_LOGIC	GND	有效电容必须达表 7-1	___
C2016	GRM32ER71A476KE15L / 47μF 10V	5V_LOGIC	GND	有效电容必须达表 7-1	___
C2017	100nF / 10V	5V_LOGIC	GND	近输出；MPN/封装 H	___
R2021	10.0k / 0.1%	3V3_LOGIC	FB_U202	反馈上阻	___
R2022	4.32k / 0.1%	FB_U202	GND	反馈下阻，靠 AGND	___
C2021	GRM32ER71H106KA12L / 10μF 50V	5V_LOGIC	GND	资料推荐；偏压/容量复核	___
C2022	GRM32ER71H106KA12L / 10μF 50V	5V_LOGIC	GND	资料推荐；偏压/容量复核	___
C2023	100nF / 50V	5V_LOGIC	GND	近 VIN；MPN/封装 H	___
C2024	47μF / 50V 非陶瓷	5V_LOGIC	GND	储能预留；ESR/MPN H	___
C2025	GRM32ER71A476KE15L / 47μF 10V	3V3_LOGIC	GND	有效电容必须达表 7-1	___
C2026	GRM32ER71A476KE15L / 47μF 10V	3V3_LOGIC	GND	有效电容必须达表 7-1	___
C2027	100nF / 10V	3V3_LOGIC	GND	近输出；MPN/封装 H	___
R2031	10.0k / 0.1%	4V0_MODEM	FB_U203	反馈上阻	___
R2032	3.32k / 0.1%	FB_U203	GND	反馈下阻，靠 AGND	___
C2031	GRM32ER71H106KA12L / 10μF 50V	12V_PROT	GND	资料推荐；偏压/容量复核	___

位号	值/候选	端1网络	端2网络	说明	人工勾选
C2032	GRM32ER71H106KA12L / 10μF 50V	12V_PROT	GND	资料推荐；偏压/容量复核	——
C2033	100nF / 50V	12V_PROT	GND	近 VIN；MPN/封装 H	——
C2034	47μF / 50V 非陶瓷	12V_PROT	GND	储能预留；ESR/MPN H	——
C2035	GRM32ER71A476KE15L / 47μF 10V	4V0_MODEM	GND	有效电容必须达表 7-1	——
C2036	GRM32ER71A476KE15L / 47μF 10V	4V0_MODEM	GND	有效电容必须达表 7-1	——
C2037	100nF / 10V	4V0_MODEM	GND	近输出；MPN/封装 H	——
R3011	33Ω	CAN1_TX	CAN1_TXD_PHY	源端串阻起始值	——
R3012	10k	CAN1_TXD_PHY	3V3_LOGIC	TXD 上拉，空闲隐性	——
R3013	10k	CAN1_STB	3V3_LOGIC	STB 上拉，默认待机	——
C3011	100nF / 10V	5V_LOGIC	GND	VCC 近端	——
C3012	1μF / 10V	5V_LOGIC	GND	VCC 储能	——
C3013	100nF / 10V	3V3_LOGIC	GND	VIO 近端	——
R3014	120Ω / 1% / 0.5W，默认 DNP	CAN1_H_BUS	CAN1_L_BUS	全总线只装两端	——
R3021	33Ω	CAN2_TX	CAN2_TXD_PHY	源端串阻起始值	——
R3022	10k	CAN2_TXD_PHY	3V3_LOGIC	TXD 上拉，空闲隐性	——
R3023	10k	CAN2_STB	3V3_LOGIC	STB 上拉，默认待机	——
C3021	100nF / 10V	5V_LOGIC	GND	VCC 近端	——
C3022	1μF / 10V	5V_LOGIC	GND	VCC 储能	——
C3023	100nF / 10V	3V3_LOGIC	GND	VIO 近端	——
R3024	120Ω / 1% / 0.5W，默认 DNP	CAN2_H_BUS	CAN2_L_BUS	全总线只装两端	——
R3015	0Ω	CAN1_RX	CAN1_WAKE_RXD	只扇出到输入 PC12；不接推挽输出	——
R3016	10k	CAN1_WAKE_RXD	3V3_LOGIC	掉电 RXD 高阻时偏置	——
R4011	150Ω / 1% / 0.25W	ACT_FB_RAW	GND	电流取样，不可遗漏	——
R4012	15k	ACT_SF	3V3_LOGIC	SF 上拉，不能改 4.7k	——

位号	值/候选	端1网络	端2网络	说明	人工勾选
R4013	4.7k	ACT_FB_RAW	ACT_FB_ADC	ADC 串阻起始值；钳位电路仍 H	——
R4014	2.2k	ACT_IN1_HW	GND	抵抗内部拉流	——
R4015	2.2k	ACT_IN2_HW	GND	抵抗内部拉流	——
R4016	2.2k	ACT_EN_HW	GND	默认睡眠	——
R4017	2.2k	ACT_D2_HW	GND	默认禁止	——
R4018	2.2k	ACT_D1_HW	3V3_LOGIC	高禁止；掉电反灌须核验	——
C4011	33nF / 50V	ACT_CCP	12V_ACT	电荷泵，不接地	——
C4012	1nF / 10V	ACT_FB_RAW	GND	FB 滤波起始值	——
C4013	100nF / 50V	12V_ACT	GND	近桥去耦	——
C4014	10μF / 50V	12V_ACT	GND	陶瓷去耦	——
C4015	470μF / 35V 低 ESR	12V_ACT	GND	再生/浪涌/纹波 H	——

CAD/线束版本：_____ 绘图/装配人：_____ 独立复核：_____ 日期：_____

MCU 到关键芯片的对端检查

串阻两侧不能用同名标签短接；请求信号与经过硬件许可门控的 HW 输出不是同一网。

板	信号	起点	终点	网络/条件	人工勾选
VCU	CAN1 TX	U101.109 (PD1)	R3011 → U301.1	CAN1_TX / CAN1_TXD_PHY	___
VCU	CAN1 RX	U301.4	U101.108 (PD0)	CAN1_RX	___
VCU	CAN2 TX	U101.67 (PB13)	R3021 → U302.1	CAN2_TX / CAN2_TXD_PHY	___
VCU	CAN2 RX	U302.4	U101.66 (PB12)	CAN2_RX	___
VCU	CAN3 TX	U101.99 (PA15)	R3031 → U303.1	CAN3_TX / CAN3_TXD_PHY	___
VCU	CAN3 RX	U303.4	U101.89 (PA8)	CAN3_RX	___
BCM	CAN1 TX	U101.83 (PD1)	R3011 → U301.1	CAN1_TX / CAN1_TXD_PHY	___
BCM	CAN1 RX	U301.4	U101.82 (PD0)	CAN1_RX	___
BCM	CAN2 TX	U101.52 (PB13)	R3021 → U302.1	CAN2_TX / CAN2_TXD_PHY	___
BCM	CAN2 RX	U302.4	U101.51 (PB12)	CAN2_RX	___
BCM	CAN1 独立唤醒	U301.4 / CAN1_RX	R3015 → U101.81 (PC12)	EXTI12；不抢急停 EXTI0	___
VCU	MAX_SCK	U101.34 (PA5)	R4101 → U401/U402/U403.4	MAX_SCK；三片共用	___
VCU	MAX_MOSI	U101.36 (PA7)	R4102 → U401/U402/U403.6	MAX_MOSI；三片共用	___
VCU	MAX_MISO	U101.35 (PA6)	直连 → U401/U402/U403.3	MAX_MISO；三片共用	___
VCU	MAX_CS_A	U101.1 (PE2)	U401.5	MAX_CS_A	___
VCU	MAX_IRQ_A	U101.53 (PE7)	U401.7	MAX_IRQ_A	___
VCU	MAX_RST_A	U101.4 (PE5)	U401.8	MAX_RST_A	___
VCU	MAX_CS_B	U101.2 (PE3)	U402.5	MAX_CS_B	___
VCU	MAX_IRQ_B	U101.54 (PE8)	U402.7	MAX_IRQ_B	___
VCU	MAX_RST_B	U101.5 (PE6)	U402.8	MAX_RST_B	___
VCU	MAX_CS_C	U101.3 (PE4)	U403.5	MAX_CS_C	___

板	信号	起点	终点	网络/条件	人工勾选
VCU	MAX_IRQ_C	U101.55 (PE9)	U403.7	MAX_IRQ_C	——
VCU	MAX_RST_C	U101.26 (PF2)	U403.8	MAX_RST_C	——
BCM	ACT_FB	U401.8 → R4011/R4013/限幅 H	U101.22 (PA2)	ACT_FB_ADC	——

CAD/线束版本：_____ 绘图/装配人：_____ 独立复核：_____ 日期：_____

BCM 35P 逻辑接口——非厂家腔号

必须取得厂图并按插合面/出线面核验后另出物理腔号图；当前不得直接压接生产线束。

逻辑槽位	厂家腔号	网络	方向	对端	回流/注意	勾选
B01	H：厂家腔号未确认	12V_IN_A	输入	12V 配电正极	等规格并联	___
B02	H：厂家腔号未确认	12V_IN_B	输入	12V 配电正极	等规格并联	___
B03	H：厂家腔号未确认	12V_IN_C	输入	12V 配电正极	等规格并联	___
B04	H：厂家腔号未确认	12V_IN_D	输入	12V 配电正极	等规格并联	___
B05	H：厂家腔号未确认	PWR_RETURN_A	功率回流	12V 配电地	不借信号地	___
B06	H：厂家腔号未确认	PWR_RETURN_B	功率回流	12V 配电地	不借信号地	___
B07	H：厂家腔号未确认	PWR_RETURN_C	功率回流	12V 配电地	不借信号地	___
B08	H：厂家腔号未确认	PWR_RETURN_D	功率回流	12V 配电地	不借信号地	___
B09	H：厂家腔号未确认	K1_OUT	输出	负载1正极	负载负线回外部汇流排	___
B10	H：厂家腔号未确认	K2_OUT	输出	负载2正极	负载负线回外部汇流排	___
B11	H：厂家腔号未确认	K3_OUT	输出	负载3正极	负载负线回外部汇流排	___
B12	H：厂家腔号未确认	K4_OUT	输出	负载4正极	负载负线回外部汇流排	___
B13	H：厂家腔号未确认	K5_OUT	输出	负载5正极	负载负线回外部汇流排	___
B14	H：厂家腔号未确认	K6_OUT	输出	负载6正极	负载负线回外部汇流排	___
B15	H：厂家腔号未确认	K7_OUT	输出	负载7正极	负载负线回外部汇流排	___
B16	H：厂家腔号未确认	K8_OUT	输出	负载8正极	负载负线回外部汇流排	___
B17	H：厂家腔号未确认	LOCK_PWR_OUT	输出	锁正极	LOCK_RETURN	___
B18	H：厂家腔号未确认	LOCK_RETURN	回流	锁负极	板内 PGND	___
B19	H：厂家腔号未确认	ACT_OUT1	双向功率	推杆线1	与 OUT2 成对，不接地	___
B20	H：厂家腔号未确认	ACT_OUT2	双向功率	推杆线2	与 OUT1 成对，不接地	___
B21	H：厂家腔号未确认	CAN1_H	双向	主干 H	与 L 双绞	___

逻辑槽位	厂家腔号	网络	方向	对端	回流/注意	勾选
B22	H：厂家腔号未确认	CAN1_L	双向	主干 L	与 H 双绞	___
B23	H：厂家腔号未确认	CAN1_REF	参考	主干参考地	非负载回流	___
B24	H：厂家腔号未确认	CAN2_H	双向	扩展 H	与 L 双绞	___
B25	H：厂家腔号未确认	CAN2_L	双向	扩展 L	与 H 双绞	___
B26	H：厂家腔号未确认	CAN2_REF	参考	扩展参考地	非负载回流	___
B27	H：厂家腔号未确认	BCM_TX	输出	对端 RX	电平 H	___
B28	H：厂家腔号未确认	BCM_RX	输入	对端 TX	电平 H	___
B29	H：厂家腔号未确认	UART_REF	参考	对端参考地	非负载回流	___
B30	H：厂家腔号未确认	WAKE_IN	输入	12V 唤醒请求	调理；与系统参考地同域	___
B31	H：厂家腔号未确认	ESTOP_SENSE	检测	独立辅助 NC	ESTOP_RETURN	___
B32	H：厂家腔号未确认	ESTOP_RETURN	检测回流	独立辅助 NC	不加载 VCU 主链	___
B33	H：厂家腔号未确认	LOCK_SENSE	检测	锁干接点	仅检测电流	___
B34	H：厂家腔号未确认	LOCK_SENSE_RETURN	检测回流	锁干接点	非锁功率负线	___
B35	H：厂家腔号未确认	RESERVED	不接	空腔堵头	禁止私接电源	___

CAD/线束版本：_____ 绘图/装配人：_____ 独立复核：_____ 日期：_____

26 项试验记录（填写实测，不自动合格）

程序及限值来源见主手册 08 章；本册仅记录摘要，波形/温升/数据需独立附件。

编号	项目	板号/版本/条件	实测值	限值依据	证据编号	结论	测试/复核/日期
T01	文件与实物一致性						
T02	断电电阻与连续性						
T03	分阶段首次上电						
T04	电源轨与纹波						
T05	默认关闭与下载						
T06	复位欠压再使能						
T07	Buck 负载与热						
T08	传感器端口隔离						
T09	通信外设反灌						
T10	CAN 物理层						
T11	MAX/12 UART						
T12	BMS/无线						
T13	继电器/K1						

编号	项目	板号/版本/条件	实测值	限值依据	证据编号	结论	测试/复核/日期
T14	锁与反馈	_____	_____	_____	_____	_____	_____
T15	推杆方向与限位	_____	_____	_____	_____	_____	_____
T16	推杆带载/堵转/再生	_____	_____	_____	_____	_____	_____
T17	4G 电源维护	_____	_____	_____	_____	_____	_____
T18	SHT 热偏差	_____	_____	_____	_____	_____	_____
T19	急停断线短线	_____	_____	_____	_____	_____	_____
T20	看门狗与锁存	_____	_____	_____	_____	_____	_____
T21	八轴/抱闸/接触器	_____	_____	_____	_____	_____	_____
T22	断地电流路径	_____	_____	_____	_____	_____	_____
T23	同时负载/外壳热	_____	_____	_____	_____	_____	_____
T24	线束机械环境	_____	_____	_____	_____	_____	_____
T25	干扰预检回归	_____	_____	_____	_____	_____	_____
T26	最终放行	_____	_____	_____	_____	_____	_____

CAD/线束版本：_____ 绘图/装配人：_____ 独立复核：_____ 日期：_____