

历史 PL-only：`const.xdc`，50 MHz 输入与板外 IO；不作为当前 PYNQ 的约束

此图仅说明历史纯 PL 基准工程；三份 bitstream 各 4 045 687 B。
当前入口：`board/vivado_zynq7000_xc7z020_pynq/build.tcl`，顶层 `pynq_wrapper`，PS7 FCLK0 配置 100 MHz，源集与工件身份以发布 manifest 为准。