


写法	覆盖计数（in/out）	结果
A：端口时钟 + 20 ns delay	3 / 0（未归零）	WNS −18.481 ns，失败端点 7 972
B：虚拟位时钟 8680.556 ns	0 / 0	`uart_rxd` −17.623、`uart_txd` −27.105
D：虚拟时钟取整 8680 ns	0 / 0	−17.067 / −17.661，仍违反
E：LED 用 10 μs 虚拟时钟	0 / 0	`led` setup −13.888、hold −18.452
F：全部 `false_path` + 形式 delay	**0 / 0**	7 端口 untimed，最差路径回到内部 CPU 路径

机理：input/output delay 大于捕获时钟周期（10 ns）时，requirement 塌缩为一个 `clk_100m` 周期甚至为负——Vivado 判为违反而非恒满足；`false_path` 只使路径退出判定，不移除 `no_input_delay` / `no_output_delay` 计数，故交付版两类约束并用。机检脚本 `build/check_io_signoff.py` 实测 PASS（7/7）。