

速度/分辨率可选的 24位 高速差动ΔΣ ADC

特点

- 输出速率高达 3.5kHz
- 可选速度/分辨率
- 输出速率为 880Hz 时的噪声为 2µV_{RMS}
- 输出速率为 6.9Hz 并采用同时 50/60Hz 抑制时的 噪声为 200nV_{RMS}
- 0.0005% INL, 无失码
- 自动睡眠方式在 6.9Hz 条件下只需 20μA 工作电流
- 失调电压低于 5μV (4.5V < V_{CC} < 5.5V , -40℃至 85℃)
- 具有 GND 至 V_{CC} 共模范围的差动输入和差动基准
- 无延迟,每次变换都是准确的(即使是在输入阶跃 之后)
- 内部振荡器——无需外部元件
- 采用窄式 16 引脚 SSOP 封装的 24 位 ADC
- 引脚与 LTC2410 兼容

应用

- 高速复用
- 衡器
- 自动量程6位DVM
- 直接温度测量
- 高速数据采集

描述

LTC®2440 是一种具有 5ppm INL 和 $5\mu V$ 失调电压的高速 24 位无延迟 $\Delta\Sigma$ (No Latency $\Delta\Sigma^{\text{mt}}$) ADC。它采用了能实现可变速度和分辨率(且无等待时间) 的专有 $\Delta\Sigma$ 架构。通过一个简单的串行接口可以设置 10种不同的速度/分辨率组合 $(6.9\text{Hz}/200\text{nV}_{RMS})$ 至 $3.5\text{kHz}/25\mu V_{RMS}$)。另一种做法是把一个引脚连接至高电平或低电平,即可容易地选择一种快速 $(880\text{Hz}/2\mu V_{RMS})$ 或超低噪声 $(6.9\text{Hz}, 200\text{nV}_{RMS}, 50/60\text{Hz}$ 抑制) 的速度/分辨率组合。准确度 (偏置、满量程、线性、漂移) 和功耗与所选择的速度无关。由于没有等待时间,因此可以在变换之间改变速度/分辨率而不使性能发生任何劣化。


在每个变换周期之后,LTC2440 自动进入低功耗的睡眠状态。通过延长睡眠状态的时间即可降低功耗。例如,当工作于 3.5kHz 变换速度条件下、但以100Hz 的速率读取数据时,平均吸收电流为 240μA (1.1mW),而在 7Hz 输出速率条件下读取数据时的平均吸收电流仅 25μA (125μW)。

LTC2440 通过一个与 LTC2410 兼容的灵活三线 或四线式数字接口进行通信。


ΔT, LTC 和LT 是被特公司的注册商标 No Latency ΔΣ 是被特公司的商标。

典型应用

简单的 24 位双速采集系统



速度与 RMS 噪声的关系曲线



2440



绝对最大额定值(注1、2)

电源电压 (Vcc) 至 GND0.3V 至 7V
模拟输入引脚电压至 GND0.3V 至 (Vcc + 0.3V)
基准输入引脚电压至 GND0.3V 至 (Vcc + 0.3V)
数字输入电压至 GND0.3V 至 (V _{CC} + 0.3V)
数字输出电压至 GND0.3V 至 (V _{CC} + 0.3V)
工作温度范围
LTC2440C 0℃至 70℃
LTC2440I40℃至85℃
存储温度范围65℃至150℃
引脚温度(焊接时间10秒)300℃

封装/订购信息

TOP V	IEW	产品型号
GND 1 V _{CC} 2 REF ⁺ 3 REF ⁻ 4	16 GND 15 BUSY 14 Fo 13 SCK 12 SDO	LTC2440CGN LTC2440IGN
IN- 6	11 CS	GN 器件标记
SDI [7]	10 EXT 9 GND	2440
GN PAC 16-LEAD PLA T _{JMAX} = 125°C, €	STIC SSOP	24401

对于规定工作温度范围更宽的器件,请咨询凌特公司。

电特性 凡标注 ●表示该指标适合整个工作温度范围,否则仅指 T_A = 25℃。(注 3、4)

参数	条件		最小值	典型值	最大值	单位
分辨率 (无漏码)	0.1V ≤ V _{REF} ≤ V _{CC} , -0.5V • V _{REF} ≤ V _{IN} ≤ 0.5 • V _{REF} , (注 5)	•	24	1	barli -	位
积分非线性	$V_{CC} = 5V \cdot REF^+ = 5V \cdot REF^- = GND \cdot V_{INCM} = 2.5V \cdot (注 6)$ REF ⁺ = 2.5V · REF ⁻ = GND · $V_{INCM} = 1.25V \cdot (注 6)$	•		5 3	15	V _{REF} 的 ppm V _{REF} 的 ppm
失調误差	$2.5V \le REF^+ \le V_{CC}$, $REF^- = GND$, $GND \le IN^+ = IN^- \le V_{CC}$ ($\stackrel{\cdot}{\cong}$ 12)	•	-/	2.5	5	μV
失调误差漂移	$2.5V \le REF^+ \le V_C$, $REF^- = GND$, $GND \le IN^+ = IN^+ \le V_{CC}$			20		nV/°C
正満量程误差	REF ⁺ = 5V · REF ⁻ = GND · IN ⁺ = 3.75V · IN ⁻ = 1.25V REF ⁺ = 2.5V · REF ⁻ = GND · IN ⁺ = 1.875V · IN ⁻ = 0.625V	•		10 10	30 50	V _{REF} 的 ppm V _{REF} 的 ppm
正满量程误差漂移	2.5V \(\text{REF}^+ \(\text{V}_{CC} \) \(\text{REF}^- = \text{GND} \) \(\text{IN}^+ = 0.75 \cdot \text{REF}^+ \cdot \text{IN}^- \(\text{IN}^- \) \(\text{EEF}^+ \)	U		0.2		V _{REF} 的 ppm/°C
负满量程误差	REF ⁺ = 5V , REF ⁻ = GND , IN ⁺ = 1.25V , IN ⁻ = 3.75V REF ⁺ = 2.5V , REF ⁻ = GND , IN ⁺ = 0.625V , IN ⁻ = 1.875V	•		10 10	30 50	V _{REF} 的 ppm V _{REF} 的 ppm
负满量程误差漂移	$2.5V \le REF^+ \le V_{CC} \cdot REF^- = GND \cdot IN^+ = 0.25 \cdot REF^+ \cdot IN^- = 0.75 \cdot REF^+$			0.2		V _{REF} 的 ppm/°C
总未调整误差	$5V \le V_{CC} \le 5.5V$, REF ⁺ = 2.5V , REF ⁻ = GND , $V_{INCM} = 1.25V$ $5V \le V_{CC} \le 5.5V$, REF ⁺ = $5V$, REF ⁻ = GND , $V_{INCM} = 2.5V$ REF ⁺ = $2.5V$, REF ⁻ = GND , $V_{INCM} = 1.25V$, (注 6)			15 15 15		V _{REF} 的 ppm V _{REF} 的 ppm V _{REF} 的 ppm
输入共模抑制 DC	$2.5V \le REF^+ \le V_{CC}$, $REF^- = GND$, $GND \le IN^- = IN^+ \le V_{CC}$			120		dB

模拟输入和基准 凡标注●表示该指标适合整个工作温度范围,否则仅指 TA = 25℃。(注 3)

符号	参数	条件		最小值	典型值	最大值	单位
IN*	绝对/共模 IN* 电压		•	GND - 0.3V		V _{CC} + 0.3V	٧
IN ⁻	绝对/共模 IN" 电压		•	GND - 0.3V		$V_{CC} + 0.3V$	٧
V _{IN}	输入差动电压范围 (IN* – IN⁻)		•	-V _{REF} /2		V _{REF} /2	V
REF ⁺	绝对/共模 REF ⁺ 电压		•	0.1		V _{CC}	٧
REF	绝对/共模 REF ⁻ 电压		•	GND		$V_{\rm CC}-0.1V$	٧
V _{REF}	基准差动电压范围 (REF* - REF")		•	0.1		V _{CC}	٧
C _S (IN ⁺)	IN* 取样电容				5		pF
C _S (INT)	IN ⁻ 取样电容				5		pF
C _S (REF ⁺)	REF* 取样电容				5		pF
C _S (REF ⁻)	REF ⁻ 取样电容			No.	5		pF
I _{DC_LEAK} (IN ⁺)	IN+ DC 漏电流	CS = V _{CC} · IN ⁺ = GND	•	-100	10	100	nA
I _{DC_LEAK} (IN ⁻)	IN DC 漏电流	CS = V _{CC} · IN = GND		-100	10	100	nA
I _{DC_LEAK} (REF ⁺)	REF ⁺ DC 漏电流	CS = V _{CC} · REF ⁺ = 5V	•	-100	10	100	nA
I _{DC_LEAK} (REF ⁻)	REF ⁻ DC 漏电流	CS = V _{CC} · REF ⁻ = GND	•	-100	10	100	nA

数字输入和数字输出 凡标注●表示该指标适合整个工作温度范围,否则仅指 TA = 25℃。(注 3)

符号	参数	条件	- }	最小值	典型值 最大值	单位
V _{IH}	高电平输入电压 CS,F ₀	4.5V≤ V _{CC} ≤ 5.5V	•	2.5		V
V _{IL}	低电平输入电压 CS、F ₀	4.5V ≤ V _{CC} ≤ 5.5V	•		8.0	V
V _{IH}	高电平输入电压 SCK	4.5V ≤ V _{CC} ≤ 5.5V (注 8)	•	2.5	0 -0	٧
V _{IL}	低电平输入电压 SCK	4.5V < V _{CC} < 5.5V (注: 8)	•		0.8	V
I _{IN}	数字输入电流 CS、F ₀	$0V \le V_{IN} \le V_{CC}$	•	-10	10	μА
I _{IN}	数字输入电流 SCK	0V ≤ V _{IN} ≤ V _{CC} (注 8)	•	-10	10	μА
C _{IN}	数字输入电容 CS、F ₀				10	pF
C _{IN}	数字输入电容 SCK	(注 8)			10	pF
V _{OH}	高电平输出电压 SDO,BUSY	$I_0 = -800 \mu A$	•	V _{CC} - 0.5V		V
V _{OL}	低电平输出电压 SDO,BUSY	I ₀ = 1.6mA	•		0.4V	V
V _{OH}	高电平输出电压 SCK	I ₀ = -800μA (注 9)	•	V _{CC} - 0.5V		V
V _{OL}	低电平输出电压 SCK	I ₀ = 1.6mA (注 9)	•		0.4V	٧
I _{OZ}	高阻抗输出泄漏 SDO		•	-10	10	μА



电源要求 凡标注 • 表示该指标适合整个工作温度范围,否则仅指 T_A=25℃。(注3)

符号	参数	条件		最小值	典型值	最大值	单位
V _{CC}	电源电压		•	4.5		5.5	V
Icc	电源电流 转换模式 睡眠模式	<u>CS</u> = 0V (注 7) <u>CS</u> = V _{CC} (注 7)	•		8	11 30	mA μΑ

定 时 特 性 凡标注 ● 表示该指标适合整个工作温度范围,否则仅指 T_A = 25℃。(注3)

符号	参数	条件		最小值	典型值	最大值	単位
f _{EOSC}	外部振荡器频率范围		•	0.1		20	MHz
t _{HEO}	外部振荡器高周期		•	25		10000	ns
t _{LEO}	外部振荡器低周期		•	25		10000	ns
tconv	变换时间	OSR = 256 (SDI = 0) OSR = 32768 (SDI = 1)	:	0.99 126	1.13 145 40000 • OS	1.33 170 R	ms ms
		外部振荡器(注10)	•		f _{EOSC}		ms
f _{ISCK}	内部 SCK 頻率	内部振荡器 (注9) 外部振荡器(注9、10)	•	0.8	0.9 f _{EOSC} /10	1	MHz Hz
D _{ISCK}	内部 SCK 占空比	(注9)	•	45		55	%
fesck	外部 SCK 頻率范围	(注8)	•	- 2	100	20	MHz
t _{LESCK}	外部 SCK 低周期	(注8)	•	25			ns
t _{HESCK}	外部 SCK 高周期	(注8)	•	25	73		ns
t _{DOUT_ISCK}	内部 SCK 32 位数据输出时间	内部振荡器 (注9、11) 外部振荡器 (注9、10)	•	41.6	35.3 320/f _{EOSC}	30.9	μs s
†DOUT_ESCK	外部 SCK 32 位数据输出时间	(注8)	•		32/f _{ESCK}		s
t ₁	CS↓至 SDO 低阻抗		•	0		200	ns
t ₂	CS↑至 SDO 高阻抗		•	0		200	ns
t ₃	CS ↓ 至 SCK ↓	(注9)			5		μS
t ₄	CS↓至 SCK↑	(注8)			5	14	μS
t _{KQMAX}	SCK↓至 SDO 有效		•			200	ns
t _{KQMIN}	SCK↓后 SDO 保持	(往5)	•	15		/ J. U	ns
t ₅	CS↓前 SCK 设定		•	50			ns
t ₆	CS ↓ 后 SCK 保持		•			50	ns
t ₇	SCK † 前 SDI 设定		•	10	注 5		ns
t ₈	SCK ↑ 后 SDI 保持		•	10	注 5		ns

注1:绝对最大额定值是指超出该值则器件的寿命可能会受 损。

注2:所有的电压值均以 GND 为基准。

注 3: V_{CC} = 4.5V 至 5.5V,除非特别注明。

 $V_{REF} = REF^+ - REF^- + V_{REFCM} = (REF^+ + REF^-)/2$;

 $V_{IN} = IN^{+} - IN^{-} \cdot V_{INCM} = (IN^{+} + IN^{-}) / 2$

往4:F_O 引脚与 GND 或外部变换时钟脉冲源相连(f_{BOSC}= 10MHz,除非特别注明。)

注5:由设计提供保证,未经测试。

注6:积分非线性被定义为代码相对于穿过转换曲线的实际端 点的直线的偏差。该偏差是从量化范围的中心开始测量 的。 注7:变换器采用内部振荡器。

往8:此时变换器处于外部 SCK 操作模式,以把 SCK 引脚用作一 个数字输入。在数据输出期间驱动 SCK 的时钟信号的频率 为 f_{ESCK},并以 Hz 来表示。

注9:此时变换器处于内部 SCK 操作模式,以把 SCK 引脚用作一 个数字输出。在这种操作方式中,SCK 引脚具有 C_{LOAD} = 20pF 的总等效负载电容。


往10:外部振荡器连接至Fo引脚。外部振荡器頻率fEOSC以Hz 来表示。

注11:变换器使用内部振荡器。F_O=0V。


注12:由设计和测试相关提供保证。


TECHNOLOGY


典型性能特征





2440 604

























典型性能特征

























24401

典型性能特征


- 満量程误差与温度的关系




+ 满量程误差与温度的关系




失调误差与 V_{CC} 的关系曲线




失调误差与变换率的关系




失调误差与 V_{INCM} 的关系




RMS 噪声与温度的关系




失调误差与温度的关系



INL 与输出速率的关系 (OSR = 128) 外部时钟扫描 10MHz 至 20MHz



RMS 噪声与输出速率的关系 (OSR = 128) 外部时钟



2440f



引脚功能

GND(引脚1、8、9、16): 地。多个接地引脚在内部 相连以实现最佳的接地电流流动和 V_{CC} 去耦。利用 低阻抗连接将所有这些引脚与接地平面相连。为了 进行正确的操作,这四个引脚均必须接地。

V_{CC}(引脚 2):正电源电压。利用一个与尽可能靠近 器件的 0.1 μF 陶瓷电容器相并联的 10μF 钽电容器将 该引脚旁路至地。

REF⁺(引脚 3)、REF⁻(引脚 4):差动基准输入。这 些引脚上的电压可以是 GND 至 V_{CC} 之间的任何数 值,只要基准正输入 REF⁺保持得比基准负输入 REF⁻正至少 0.1 V。

 IN^+ (引脚 5)、 IN^- (引脚 6):差动模拟输入。这些引脚上的电压可以是 GND = 0.3V 和 $V_{CC} + 0.3V$ 之间的任何数值。在这一界限内,变换器双极输入范围 $(V_{IN} = IN^+ - IN^-)$ 从 $-0.5 \cdot (V_{REF})$ 一直到 $0.5 \cdot (V_{REF})$ 。在该输入范围之外,变换器将生成独特的过量程和欠量程输出代码。

SDI(引脚7):串行数据输入。该引脚用于选择变换器的速度/分辨率。如果,SDI引脚接地(与LTC2410引脚兼容),则该器件将以800Hz 频率和21位有效分辨率进行数据输出。通过把 SDI 连接至高电平,该变换器可进入超低噪声模式(200nV_{RMS}),且在6.9Hz输出速率条件下具有同时50/60Hz抑制。在变换或睡眠状态下,SDI可随时被驱动至逻辑高电平或低电平以改变速度/分辨率。紧跟在数据输出周期之后的变换将是有效的,并在新选择的速度/分辨率条件下进行。在数据输出周期中,SDI还可以在SCK的控制下通过一个串行输入数据流来设置。共有10种速度/分辨率范围(从6.9Hz/200nV_{RMS}至3.5kHz/21 μV_{RMS})可供选择。在一次新选择之后的第一个变换是有效的,并在新选择的速度/分辨率条件下执行。

EXT (引脚 10):内部/外部 SCK 选择引脚。该引脚用来选择用于数据输出的内部或外部 SCK。如果EXT 被连接至低电平 (与 LTC2410 引脚兼容),则该器件处于外部 SCK 模式,且数据在用户施加的串行时钟的控制下移出器件。如果 EXT 被连接至高电平,则选择的是内部串行时钟模式。器件将生成自己的

SCK 信号并在 SCK 引脚上输出。帧信号 BUSY (引脚 15) 走低,表示正在输出数据。

CS(引脚11): 低态有效数字输入。该引脚上的低电 平信号使能 SDO 数字输出并唤醒 ADC。在每次变换 之后,ADC 自动进入睡眠状态,而且只要 CS 为高电 平,它就将保持这种低功耗状态。在数据输出转移 期间,CS 引脚上的低电平至高电平转换将中断数据 转移,并起动一个新的变换。

SDO (引脚 12): 三态数字输出。在数据输出期间,该引脚被用作串行数据输出。当芯片选择引脚 CS 为高电平时 (CS = V_{CC}), SDO 引脚处于高阻抗状态。在变换和睡眠期间,该引脚被用作变换状态输出。可通过将 CS 拉至低电平来监视变换状态。

SCK (引脚13): 双向数字时钟引脚。在内部串行时钟操作模式下,SCK 在数据输出期间被用作内部串行接口时钟用数字输出。在外部串行时钟操作模式下,SCK 在数据输出期间被用作外部串行接口时钟用数字输入。串行时钟操作模式由加在 EXT 引脚上的逻辑电平来决定。

 F_O (引脚 14):频率控制引脚。它是控制内部变换时钟的数字输入。当 F_O 连接至 V_{CC} 或 GND 时,变换器采用其振荡频率为 9MHz 的内部振荡器。变换率由所选的 OSR 决定,这样, $t_{CONV} = 0.04$ • OSR/9000 (OSR = 256 时, $t_{CONV} = 1.137$ ms;OSR = 32768 时, $t_{CONV} = 146$ ms)。OSR = 256 时,第一个零值位于8/ $t_{CONV} = 7$ kHz;OSR = 32768 时,第一个零值位于55Hz (同时 50/60Hz 抑制)。

当采用一个频率为 f_{EOSC} 的振荡器对 F_O 进行驱动时, 变换时间变为 $t_{CONV} = 40000 \cdot OSR/f_{EOSC}$ (单位为ms), 第一个零值仍位于 $8/t_{CONV}$ 。

BUSY(引脚15):变换进行指示器。为了与LTC2410 兼容,该引脚应与地相连。当变换在进行之中时, 该引脚为高电平,若走低则表示变换已完成且数据 已准备就绪。在睡眠和数据输出状态下,该引脚保 持低电平。当数据输出状态结束时,该引脚走高, 表示一个新的变换已经开始。

24401



功能方框图




图1:功能方框图

测试电路



应用信息

变换器工作

变换器工作周期

LTC2440 是一种具有一个简单易用的三线式串行接口的高速 ΔΣ 模数变换器 (见图 1)。其工作包括三种状态。变换器工作周期始于变换操作,随后是低功耗睡眠状态,最终是数据输出 (见图 2)。三线式接口由串行数据输出 (SDO)、串行时钟 (SCK) 和芯片选择 (CS) 所组成。接口、定时、工作周期和数据输出格式均与 LTC2410 兼容。




图 2:LTC2440 的状态转换示意图



一开始,LTC2440 执行变换操作。一旦变换完成,则器件进入睡眠状态。在睡眠状态下,功耗降至10μA以下。只要 CS 为高电平,则器件将保持睡眠状态。当变换器处于睡眠状态时,变换结果无限期地保留在一个静态移位寄存器中。

一旦 CS 被拉至低电平,则器件开始输出变换结果。变换结果中没有等待时间。数据输出对应于刚刚完成的变换。该结果在串行时钟 (SCK) 的控制下移出串行数据输出引脚 (SDO)。数据在 SCK 脉冲的下降沿被更新,使得用户能够可靠地将数据锁定于 SCK 脉冲的上升沿 (见图 3)。当从 ADC 读出了 32 个位或当 CS 被拉至高电平时,数据输出状态终止。该器件自动启动一个新的变换,上述循环周而复始。

LTC2440 通过对 CS、SCK 和 EXT 引脚的定时控制可提供几种灵活的操作模式 (内部或外部 SCK)。 这些模式不需要对配置寄存器进行设置,而且它们不会干扰上述的循环操作。有关这些操作模式的详细说明请参阅"串行接口定时模式"部分。

使用容易

LTC2440 的数据输出没有等待时间、滤波器稳定 延迟或与变换周期相关联的多余数据。在变换与输 出数据之间存在著一对一的对应关系。因此,多个 模拟电压的复用是容易的。速度/分辨率调整可在没 有稳定误差的情况下在两个变换之间无缝进行。

LTC2440 每个变换周期都要进行失调和满量程校准。对用户而言,该校准是透明的,且对上述循环操作没有影响。进行连续校准的长处在于能够获得相对于时间、电源电压变化和温度漂移的极其稳定的失调和满量程读数。

上电时序

当电源电压 V_{CC} 降至约 2.2V 以下时,LTC2440 自动进入内部复位状态。这一特点保证了变换结果 和串行接口模式选择的完整性。

当 V_{CC} 电压升至该临界门限值以上时,该变换器将生成一个持续时间约 0.5ms 的内部上电复位 (POR) 信号。POR 信号将所有的内部寄存器清零。在 POR 信号之后,LTC2440 开始一个正常的变换周期并按照上述的一系列状态进行操作。如果电源电压在 POR 时间间隔结束之前恢复至工作电压范围之内 (4.5V 至 5.5V),则 POR 信号之后的第一个变换结果在器件的规格之内是准确的。

基准电压范围

该变换器采用了一个真正的差动外部基准电压。REF⁺和REF⁻引脚的绝对/共模电压规格适用于从GND至V_{CC}的整个范围。为了实现正确的变换器操作,REF⁺引脚电压必须始终比REF⁻引脚电压正。

LTC2440 可采用一个 0.1 V 至 V_{CC} 的差动基准电压。变换器输出噪声由前端电路的热噪声所决定,这样,其单位为 mV 的数值相对于基准电压几乎是恒定的。基准电压的下降将不会显著提高变换器的有效分辨率。而另一方面,基准电压的降低将会改善变换器的总体 INL 性能。

输入电压范围

模拟输入是真正的差动信号,并具有用于 IN^+ 和 IN^- 输入引脚的 GND-0.3V 至 $V_{CC}+0.3V$ 的绝对/共模范围。在这些界限之外,ESD保护器件开始接通,而且,由输入漏电流引起的误差迅速增加。在这些界限之内,LTC2440 对双极差动输入信号 $V_{IN}=IN^+$ $-IN^ (-FS=-0.5 • V_{REF}$ 至 $+FS=0.5 • V_{REF}$) 进行变换,其中, $V_{REF}=REF^+-REF^-$ 。在该范围之外,变换器采用不同的输出代码来指示过量程或欠量程状态。

TECHNOLOGY TECHNOLOGY

输出数据格式

LTC2440 串行输出数据流的长度为 32 位。前三位代表状态信息,表示符号和变换状态。后面的 24 位为变换结果,MSB 首位。剩下的 5 位是 24 位分辨率水平以外的子 LSB,可以在求平均值时算入,也可以在不损失分辨率的情况下予以舍弃。在超高分辨率模式下,能实现高于 24 有效位的性能(见表 3)。在这些条件下,子 LSB 包含于变换结果之中,并代表 24 位分辨率水平以外的有用信息。第三位和第四位还一道被用来指示欠量程状态(差动输入电压低于-FS)或过量程状态(差动输入电压高于+FS)。

第 31 位 (第一个输出位) 是变换结束 (EOC) 指示符。只要 CS 引脚为低电平,则在变换和睡眠状态下可在 SDO 引脚上获得该位。在变换期间,该位为高电平,而当变换完成时,其电平走低。

第 30 位 (第二个输出位) 为空位 (DMY),始终处于低电平。

第 29 位 (第三个输出位) 为变换结果符号标志 (SIG)。如果 V_{IN} 大于零,则该位为高电平。如果 V_{IN} 小于零,则该位为低电平。

第 28 位 (第四个输出位) 为变换结果的最高有效位 (MSB)。该位还与第 29 位一起提供了欠量程或过量程指示。如果第 29 位和第 28 位均为高电平,则差

动输入电压高于 +FS。如果第 29 位和第 28 位均为低 电平,则差动输入电压低于 -FS。

这些位的功能汇总于表1。

表1:LTC2440 的状态位

输入电压范围	第 <u>31 位</u> EOC	第 30 位 DMY	第 29 位 SIG	第 28 位 MSB
$V_{IN} \ge 0.5 \cdot V_{REF}$	0	0	1	1
$0V \le V_{IN} < 0.5 \cdot V_{REF}$	0	0	1	0
$-0.5 \cdot V_{REF} \le V_{IN} < 0V$	0	0	0	1
V _{IN} < -0.5 • V _{REF}	0	0	1	1

第28位至第5位为24位变换结果MSB首位。

第5位为最低有效位(LSB)。

第 4 位至第 0 位为 24 位分辨率水平以下的子 LSB。第 4 位至第 0 位可在求平均值时算人,或在不 损失分辨率的情况下予以舍弃。

如图 3 所示,数据在串行时钟 (SCK) 的控制下 移出 SDO 引脚。每当 CS 为高电平时,SDO 保持高 阻抗。

为了把变换结果移出器件,必须首先把 CS 驱动至低电平。一旦 CS 被拉至低电平,则 EOC 将出现于器件的 SDO 引脚。变换一结束,EOC 即实时地从高电平变为低电平。该信号可用作一个外部微控制器中断信号。第 31 位 (EOC) 可在 SCK 脉冲的第一个




图 3:输出数据定时



上升沿俘获。第30位在SCK 脉冲的第一个下降沿移 出器件。最终数据位(第0位)在第31个SCK 脉冲的 下降沿移出,并可锁定于第32个SCK 脉冲的上升 沿。在第32个SCK 脉冲的下降沿,SDO 引脚电平 走高,表示一个新的变换周期的开始。该位用作下 一个变换周期的 EOC (第31位)。表2总结了输出数 据格式。

只要 IN^+ 和 IN^- 引脚上的电压保持在 -0.3V 至 $(V_{CC} + 0.3V)$ 的绝对最大工作电压范围内,即可针对处于 $-FS = -0.5 \cdot V_{REF}$ 至 $+FS = 0.5 \cdot V_{REF}$ 范围内的任何差动输入电压 V_{IN} 生成一个变换结果。对于高于 +FS 的差动输入电压,变换结果被箝位于与+FS + 1LSB 相对应的数值上。对于低于 -FS 的差动输入电压,变换结果被箝位于对应 -FS = 1LSB 的数值上。

串行接口引脚

LTC2440 通过一个同步两线、三线或四线式接口 来传送变换结果并接收变换开始命令。在变换和睡 眠状态下,该接口可用来确定变换器状态;在数据 输出状态下,它可用来读取变换结果并设置速度/分 響率。

串行时钟输入/输出(SCK)

SCK (引脚13) 上的串行时钟信号被用来对数据 传输进行同步处理。数据的每个位均在串行时钟的 下降沿移出 SDO 引脚。

在内部 SCK 操作模式中, SCK 引脚是一个输出 引脚, LTC2440 生成其自身的串行时钟。在外部 SCK 操作模式中, SCK 引脚用作输入引脚。内部或外部 SCK 模式通过把 EXT (引脚 10) 连接至低电平 (对于 外部 SCK) 和高电平 (对于内部 SCK) 来选择。

串行数据输出(SDO)

在数据输出状态下,串行数据输出引脚 SDO (引脚 12) 以串行位流 (MSB 首位) 的形式来提供最后一个变换的结果。此外,在变换和睡眠状态下,SDO 引脚被用作变换结束指示器。

当 CS (引脚11) 为高电平时,SDO 驱动器被转换至高阻抗状态。这使得能够与其他器件共用串行接口。如果 CS 在变换或睡眠状态下为低电平,则 SDO 将输出 EOC。如果 CS 在变换过程中为低电平,则 EOC 位在 SDO 引脚上呈现为高电平。一旦变换完成,EOC 引脚电平即走低。该器件将保持睡眠状态,直到 SCK 脉冲的第一个上升沿出现于 CS 为低电平时。

表 2: LTC2440 的输出数据格式

差动输入电压 V _{IN} *	第 31 位 EOC	第 30 位 DMY	第 29 位 SIG	第 28 位 MSB	第 27 位	第 26 位	第 25 位	 第0位
V _{IN} * ≥ 0.5 • V _{REF} **	0	0	1	1	0	0	0	 0
0.5 • V _{REF} ** – 1LSB	0	0	1	0	1	1	1	 1
0.25 • V _{REF} **	0	0	1	0	1	0	0	 0
0.25 • V _{REF} ** - 1LSB	0	0	1	0	0	1	1	 1
0	0	0	1	0	0	0	0	 0
-1LSB	0	0	0	1	1	1	1	 1
-0.25 • V _{REF} **	0	0	0	1	1	0	0	 0
-0.25 • V _{REF} ** - 1LSB	0	0	0	1	0	1	1	 1
-0.5 • V _{REF} **	0	0	0	1	0	0	0	 0
V _{IN} * < -0.5 • V _{REF} **	0	0	0	0	1	1	1	 1

^{*}差动输入电压 V_{IN} = IN* – IN⁻。 **差动基准电压 V_{REF} = REF* – REF⁻。

TECHNOLOGY

芯片选择输入(CS)

低态有效芯片选择 CS (引脚11) 被用于测试变换 状态并使能数据输出转移 (如前一部分所述)。

此外, CS 信号可被用来在整个串行数据转移完成之前起动一个新的变换周期。在变换器进入数据输出状态之后(即在 SCK 脉冲的第 5 个下降沿随 CS = 低电平而出现之后), LTC2440 将在 CS 引脚上检测到低电平至高电平的转换信号时立即中断任何正在进行的串行数据转移,并起动一个新的变换周期。

串行数据输入(SDI)

串行数据输入(SDI,引脚7)用于选择LTC2440的速度/分辨率。可通过把SDI驱动至高电平或低电平来选择一种简单的双速控制。如果SDI接地(与LTC2410引脚兼容),则器件以880Hz频率和21位有效分辨率来输出数据。通过把SDI连接至高电平,变换器将进入超低噪声模式(200nV_{RMS}),并在6.9Hz输出速率条件下具有同时50/60Hz抑制。在变换或睡眠状态下,SDI可随时被驱动至高逻辑电平或低逻辑电平,以改变速度/分辨率。紧跟在数据输出周期之后的变换是有效的,并将在新选择的输出速率/分辨率条件下进行。

应避免在数据输出周期中改变 SDI 的逻辑状态,因为可以选择除 6.9Hz 或 880Hz 以外的其他速度分辨率。例如,若 SDI 在 SCK 脉冲的第 2 个上升沿之后从逻辑 0 变为逻辑 1 ,则变换率将从 880Hz 变为 55Hz (见表 3:OSR4 = 0,OSR3 = 0,OSR2 = 1,OSR1 = 1和 OSR0 = 1)。如果 SDI 保持高电平,变换率将在 55Hz 的变换之后立即转换至所需的 6.9Hz 速度。55Hz 速率变换周期将是一个有效的结果,同时也是第一个 6.9Hz 结果。另一方面,如果 SDI 在 SCK 脉冲的第一个上升沿之前的任何时候变为一个逻辑 1 ,则随后的变换率将变为 6.9Hz。如果 SDI 在 SCK 脉冲的第 5 个上升沿之后变为一个逻辑 1 ,则下一个变换将保持 880Hz,而所有的后续变换的速度将为 6.9Hz。

在数据输出周期中,还可在 SCK 的控制下利用 串行输入数据流对 SDI 进行设置,见图 4。共有 10 种速度/分辨率范围 (6.9Hz / 200nV_{RMS} 至 3.5kHz / 21μV_{RMS})可供选择,见表 3。新选择之后的变换是 有效的,并将在新选择的速度/分辨率条件下进行。

BUSY

BUSY输出(引脚15)用于监视变换、数据输出和睡眠周期的状态。当器件在进行变换时,BUSY引脚为高电平。一旦变换完成,则BUSY引脚电平走低,表示变换结束且数据已准备就绪。这时,器件进入低功耗的睡眠状态。当数据移出器件时,BUSY引脚保持低电平。当数据输出周期结束时,该引脚的电平走高,表示一个新的变换已经开始。可采用脉冲上升沿来指示数据读取周期的结束。

串行接口定时模式

LTC2440的两线、三线或四线式接口与 SPI 和 MICROWIRE 相兼容。该接口提供了几种灵活的操作模式,包括内部/外部串行时钟、两线或三线式 I/O、单周期变换和自动起动。下文将详细说明这些串行接口定时模式。在所有这些场合,变换器均可采用内部振荡器 (Fo=低电平)或一个连接至 Fo 引脚的外部振荡器。汇总情况请见表 4。


外部串行时钟,单周期操作 (与 SPI/MICROWIRE 兼容)

该定时模式采用一个外部时钟将变换结果移出,并利用一个CS信号来监视和控制变换周期的状态,见图 5。

串行时钟模式由 EXT 引脚来选择。为了选择外 部串行时钟模式,EXT 必须连接至低电平。

只要 CS 为高电平,则串行数据输出引脚 (SDO) 为高阻抗。在变换周期中, CS 可随时被拉至低电平 以监视变换器的状态。当 CS 被拉至低电平时, EOC





*OSR4 BIT MUST BE AT FIRST SCK RISING EDGE DURING SERIAL DATA OUT CYCLE

图 4:SDI 速度/分辨率设置

表 3:SDI 速度/分辨率设置

		101			变担	奥率			(245)
OSR4 OSR3 OSR2	R4 OSR3 OSF	OSR2	OSR1	OSRO	内部 9MHz 时钟	外部 10.24MHz 时钟	RMS 噪声	ENOB	OSR
Χ	0	0	0	1	3.52kHz	4kHz	23μV	17	64
Χ	0	0	1	0	1.76kHz	2kHz	3.5µV	20	128
0	0	0	0	0	880Hz	1kHz	2μV	213	256*
Χ	0	0	1	1	880Hz	1kHz	2µV	21.3	256
Χ	0	1	0	-0	440Hz	500Hz	1.4μV	21.8	512
Х	0	-5	0	4	220Hz	250Hz	1µV	22.4	1024
X	0	/1	1	0	110Hz	125Hz	750nV	22.9	2048
Χ	0	1 (1	4	55Hz	62.5Hz	510nV	23.4	4096
Χ	1	0	0	0	27.5Hz	31.25Hz	375nV	24	8192
Χ	1	0	0	1	13.75Hz	15.625Hz	250nV	24.4	16384
Х	1	1	1	1	6.875Hz	7.8125Hz	200nV	24.6	32768*


^{**}允许将 SDI 连接至高电平的地址。 *允许将 SDI 连接至低电平的附加地址。

表 4:LTC2440 的接口定时模式

配置	SCK 源	变换周期控制	数据输出控制	连接和波形
SCK,单周期变换	外部	CS 和 SCK		图5和图6
外部 SCK,两线 I/O	外部	SCK	SCK	图 7
内部SCK,单周期变换	内部	CS ↓	CS ↓	图 8 和图 9
内部 SCK,两线 I/O,连续变换	内部	连续	内部	图 10

LINEAR TECHNOLOGY





被输出至 SDO 引脚。当变换在进行之中时, \overline{EOC} = 1 (BUSY = 1),如果器件处于睡眠状态,则 \overline{EOC} = 0 (BUSY = 0)。一旦变换结束,器件即自动进入低功耗的睡眠状态,而不受 \overline{CS} 的制约。

当器件处于睡眠状态(EOC = 0) 时,其变换结果保存于一个内部静态移位寄存器中。器件将保持在睡眠状态直到 SCK 脉冲的第一个上升沿出现。数据在 SCK 脉冲的每一个下降沿移出 SDO 引脚。这使得外部电路能够将输出锁定于 SCK 脉冲的上升沿。(EOC) 可被锁定于 SCK 脉冲的第一个上升沿,变换结果的末位可被锁定于 SCK 脉冲的第 32 个上升沿。在 SCK 脉冲的第 32 个上升沿。在 SCK 脉冲的第 32 个下降沿,器件开始一个新的变换。SDO 引脚电平走高(EOC = 1)且 BUSY 引脚的电平亦走高,表示变换正在进行。

当数据周期结束时,CS可以保持低电平状态, 并可把 EOC 作为一个变换结束中断加以监视。另一 种作法是可把 CS 驱动至高电平,从而将 SDO 设置 为高阻抗,并通过监视 BUSY 引脚来了解变换是否 结束。如上所述,CS 可随时被拉至低电平以监视 SDO 引脚上的变换状态。一般地,在数据输出状态下,CS 保持低电平。然而,可通过在 SCK 脉冲的第 5 个下降沿 (SDI 在每个周期必须正确加载) 和第 32 个下降沿之间的任何时刻将 CS 拉至高电平来中断数据输出状态,见图 6。在 CS 的上升沿,器件中断数据输出状态并立即起动一个新的变换。对于那些不需要全部 32 位输出数据、中断无效变换周期或变换起动同步的系统来说,这是有用的。

外部串行时钟,两线 I/O

这种定时模式采用了一个两线串行 I/O 接口。如图 7 所示,由一个外部生成的串行时钟 (SCK) 信号 将变换结果移出器件。CS 可永久性地与地相连,以 简化用户接口或隔离势垒。外部串行时钟方式是通 过把 EXT 连接至低电平来选择的。

由于CS被连接至低电平,因此,在变换和睡眠状态期间,可在SDO引脚上对变换结束符(EOC)进行连续监视。相反地,BUSY(引脚15)可用于监视变换周期的状态。EOC或BUSY可用作送往外部控制器的中断信号,表示变换结果已准备就绪。当变换在






图 6:外部串行时钟,缩减的数据输出长度




图 7:外部串行时钟, $\overline{CS} = 0$ 操作(两线)



进行之中时,EOC = 1 (BUSY = 1),而一旦变换进入 低功耗的睡眠状态,则 EOC = 0 (BUSY = 0)。在 EOC/ BUSY 脉冲的下降沿,变换结果输入一个内部静态移 位寄存器。器件保持睡眠状态直到 SCK 脉冲的第一 个上升沿。数据在 SCK 脉冲的每个下降沿移出 SDO 引脚,使得外部电路能够将数据锁定于 SCK 脉冲的 上升沿。EOC 可被锁定于 SCK 脉冲的第一个上升 沿。在 SCK 脉冲的第 32 个下降沿,SDO 和 BUSY 引脚电平走高 (EOC = 1),表示一个新的变换已经开 始。

内部串行时钟,单周期操作

该定时模式采用一个内部串行时钟来移出变换结果,并利用一个CS信号来监视和控制变换周期的状态,见图 8。

为了选择内部串行时钟定时模式,EXT 引脚必须连接至高电平。

只要 CS 为高电平,则串行数据输出引脚 (SDO) 为高阻抗。在变换周期中,可随时将 CS 拉至低电平 以监视变换器的状态。一旦 CS 被拉至低电平, SCK 引脚电平即走低,且EOC被输出至SDO引脚。当变换在进行之中时,EOC=1;如果器件处于睡眠状态,则EOC=0。另一种作法是可利用BUSY(引脚15)来监视正在进行的变换的状态。BUSY在变换期间为高电平,而当变换结束时则走低。它将保持低电平,直到变换结果从器件中读出。

当测试 EOC 时,如果变换结束(EOC = 0),则器件将退出睡眠状态并在 CS 保持低电平的情况下进入数据输出状态。为了防止器件从低功耗的睡眠状态退出,必须在 SCK 脉冲的第一个上升沿出现之前将 CS 拉至高电平。在内部 SCK 定时模式中,SCK 走高,且器件在 CS 的下降沿之后的时段 teoCtest (如果 EOC = 0) 或在 EOC 走低后的时段 teoCtest (如果 EOC 的下降沿期间为低电平)开始输出数据。 teoCtest 的数值为 500ns。如果 CS 在时段 teoCtest 之前被拉至高电平,则器件保持睡眠状态。变换结果保存在内部静态移位寄存器中。

如果 CS 保持低电平的时间超过 teOCtest,则 SCK 脉冲的第一个上升沿将出现,且变换结果连续移出 SDO 引脚。数据输出周期始于 SCK 脉冲的第一个上




图 8: 内部串行时钟,单周期操作





升沿,终止于第32个上升沿之后。数据在SCK 脉冲的每个下降沿被移出SDO 引脚。内部生成的串行时钟信号被输出至SCK 引脚。该信号可用于将变换结果移入外部电路。EOC 可被锁定于SCK 脉冲的第一个上升沿,变换结果的末位被锁定于SCK 脉冲的第32个上升沿。在第32个上升沿之后,SDO 引脚电平走高(EOC=1),SCK 保持高电平,一个新的变换开始。


一般地,在数据输出状态期间,CS保持低电平。但是,可通过在SCK脉冲的第一个上升沿至第32个上升沿之间的任何时刻将CS拉至高电平来中断数据输出状态,见图9。为了正确选择用于数据中断后的变换的OSR,在执行数据输出中断(将CS拉至高电平)之前必须出现5个SCK脉冲上升沿。如果在第5个SCK脉冲下降沿之前把CS拉至高电平,则所选的OSR取决于数据中断之前出现的SCK信号的数量,而后续的非中断变换周期将返回设定的OSR。在CS脉冲的上升沿,器件中断数据输出状态

并立即起动一个新的变换。对于那些不需要全部 32 位输出数据、中断无效变换周期或变换起动同步的 系统来说,这是有用的。


内部串行时钟,两线 I/O,连续变换

该定时模式采用一个两线全输出 (SCK 和 SDO)接口。利用一个内部生成的串行时钟 (SCK) 信号将变换结果移出器件,见图 10。CS 可以永久性地与地相连,以简化用户接口或隔离障碍。内部串行时钟模式是通过把 EXT 连接至高电平来选择的。

在变换期间,SCK 和串行数据输出引脚(SDO) 为高电平(EOC=1)且 BUSY=1。一旦变换结束, SCK、BUSY和 SDO 引脚电平即走低(EOC=0),表 示变换已完成,且器件已进入低功耗的睡眠状态。 器件保持睡眠状态的最短时间(≈500ns),然后立即开始输出数据。数据输出周期始于 SCK 脉冲的第一个 上升沿,并终止于第32个上升沿之后。数据在 SCK



LINEAR TECHNOLOGY



脉冲的每个下降沿移出 SDO 引脚。内部生成的串行时钟信号被输出至 SCK 引脚。该信号可被用来将变换结果移入外部电路。EOC 可被锁定于 SCK 脉冲的第一个上升沿,变换结果的末位被锁定于 SCK 脉冲的第 32 个上升沿。在第 32 个上升沿之后,SDO 走高(EOC = 1),表示一个新的变换正在进行之中。在变换期间,SCK 保持高电平。

常态抑制和抗混叠

与传统的 ADC 相比, ΔΣ ADC 的优点之一在于 片上数字滤波。加上较大的过取样比, LTC2440 显著 简化了对抗混叠滤波器的要求。

LTC2440 的速度/分辨率由片上数字滤波器的过取样比 (OSR) 所决定。OSR 的变化范围为 64 (对于 3.5kHz 输出速率) 至 32,768 (对于 6.9Hz 输出速率)。OSR 的数值和取样率 fs 决定器件的滤波器特性。数字滤波器的第一个零值位于 fN 和 fN 的倍数,其中

 $f_N = f_S / OSR$, 见图 11 和表 5。在 $f_N \pm 14\%$ 频率上的 抑制优于 80dB , 见图 12。

如果 F_0 接地,则 f_S 由片上振荡器设置为 1.8 MHz $\pm 5\%$ (随电源和温度的变化)。当 OSR 为 32,768 时,第一个零值位于 $f_N = 55$ Hz ,无延迟输出速率为 $f_N/8$




图 11:LTC2440 常态抑制 (内部振荡器)



表 5:OSR 与陷波频率 (f_N) 的关系 (内部振荡器的振荡 频率为 9MHz)

28-1-73 MILLE)	
OSR	陷波頻率 (f _N)
64	28.16kHz
128	14.08kHz
256	7.04kHz
512	3.52kHz
1024	1.76kHz
2048	880Hz
4096	440Hz
8192	220Hz
16384	110Hz
32768*	55Hz
	-

^{*}同时 50 / 60Hz 抑制。

=6.9Hz。在最大 OSR 条件下,器件的噪声性能为 200nV_{RMS},并对 50Hz $\pm 2\%$ 和 60Hz $\pm 2\%$ 具有优于 80dB 的抑制。由于 OSR 较大 (32,768),故宽带抑制 范围极大且抗混叠要求简单。 f_S 的第一个倍数出现于 55Hz \bullet 32,768 = 1.8MHz ,见图 13 。

在 OSR 为 256 (880Hz 输出速率) 且 F_O 接地的情况下,第一个零值变为 f_N = 7.04kHz。虽然零值发生移动,但取样率保持恒定。由于调制器取样率是恒定的,故线性、失调和满量程性能与 f_S 的第一个倍数一样保持不变。




图 12:LTC2440 常态抑制(内部振荡器)




图 13:LTC2440 常态抑制 (内部振荡器)

还可通过利用一个外部振荡器对 Fo 引脚进行驱动来调整取样率 fs 和零值 fN。取样率为 fs = fBOSC/5,其中 fBOSC 为加在 Fo 引脚上的时钟的频率。将大数值的 OSR 与缩减的取样率相结合将使得陷波频率 fN 接近 DC,并同时保持简单的抗混叠要求。在 Fo 引脚上施加 100kHz 时钟将导致零值位于 0.6Hz 且所有的谐波均低于 20kHz,见图 14。对于那些要求对噪声输入信号的 DC 分量进行数字化处理的应用而言,这是有用的,而且不需要在 ADC 之前放置一个 0.6Hz 滤波器。

采用 LTC1799 (利用电阻进行设置的 SOT-23 封装振荡器) 可实现一个工作频率范围为 100kHz 至 20MHz 的外部振荡器,见图15。通过把 LTC1799 的引脚 4 (DIV) 浮置,获得的输出振荡器频率为:

$$f_{OSC} = 10MHz \cdot \left(\frac{10k}{10 \cdot R_{SET}}\right)$$

图 14 所示的常态抑制特性可通过把 LTC1799 的输出 $(R_{SET}=100k)$ 加至 LTC2440 的 F_O 引脚上 (SDI 连接至高电平,OSR = 32768) 来实现。

降低功耗的操作

除了LTC2440的速度/分辨率之外,利用自动睡眠模式还可调整速度/分辨率/功耗。在变换周期中,不管设定的速度是多少,LTC2440都要吸收8mA的电源电流。一旦变换周期结束,器件即自动进入低功耗的睡眠状态,此时仅吸收8μA的电流。只要CS为高电平,则器件将保持这种状态,且不移出数据。通过调整睡眠状态的持续时间(在更长的时间里将CS保持为高电平)和变换周期的持续时间(设置OSR),就能够减少DC功耗,见图16。

例如,若在最快速率下设置 OSR (OSR = 64, t_{CONV} = 0.285ms),且睡眠状态的持续时间为 10ms,则有效输出速率约为 100Hz,而平均电源电流降至 240μA。通过将睡眠状态的时间进一步延长至 100ms,有效输出速率为10Hz,平均吸收电流为 30μA。噪声、功耗和速度可通过调整 OSR (噪声/速 度)和睡眠模式持续时间(功耗)得以优化。




图 14:LTC2440 常态抑制 (振荡頻 率为 90kHz 的外部振荡器)



典型应用





图 15:降低功耗的定时模式

www.docin.com

封装描述


GN 封装 16 引脚塑料 SSOP (窄式 .150 英寸)

(参考 LTC DWG # 05-08-1641)



* DIMENSION DOES NOT INCLUDE MOLD FLASH. MOLD FLASH-SHALL NOT EXCEED 0.006" (0.152mm) PER SIDE

** DIMENSION DOES NOT INCLUDE INTERLEAD FLASH, INTERLEAD FLASH SHALL NOT EXCEED 0.010" (0.254mm) PER SIDE



CIL CONTRACTOR IN

典型应用




图 16:简单的外部时钟源

相关器件

200	10	27.3
器件型号	描述	备注
LT1025	微功率热电偶冷结点补偿器	80μA 电源电流, 0.5°C 初始准确度
LTC1043	双路精密仪表开关电容器标准部件	精密充电,平衡开关,低功耗
LTC1050	精密斩波稳零运算放大器	无外部元件,5μV 失调电压,1.6μV _{P-P} 噪声
LT1236A-5	精密带隙基准,5V	0.05% (最大值), 5ppm/°C 温度漂移
LT1461	微功率系列基准,2.5V	0.04% (最大值) · 3ppm/°C 最大温度漂移
LTC1592	超精密 16 位 SoftSpan™ DAC	六个可设置输出范围
LTC1655	16 位轨至轨微功率 DAC	±1LSB DNL,600μA,内部基准,SO-8 封装
LTC1799	采用电阻进行设置的 SOT-23 封装振荡器	采用单电阻进行频率设置
LTC2053	轨至轨仪表放大器	10μV 失调电压,50nV / °C 温度漂移,2.5μV _{P-P} 噪声 (0.01Hz 至 10Hz)
LTC2400	采用 SO-8 封装的 24 位、无延迟 ΔΣ ADC	0.3ppm 噪声·4ppm INL·10ppm 总未调整误差,200μA
LTC2401/LTC2402	采用 MSOP 封装的 1 通道/2 通道 24 位、 无延迟 ΔΣ ADC	0.6ppm 噪声,4ppm INL,10ppm 总未调整误差,200μA
LTC2404/LTC2408	4 通道/8 通道、24 位、无延迟 ΔΣ ADC	0.3ppm 噪声,4ppm INL,10ppm 总未调整误差,200μA
LTC2410/LTC2413	24 位、无延迟 ΔΣ ADC	800nV _{RMS} 噪声,5ppm INL/同时 50/60Hz 抑制
LTC2411	采用 MSOP 封装的 24 位、无延迟 ΔΣ ADC	1.45μV _{RMS} 噪声,6ppm INL
LTC2413	24 位、无延迟 ΔΣ ADC	50/60Hz 同时抑制,800nV _{RMS} 噪声
LTC2420/LTC2424/ LTC2428	1 通道/4 通道/8 通道、20 位、无延迟 ΔΣ ADC	1.2ppm 噪声,8ppm INL,与 LTC2400/LTC2404/LTC2408 引脚兼容

SoftSpan 是凌特公司的商标。

