

階層化設計


4I24 中川寛之

目標

- 階層化設計のメリット、デメリットを理解する
- 4bit加算器を全加算器を用いて作成する

演習 1

半加算器の動作を確認せよ。



入力	出力			合否	
	A	B	C	S	
	仕様	動作	仕様	動作	
0	0	0	0	0	0
0	1	0	0	1	1
1	0	0	0	1	1
1	1	1	1	0	1

演習 2

プログラムを完成せよ


```
module fulladd(
    input A, B, C_I,
    output C_O, S
);

    wire S1, C1, C2;

    halfadd ha0(.A(A), .B(B), .C(C1), .S(S1));
    halfadd ha1(.A(S1), .B(C_I), .C(C2), .S(S));


```

```
assign C_O = C1|C2;
endmodule
```




演習 3

テストベンチを編集し、完成せよ。



演習 4

ビヘイビアシミュレーションで動作を確認せよ。 (内部状態が正しいことを確認する。)



入力信号	内部信号			出力信号			動作結果	
A	B	C_I	C1	S1	C2	C_O	S	(合/否)
0	1	0	0	1	0	0	1	合
0	1	1	0	1	1	1	0	合
1	1	0	1	0	0	1	0	合

入力信号	内部信号			出力信号			動作結果	
0	0	0	0	0	0	0	0	合

演習 5

4ビット加算器を完成せよ。

```
module adder4(
    input[3:0] A,
    input[3:0] B,
    output[3:0] S,
    input C_I,
    output C_O
);
wire[3:1] C;
fulladd fa3(.A(A[3]), .B(B[3]), .C_I([3]), .C_O(C_O), .S(S[3]));
fulladd fa2(.A(A[2]), .B(B[2]), .C_I([2]), .C_O(C[3]), .S(S[2]));
fulladd fa1(.A(A[1]), .B(B[1]), .C_I([1]), .C_O(C[2]), .S(S[1]));
fulladd fa0(.A(A[0]), .B(B[0]), .C_I([0]), .C_O(C[1]), .S(S[0]));
endmodule
```

演習 6

FPGAのピン番号を調べ、ピン配置を行いなさい。

回路記号	スイッチ/LED	FPGA端子ピン番号	回路記号	スイッチ/LED	FPGA端子ピン番号
A[3]	SW4	W15	S[3]	LD3	V19
A[2]	SW3	W17	S[2]	LD2	U19
A[1]	SW2	W16	S[1]	LD1	E19
A[0]	SW1	V16	S[0]	LD0	U16
B[3]	SW8	V2	C_I	SW0	V17
B[2]	SW7	W13	C_O	LD4	W18
B[1]	SW6	W14			
B[0]	SW5	V15			

演習 7

テストパターンを作成せよ。

代表パターン	出力	モジュールの接続	出力
A	B	C_I C_O C3 C2 C1	S
1100	0011	0 0 0	1111

代表パターン	出力	モジュールの接続	出力
0101	1000	1 0 0 1	1110
0010	0010	0 0 1 0	0100
0100	0100	0 0 1 0	1000
1000	1000	0 1 0 0	0000
0001	1111	0 1 1 1	0000

演習 8

From Port	To Port	Max Delay	Max Process Corner	Min Delay	Min Process Corner
✓ A[0]	✓ C_O	14.026	SLOW	3.908	FAST
✓ A[0]	✓ S[0]	9.160	SLOW	2.709	FAST
✓ A[0]	✓ S[1]	11.534	SLOW	3.072	FAST
✓ A[0]	✓ S[2]	12.477	SLOW	3.374	FAST
✓ A[0]	✓ S[3]	13.880	SLOW	3.875	FAST
✓ A[1]	✓ C_O	12.089	SLOW	3.386	FAST
✓ A[1]	✓ S[1]	9.598	SLOW	2.890	FAST
✓ A[1]	✓ S[2]	10.539	SLOW	2.852	FAST
✓ A[1]	✓ S[3]	11.942	SLOW	3.354	FAST
✓ A[2]	✓ C_O	10.400	SLOW	2.847	FAST
✓ A[2]	✓ S[2]	8.859	SLOW	2.598	FAST
✓ A[2]	✓ S[3]	10.254	SLOW	2.815	FAST
✓ A[3]	✓ C_O	9.725	SLOW	2.632	FAST
✓ A[3]	✓ S[3]	9.366	SLOW	2.784	FAST
✓ B[0]	✓ C_O	14.092	SLOW	4.046	FAST
✓ B[0]	✓ S[0]	9.226	SLOW	2.742	FAST
✓ B[0]	✓ S[1]	11.600	SLOW	3.211	FAST
✓ B[0]	✓ S[2]	12.542	SLOW	3.513	FAST
✓ B[0]	✓ S[3]	13.946	SLOW	4.014	FAST


<input checked="" type="checkbox"/> B[1]	<input checked="" type="checkbox"/> C_O	12.306	SLOW	3.521	FAST
<input checked="" type="checkbox"/> B[1]	<input checked="" type="checkbox"/> S[1]	9.815	SLOW	2.975	FAST
<input checked="" type="checkbox"/> B[1]	<input checked="" type="checkbox"/> S[2]	10.756	SLOW	2.987	FAST
<input checked="" type="checkbox"/> B[1]	<input checked="" type="checkbox"/> S[3]	12.159	SLOW	3.488	FAST
<input checked="" type="checkbox"/> B[2]	<input checked="" type="checkbox"/> C_O	10.614	SLOW	3.040	FAST
<input checked="" type="checkbox"/> B[2]	<input checked="" type="checkbox"/> S[2]	9.073	SLOW	2.704	FAST
<input checked="" type="checkbox"/> B[2]	<input checked="" type="checkbox"/> S[3]	10.468	SLOW	3.008	FAST
<input checked="" type="checkbox"/> B[3]	<input checked="" type="checkbox"/> C_O	11.594	SLOW	3.711	FAST
<input checked="" type="checkbox"/> B[3]	<input checked="" type="checkbox"/> S[3]	11.234	SLOW	3.811	FAST
<input checked="" type="checkbox"/> C_I	<input checked="" type="checkbox"/> C_O	12.653	SLOW	3.921	FAST
<input checked="" type="checkbox"/> C_I	<input checked="" type="checkbox"/> S[0]	7.798	SLOW	2.244	FAST
<input checked="" type="checkbox"/> C_I	<input checked="" type="checkbox"/> S[1]	10.161	SLOW	3.086	FAST
<input checked="" type="checkbox"/> C_I	<input checked="" type="checkbox"/> S[2]	11.103	SLOW	3.388	FAST
<input checked="" type="checkbox"/> C_I	<input checked="" type="checkbox"/> S[3]	12.507	SLOW	3.889	FAST

B[0] -> Co

最大遅延時間は **14.092[s]**

演習 9

テストベンチを作成し、タイミングシミュレーションで動作を確認しなさい。（内部状態が正しいことを確認する）



内部状態が正しいことが確認できた

演習 10

最大遅延時間を調べなさい。（静的タイミング解析）

From Port	To Port	Max Delay	Max Process Corner	Min Delay	Min Process Corner
✓ A[0]	✓ C_O	10.158	SLOW	3.038	FAST
✓ A[0]	✓ S[0]	7.818	SLOW	2.257	FAST
✓ A[0]	✓ S[1]	9.265	SLOW	2.789	FAST
✓ A[0]	✓ S[2]	9.973	SLOW	2.993	FAST
✓ A[0]	✓ S[3]	9.827	SLOW	2.940	FAST
✓ A[1]	✓ C_O	9.733	SLOW	2.879	FAST
✓ A[1]	✓ S[1]	8.842	SLOW	2.628	FAST
✓ A[1]	✓ S[2]	9.548	SLOW	2.834	FAST
✓ A[1]	✓ S[3]	9.402	SLOW	2.781	FAST
✓ A[2]	✓ C_O	8.277	SLOW	2.413	FAST
✓ A[2]	✓ S[2]	8.345	SLOW	2.422	FAST
✓ A[2]	✓ S[3]	7.980	SLOW	2.311	FAST
✓ A[3]	✓ C_O	8.579	SLOW	2.494	FAST
✓ A[3]	✓ S[3]	8.250	SLOW	2.398	FAST
✓ B[0]	✓ C_O	9.854	SLOW	2.945	FAST
✓ B[0]	✓ S[0]	8.213	SLOW	2.388	FAST
✓ B[0]	✓ S[1]	8.963	SLOW	2.698	FAST
✓ B[0]	✓ S[2]	9.669	SLOW	2.900	FAST
✓ B[0]	✓ S[3]	9.523	SLOW	2.847	FAST


✓ B[1]	✓ C_O	9.568	SLOW	2.860	FAST
✓ B[1]	✓ S[1]	8.709	SLOW	2.607	FAST
✓ B[1]	✓ S[2]	9.383	SLOW	2.815	FAST
✓ B[1]	✓ S[3]	9.237	SLOW	2.762	FAST
✓ B[2]	✓ C_O	8.916	SLOW	2.638	FAST
✓ B[2]	✓ S[2]	8.721	SLOW	2.580	FAST
✓ B[2]	✓ S[3]	8.585	SLOW	2.540	FAST
✓ B[3]	✓ C_O	10.772	SLOW	3.641	FAST
✓ B[3]	✓ S[3]	10.443	SLOW	3.541	FAST
✓ C_I	✓ C_O	9.999	SLOW	2.973	FAST
✓ C_I	✓ S[0]	7.798	SLOW	2.243	FAST
✓ C_I	✓ S[1]	9.106	SLOW	2.724	FAST
✓ C_I	✓ S[2]	9.814	SLOW	2.928	FAST
✓ C_I	✓ S[3]	9.668	SLOW	2.875	FAST

B[3] -> Co

最大遅延時間は **10.772[s]**

演習 1 1

テストベンチを作成し、タイミングシミュレーションで動作を確認しなさい。（入出力のみでよい）



考察

なぜ、階層化（モジュール化）が必要なのか。自分の言葉で説明せよ。


設計の複雑さを管理し、効率と品質を向上させるため

-> 大規模な回路を機能単位の部品に分割することで設計、検証、デバッグ等が容易になる

4ビット加算器を作成し、フラットを解除してタイミングシミュレーションで動作を確かめよ。（加算器概要、生成された回路、動作確認事項など）

演習1-11で確認済

回路：



階層を保持しない場合(full or Rebuilt)と保持した場合(none)で、デバイス利用率(LUT数)や遅延時間はどうなったか。また、それはなぜか。

階層を保持しない方が、ツールが全体的な論理とタイミングの最適化を行えるため、効率が向上する。一方で階層保持は最適化を抑制する。

比較項目	階層を保持しない (Full/Rebuilt)	階層を保持する (None)
デバイス利用率 (LUT数)	少なくなる	多くなる
遅延時間	短くなる	長くなる

FPGAはLUTで機能（回路）を構成している。その仕組みを調べよ。

LUT (Look-Up Table) は、SRAM (コンフィギュレーションメモリ) を真理値表として利用し、組み合わせ回路を実現する。

仕組み:

入力信号をSRAMのアドレスとして使用し、そのアドレスに格納されているデータ（0または1）を論理出力とする。SRAMのデータを書き換えることで、任意の論理機能（AND、ORなど）を柔軟に構成できる。

参考文献

FPGAはいろいろなI/O規格に対応している。各自3規格選び調べよ。（電圧の違いを除く）

- LVC MOS (Low-Voltage CMOS):

方式: シングルエンド。最も基本的で汎用的なCMOS信号レベル。低～中速のパラレル通信に使用。[参考文献](#)

- LVDS (Low-Voltage Differential Signaling):

方式: 差動。2本の信号線の電位差で情報を伝達。ノイズに強く、高速伝送に適する。[参考文献](#)

- SSTL (Stub Series Terminated Logic):

方式: シングルエンド。高速メモリインターフェース（DDR SDRAMなど）に特化。終端抵抗により信号整合性を確保。[参考文献](#)