

---

# 《微电子制造技术》期末 复习学案

## MSE 学业帮辅工作室

### 说明：

1. 本资料适用于材料学院大三秋季学期微电子制造技术期末复习，教材为哈工大张威主编的《微电子制造原理与工艺》。
2. 考试题型及侧重点：第 1 章绪论大概率考个填空题，考前记一下就行。计算题重点出第 3 章。
3. 本资料 Word 与 PDF 版本均有，建议同学们试着把知识点自己总结一遍，梳理知识脉络。

---

# 微电子制造技术

## 第 1 章 绪论

1. 集成电路（IC）分类（按晶体管数）：

SSI（小型）MSI（中型）LSI（大规模）VLSI（超大规模）ULSI（特大规模）  
GSI（极大规模）

2. 摩尔定律：IC 上可容纳的晶体管数目约每隔 18 个月增加一倍，性能提升一倍  
（1965 年戈登·摩尔提出）

3. 核心结构：特征尺寸（栅长）

衬底材料制备流程：石英砂→多晶硅→单晶硅→硅片（晶圆）

4. 关键里程碑：

1947 年：贝尔实验室发明世界第一只晶体管

1958 年：德州仪器（TI）推出世界第一块集成电路

1971 年：Intel 推出第一颗 CPU

“芯片之父”张汝京：创办世大半导体、中芯国际、新昇半导体、青岛芯恩

5. 制造全流程：IC 设计→掩模版制造→衬底制备→芯片制造→封装测试

6. EUV 光刻机核心参数：

波长：10~14nm

应用工艺：5nm

真空要求：<10<sup>-6</sup>Pa

核心供应商：荷兰 ASML

工艺环境要求：

超净环境：避免尘粒缺陷

超纯材料：单晶硅纯度，超纯水电阻率

7. 问题：EUV 光从哪儿来？为什么不能用透镜聚焦？为什么真空？为什么超净？为什么要增加硅晶圆尺寸？

8. 产业模式：IDM 模式、垂直分工模式

- 
- 9.核心产业链环节：IC 设计软件、IC 设计、IC 制造、IC 测试与封装
  - 10.瓶颈：特征尺寸逼近物理极限（硅原子尺寸 0.22nm）、漏电流增大
  - 11.突破方向：新材料、先进封装、新结构、异构/异质集成

## 第 2 章 硅衬底

1.

第一代半导体：Si

第二代半导体：GaN、SiC

第三代半导体：GaN：高电子迁移率；SiC：宽禁带、高热导率、高频高功率

2. Si 的重要性：原材料充分、成本低，单晶直径大、重要应用

金刚石晶格

空间利用率、线密度、面密度计算？

双层密排面（111）晶面能高，化学腐蚀较困难和缓慢

易劈裂的晶面：解理面

3.缺陷种类

零维的点缺陷：空位、自填隙、填隙杂质、替位杂质

一维的线缺陷：位错（刃型、螺型）；运动：滑移、攀移

二维的面缺陷：孪晶、晶粒边界、堆垛层错（本征、非本征层错）

三维的体缺陷：空隙、杂质淀积

4.相图：杠杆定律？

本征硅：完全纯净的、结构完整的

掺杂硅：替位杂质、杂质补偿

$$n = \frac{N_D}{2} + \sqrt{\left(\frac{N_D}{2}\right)^2 + n_i^2}$$

$$p = \frac{N_A}{2} + \sqrt{\left(\frac{N_A}{2}\right)^2 + n_i^2}$$

$$np = n_i^2$$

计算？书：例 3.3，P84

有害杂质（一般为填隙杂质）

非金：O、C、H（O：诱生堆垛层错，降低机械强度；

C：旋涡缺陷，击穿电压下降）

金：Na、K、Ca、Al、Li、Mg、Ba；引入浅能级中心，参与导电

重金：Au、Cu、Fe、Ni；

（引入复合中心，减小载流子寿命

杂质淀积，使器件产生等离子体击穿）

5. 本征掺杂：利用固有 O 俘获，限制点缺陷、残余杂质，降低其在有源区浓度；  
氧不能不低，不能太高！

非本征：非有源区人为引入缺陷吸杂，减少有源区杂质

包括：背面损伤吸杂、应力吸杂、扩散吸杂

6. 为什么非晶硅不能用于硅片？为什么要用单晶进行硅片制造？

非晶硅：因长程无序结构，缺陷和悬空键多，载流子迁移率比单晶硅低数个数量级，且电学性质极不稳定，无法制造高性能、高集成度的微电子器件。


单晶硅：具有长程有序的金刚石晶格结构，掺杂可控，缺陷密度低，因此电学性质均匀且确定，是硅片制造的核心材料。

多晶硅：由于存在大量晶界，晶界会强烈散射载流子、阻碍电流传输，同时导致杂质扩散不均匀，无法保证大规模集成电路中数亿个晶体管性能的一致性和可靠性。

7. 硅片流程

（1）多晶硅

冶炼（石英砂→MGS 冶金级硅）





提纯（MGS 冶金级硅→EGS 电子级硅）

酸洗：用 HCl 或 Cl<sub>2</sub> 作为氧化剂；Si → SiHCl<sub>3</sub>


蒸馏：SiHCl<sub>3</sub> 利用沸点不同除杂质

西门子法：H<sub>2</sub> 作 SiHCl<sub>3</sub> 还原剂；Si 在 Si 棒表面析出



## (2) CZ 直拉法

单晶炉：熔炉、拉晶装置、温度场控制



公式推导：

$$\begin{aligned} (-kA \frac{dT}{dx}|_L) - (-k_s A \frac{dT}{dx}|_s) &= L \frac{dm}{dt} \\ -kA \frac{dT}{dx}|_L &= 0 \\ \Rightarrow v_{\text{晶 max}} = \frac{dx}{dt} &= \frac{kA}{L} \cdot \frac{dr}{dm} = \frac{k}{\rho L} \cdot \frac{dT}{dx}|_s \end{aligned}$$

晶体掺杂：液相、气相、中子嬗变掺杂

杂质分凝效应：杂质在硅熔体和晶体中平衡浓度不同的现象（大 K 更均匀）

$$C_s = k_0 C_l (1 - X)^{k_0 - 1} k = \frac{C_s}{C_l}$$

X 为熔体中已结晶部分的比例；C<sub>s</sub>：熔体中杂质初始浓度

如何计算？见书例 2.6，P45。

杂质蒸发现象：坩埚中熔体内的杂质从熔体表面蒸发到气相中的现象

$$N = EAC_l$$

为什么硅能抑制位错？

---

位错线与生长方向存在夹角，缩颈可使位错滑出

### （3）区熔法

依靠熔体表面张力，使熔区悬浮于多晶 Si 与下方长出的单晶之间，通过熔区的移动进行提纯和生长单晶

定晶向：定位边、定位槽（直径大于 200 毫米），四个定位边？

（4）切片工艺过程包括裁切与检测外径滚磨定晶向切片圆边研磨腐蚀吸杂与抛光清洗以及检验与包装。

## 第 3 章 氧化与掺杂

### 1. 热氧化

#### （1）SiO<sub>2</sub> 薄膜的作用

栅氧化层：用作 MOS 晶体管栅和源漏之间的介质；

注入屏蔽氧化层：用于减小注入沟道损伤；

场氧化层：用于器件与器件之间的隔离；

垫氧化层：减小 Si<sub>3</sub>N<sub>4</sub> 和衬底 Si 之间的应力；

层间氧化层：用作多层金属布线层间的隔离；

阻挡氧化层：保护器件有源区免受后续工艺的影响。

淀积：注入屏蔽氧化层、层间氧化层

热氧化：栅氧化层、垫氧化层、注入屏蔽氧化层、场氧化层

控制氧化层厚度有何关键作用？控制长什么层。


#### （2）热氧化：




## 热氧化概念

## 热氧化:

- ✓ 在高温环境下, 硅与氧化剂 (氧气或水蒸气) 发生化学反应, 生成氧化层的工艺。



$D_O > D_{Si}$  氧化反应始终在 SiO<sub>2</sub>/Si 界面发生



为什么是  $x_{Si}=0.4x_0$ ? 利用 Si 原子量不变计算

## (3) D-G 模型

求解浓度  $C_i$  和  $C_o$ .

## 亨利定律

平衡条件下, 固体中氧化剂的浓度正比于氧化剂在固体周围气体中的分压。

$$C_o = HP_s$$

$$C^* = HP_g$$

## 理想气体定律


$$\frac{P}{kT} = \frac{n}{V} = C \quad \text{—— 克拉伯龙方程}$$

$$C_s = P_s / kT$$

$$C_g = P_g / kT$$

$H$ : 亨利定律常数

$C^*$ : SiO<sub>2</sub> 中平衡氧化剂浓度



### 求解浓度 $C_i$ 和 $C_o$ 。(假设①平衡态②线性化)

- 氧化过程是平衡过程

$$J_1 = J_2 = J_3$$

- 边界层流密度线性近似

$$J_1 = h_g (C_g - C_s)$$

- 氧化层流密度线性近似

$$J_2 = D_{SiO_2} \frac{C_o - C_i}{t_{ox}}$$

- 反应速度正比于  $C_i$

$$J_3 = k_s C_i$$


$h_g$  : 气相质量传输系数

$D_{SiO_2}$  :  $SiO_2$  中扩散系数

$k_s$  : 化学反应常数

$$J_1 = D_{SiO_2} \frac{C_o - C_s}{\delta}$$

**菲克定律**



### 求解浓度 $C_i$ 和 $C_o$ 。

$$J_1 = J_2 = J_3$$

$$J_1 = h_g (C_g - C_s) = h(C^* - C_o)$$

$$J_2 = D_{SiO_2} \frac{C_o - C_i}{t_{ox}}$$

$$J_3 = k_s C_i$$

$$C_o = HP_g$$

$$C^* = HP_g$$

$$C_s = P_g / kT$$

$$C_g = P_g / kT$$

$$h = h_g / HkT$$

$$C_i = \frac{HP_g}{1 + \frac{k_s}{h} + \frac{k_s t_{ox}}{D_{SiO_2}}} = \frac{C^*}{1 + \frac{k_s}{h} + \frac{k_s t_{ox}}{D_{SiO_2}}}$$

$$C_o = \frac{(1 + k_s t_{ox} / D_{SiO_2}) HP_g}{1 + \frac{k_s}{h} + \frac{k_s t_{ox}}{D_{SiO_2}}} = \frac{(1 + k_s t_{ox} / D_{SiO_2}) C^*}{1 + \frac{k_s}{h} + \frac{k_s t_{ox}}{D_{SiO_2}}}$$

### 求解热氧化生长速率 $R$

$$R = \frac{J_3}{N_1} = \frac{Hk_s P_g}{N_1 \left[ 1 + \frac{k_s}{h} + \frac{k_s t_{ox}}{D_{SiO_2}} \right]}$$

$$= \frac{dt_{ox}}{dt}$$

$$\frac{dt_{ox}}{dt} = \frac{Hk_s P_g}{N_1 \left[ 1 + \frac{k_s}{h} + \frac{k_s t_{ox}}{D_{SiO_2}} \right]}$$

$$\text{初始条件 } t_{ox}|_{t=0} = t_0$$

### 微分方程的解:

#### 氧化层厚度 $t_{ox}$ 与氧化时间 $t$ 的关系

$$t_{ox}^2 + at_{ox} = b(t + \tau)$$

$$\text{式中 } a = 2D_{SiO_2} \left( \frac{1}{k_s} + \frac{1}{h_g} \right)$$

$$b = \frac{2D_{SiO_2} HP_g}{N_1}$$

$$\tau = \frac{t_0^2 + at_0}{b} \quad (\text{初始氧化层修正系数})$$

$t_0$ : 初始氧化层厚度

热氧化生长速率:




## 热氧化生长速率

两种氧化极限——化简  $t_{ox}^2 + at_{ox} = b(t + \tau)$ 

- 氧化时间很短  $t_{ox}^2 \ll t_{ox}$   
 $t_{ox} = \frac{b}{a}(t + \tau)$  —— 线性规律  
 $R = \frac{b}{a} \propto k_s$  —— 热氧化生长速率  
 反应控制

- 氧化时间很长  $t_{ox}^2 \gg t_{ox}$   
 $t_{ox}^2 = b(t + \tau)$  —— 抛物线规律  
 $R = \frac{\sqrt{b}}{2\sqrt{t + \tau}} \propto \sqrt{D_{SiO_2}}$  —— 热氧化生长速率  
 扩散控制



## (4) 影响氧化速率因素

- ①氧化温度：温度升高，速率加快
- ②氧化分压：分压升高，速率加快
- ③衬底晶向：b 与晶向无关；b/a 与晶向有关  $K_s$
- ④杂质：

B：增加非桥连氧， $D_{SiO_2}$  增大，b 增大

P：P 在 Si 表面，提供反应位置，b/a 增大

Cl：降低界面态密度，减少钠离子等有害杂质浓度，提高氧化膜的介质击穿强度、增加氧化速率。

## ⑤干氧、湿氧

## (5) 修正：水汽氧化准确，干氧不准确

对  $\tau$  值修正查表，干氧存在快速初始氧化阶段

为什么：当氧化层很薄时，根据 D-G 热氧化模型，其氧化速率应该接近于一个常数( $b/a$ )，而这一结果远远低于试验测量得到的氧化速率。实际上氧分子在向固相内部扩散的过程中可能发生分解和复合等多种变化，导致形成氧原子、氧离子等不同形式的氧。

## 计算：

温度为 1000℃时，硅在干氧中的氧化系数分别为  $a=0.165\mu\text{m}$ ， $b=0.0117\mu\text{m}^2/\text{h}$ ， $\tau=0.37\text{ h}$ 。采

用两步生长氧化层工艺，首先生长 500Å 的氧化层，然后再氧化到 1000Å 的总厚度。计算每次氧化所需要的时间。

0.549h、1.346h

硅片购买来时已在 800℃ 氧化 0.6 小时，现在需要在 1000℃ 温度下将氧化膜再增厚 1000 埃。计算所需要的时间。（不修正与修正分别计算）

2.296h、2.719h(或：2.751h)

## （6）热氧化工艺

卧式氧化炉、立式氧化炉

立式优点？

## （7）热氧化方法

自然氧化：2-4nm

干氧： $\text{Si(s)} + \text{O}_2(\text{g}) \rightarrow \text{SiO}_2(\text{s})$

湿氧： $\text{Si(s)} + 2\text{H}_2\text{O(g)} \rightarrow \text{SiO}_2(\text{s}) + 2\text{H}_2(\text{g})$  LOCOS 工艺

速率：湿 > 干；质量：湿 < 干

## 2. 热扩散

预淀积：恒定表面源的扩散

再扩散（推进退火）：有限表面源的扩散

Fick 第一定律： $J = -D \frac{\partial C(x,t)}{\partial x}$

Fick 第二定律： $\frac{\partial C(x,t)}{\partial t} = D \frac{\partial^2 C(x,t)}{\partial x^2}$

（1）恒定表面源： $C(x,t) = C_s \operatorname{erfc}\left(\frac{x}{2\sqrt{Dt}}\right)$

余误差  $\operatorname{erf}(x) = \frac{2}{\sqrt{\pi}} \int_0^x e^{-t^2} dt$   $\operatorname{erf}(0) = 0$   $\operatorname{erf}(\infty) = 1$   $\operatorname{erfc}(x) = 1 - \operatorname{erf}(x)$

结深  $C(x_j, t) = C_{\text{sub}} \Rightarrow x_j = 2\sqrt{Dt} \operatorname{erfc}^{-1}\left(\frac{C_{\text{sub}}}{C_s}\right)$

杂质总量  $Q_T = \frac{2}{\sqrt{\pi}} C_s \sqrt{Dt}$

浓度梯度  $\frac{dC}{dx} = -\frac{C_s}{\sqrt{\pi Dt}} e^{-\frac{x^2}{4Dt}}$

$$(2) \text{ 有限表面源: } C(x, t) = \frac{Q_T}{\sqrt{\pi Dt}} e^{-\frac{x^2}{4Dt}}$$

$$\text{杂质表面浓度 } C_s = C(0, t) = \frac{Q_T}{\sqrt{\pi Dt}}$$

$$\text{浓度梯度 } \frac{dC}{dx} = -\frac{x}{2Dt} C(x, t)$$

$$\text{结深 } x_j = 2\sqrt{Dt} \left( \ln \frac{C_s}{C_{sub}} \right)^{\frac{1}{2}}$$

**例题：**①假设扩散系数  $D = 10^{-15} \text{ cm}^2/\text{s}$ ，余误差分布的表面浓度  $C_s = 10^{19} \text{ cm}^{-3}$ ，高斯分布的杂质总量  $Q_T = 10^{13} \text{ cm}^{-2}$ ，试分别计算约 10、30、60 分钟几种扩散时间后余误差分布的杂质总量  $Q_T$  和高斯分布的表面浓度  $C_s$ 。

②对 n 区进行扩散，使  $C_s = 1000 C_{sub}$ 。证明：假定是恒定源扩散，结深与  $(Dt)^{1/2}$  成正比，请确定比例因子。

### (3) 扩散原理

“填隙式”扩散：踢出机制、离解机制

“替位式”扩散：直接交换扩散、空位交换机制

空位交换系数，注意 k 取  $1.38 \times 10^{-23} \text{ J/K}$  或  $8.62 \times 10^{-5} \text{ eV/K}$  这里要查表，看表给定  $E_a$  是 eV 还是 J

#### 空位扩散系数

✓ 扩散系数 D 是所有不同带电状态空位的扩散系数的加权总和

$$D = D^0 + \frac{n}{n_i} D^- + \left( \frac{n}{n_i} \right)^2 D^{2-} + \left( \frac{n}{n_i} \right)^3 D^{3-} + \left( \frac{n}{n_i} \right)^4 D^{4-} +$$

$$\left( \frac{p}{n_i} \right) D^+ + \left( \frac{p}{n_i} \right)^2 D^{2+} + \left( \frac{p}{n_i} \right)^3 D^{3+} + \left( \frac{p}{n_i} \right)^4 D^{4+}$$

$$D^0 = D_0^0 e^{-E_a^0/kT} \quad : \text{中性空位扩散系数}$$

$E_a^0$ ：扩散激活能； $D_0^0$ ：与温度无关的常数；取决于晶格振动频率和晶格几何结构。

$p$ ：空穴浓度； $n$ ：电子浓度； $n_i$ ：本征载流子浓度

对于高掺杂，电子或空穴浓度等于杂质浓度；

对于低掺杂， $p \approx n \approx n_i$

存在过量电子时，正电荷项可以忽略；

存在过量自由空穴时，负电荷项可以忽略

3次和4次幂项一般非常小，通常忽略

$$n = \frac{N_D}{2} + \sqrt{\left( \frac{N_D}{2} \right)^2 + n_i^2}$$

$$p = \frac{N_A}{2} + \sqrt{\left( \frac{N_A}{2} \right)^2 + n_i^2}$$

如何计算？见书例 3.3，P84。


### (4) 工艺

气态源扩散： $\text{B}_2\text{H}_6$ 、 $\text{BF}_3$ 、 $\text{AsH}_3$ 、 $\text{PH}_3$

液态扩散源： $\text{BBr}_3$ 、 $\text{B}(\text{CH}_3\text{O})_3$ 、 $\text{POCl}_3$

固态扩散源：BN

(5) 扩散步骤：注意化学方程式！



(6) 局限

横向扩散（扩散是各向同性的）

✧ 不能独立控制结深和掺杂浓度

✧ 不适于制备深亚微米器件及电路

### 3. 离子注入

(1) 射程分布理论（LSS 理论）

核阻止：原子核间库仑散射（散射式），低能区占主导

电子阻止：离子与电子云的相互作用（通道式），高能区占主导

能量区间：低能→核阻止；中能→核+电子；高能→电子阻止

(2) 射程 R、投影射程 R<sub>p</sub>、标准偏差 ΔR<sub>p</sub>

注入离子质量越小，射程越大

(3) 杂质分布：浓度高斯分布  $C(x) = \frac{Q}{\sqrt{2\pi}\Delta R_p} e^{-\frac{1}{2}\left(\frac{x-R_p}{\Delta R_p}\right)^2}$

$$C_{\max} = \frac{Q}{\sqrt{2\pi}\Delta R_p}$$

$$\text{结深 } C(x_j) = C_{\text{sub}} \Rightarrow x_j = R_p \pm \Delta R_p \sqrt{2 \ln \left( \frac{C_{\max}}{C_{\text{sub}}} \right)}$$

计算：能量为 30keV，剂量为 10<sup>12</sup>cm<sup>-2</sup> 的硼离子注入硅中，试求 R<sub>p</sub>，C<sub>max</sub> 和 0.3 μ

---

m 深度处的浓度分别是多少？注意这里需要查表！

（4）沟道效应：离子入射方向平行于晶体主晶轴，射程会很长；在沟道内会发生近似弹性、掠射性的碰撞。

非晶靶：对注入离子的阻挡呈各向同性。

单晶靶：对注入离子的阻挡呈各向异性。

临界角：离子入射角度小于临界角时，会发生沟道效应。

#### （5）解决措施

采用偏离主晶轴  $5\sim 10^\circ$  的方向注入（缺点：会产生阴影区）。

注入前破坏晶格结构（如高剂量 Ar 离子注入形成非晶层），减少沟道效应。

表面覆盖无定形介质膜（如  $\text{SiO}_2$ ）。

#### （6）注入损伤

弹性碰撞：与靶原子核的弹性碰撞，低能

非弹性碰撞：与电子的非弹性碰撞，高能  
级联碰撞

注入损伤：空位、间隙原子、位错、复合缺陷

临界剂量（使晶格完全无序）随温度升高，临界剂量增大。

#### （7）退火：解决注入损伤

✓ 恢复晶格

✓ 激活杂质

✓ 电性能还原


#### （8）B 的逆退火

在离子注入硼后进行高温退火时，低于  $500^\circ\text{C}$  或者高于  $600^\circ\text{C}$  退火，硼的激活率随温度升高而增加；但在  $500^\circ\text{C}$  到  $600^\circ\text{C}$  区间，硼的激活率反而下降

①  $500^\circ\text{C}$  以下：间隙 B 和 Si 原子与空位复合几率增大，点缺陷消失，替位 B 增多。

②  $500\text{-}600^\circ\text{C}$ ：点缺陷因 B 很小并和缺陷团有很强作用，处于非激活位置。

③  $600^\circ\text{C}$  以上：替位 B 增多。



## P 的退火

### (9) 快速热处理

退火时间短

杂质激活效率高

对注入杂质分布影响小

### (10) 离子注入设备

离子源、质量分析器、加速器、聚焦系统和中性束陷进、扫描系统、工艺腔

注入剂量  $Q$  (决定掺杂浓度)

$$Q = \frac{It}{enA}$$

$I$ : 束流(C/s);  $t$ : 注入时间(s);  $e$ : 电子电荷;  $n$ : 离子电荷 (比如  $B^+$  为 1);  $A$ :

注入面积 ( $cm^2$ )

注入能量  $E$  (决定掺杂深度)

$$E = en\Delta V = q\Delta V$$

**计算:** 一典型的强束流注入机的工作束流为 2mA, 在 150mm 直径的硅片上注入氧离子  $O^+$ , 剂量为  $10^{18}cm^{-2}$ , 试求要注入多长的时间。14136.8s

## 第 4 章 图形转移

光刻: 把掩膜版上图形转移到衬底介质

刻蚀: 光刻胶的图形转移到衬底薄膜

## 4.1 光刻


### (1) 光刻

分辨率：能清晰区分硅片表面相邻特征图形的最小距离

曝光视场：单次曝光能够在晶圆上覆盖的图形区域范围

对位精度：掩膜与晶圆在曝光时图形位置的匹配精确性

掩模板要求（光刻图形母版）：分辨率高、图形缺陷少、寿命长



光刻胶：正胶：化学分解，曝光后可溶解，分辨率高

负胶：聚合反应，曝光后不可溶解，分辨率低

### 曝光光源

光学光刻

非光学光刻：X 射线、电子束

### 曝光方式优缺点？

近场衍射：接触式：掩膜与光刻胶接触


接近式：间距

远场衍射：投影式

扫描投影

分步重复

### (2)



➤ 近场衍射（菲涅耳衍射）： $W^2 \gg \lambda\sqrt{g^2 + r^2}$  或： $\lambda < g < \left(\frac{W^2}{\lambda}\right)$

$$W_{min} \approx k_1 \sqrt{\lambda g}$$

➤ 远场衍射（夫琅禾费衍射）： $W^2 \ll \lambda\sqrt{g^2 + r^2}$


瑞利判据

点物 S1 爱里斑中心恰好对另一个点物 S2 爱里斑边缘相叠时，恰可分辨两物点

数值孔径： $NA = n \sin \alpha$

$$\text{最小分辨率: } R = \frac{0.61\lambda}{n \sin \theta} = \frac{1.22\lambda f}{d} W_{min} \approx k_1 \frac{\lambda}{NA}$$

焦深 $\sigma$ ： $\sigma$ 为轴上光线到极限聚焦位置的光程差， $\sigma = k_2 \frac{\lambda}{NA^2}$



**计算：**对于波长 193nm 的 ArF 准分子激光曝光系统，其中  $NA=0.65$ ， $k=0.75$ ，求光刻机理

论的分辨率和聚焦深度。实际生产中怎么调整 NA 和 k 来提高分辨率？

（3）调制传递函数（MTF）：输出像与输入像的对比度之比

$$MTF = \frac{I_{max} - I_{min}}{I_{max} + I_{min}}$$

无衍射：MTF=1

有衍射：MTF<1

光刻胶实际情况

---

$D < D_0$ : 不溶

$D_0 < D < D_{100}$ : 部分溶

$D > D_{100}$ : 全溶

对比度：光刻胶区分掩模上亮区和暗区的能力

$$\gamma = \frac{1}{\lg(D_{100}/D_0)}$$

$$\text{临界调制传输系数 } CMTF = \frac{D_{100}-D_0}{D_{100}+D_0} = \frac{10^{\frac{1}{\gamma}}-1}{10^{\frac{1}{\gamma}}+1}$$

计算：0.6 微米厚的某种光刻胶层的  $D_0=40\text{mJ/cm}^2$ ， $D_{100}=85\text{ mJ/cm}^2$ 。计算胶的对比度及 CMTF？

#### （4）光刻工艺步骤

- 1.表面处理：去除颗粒污染，清洁表面，防止热应力变形
- 2.涂底胶：氮气气氛下 100℃脱水烘干，涂上一层增粘剂
- 3.涂光刻胶：涂上一层薄，均匀，无缺陷的光刻胶
- 4.前烘：蒸发溶剂，提高曝光精度；粘附特性，曝光特性，显影特性  
有热板加热，对流烘箱，微波烘箱等方法
- 5.对准及曝光：改善光刻的分辨率，留膜率，线宽控制与套准精度
- 6.后烘：使高分子化合物重新分布消除曝光时**驻波效应**形成的波纹侧墙
- 7.显影：溶剂去除未曝光部分（负胶），或曝光部分（正胶）的光刻胶，形成所需要的光刻胶图形
- 8.坚膜：去除显影后胶层内残留的溶剂，提高光刻胶的粘附力和抗蚀性
- 9.检测：SEM 检测光刻胶图形位置及关键尺寸。在检测时不合格可以返修，但在刻蚀和注入后发现不合格则不能返修。

问：曝光光源包括什么？常用的是哪几种？曝光光源与分辨率的关系如何？

解释为什么要控制软烘焙的温度。

控制软烘焙（前烘）温度的主要原因是：

---

蒸发溶剂：避免残留溶剂影响曝光精度、粘附性和显影效果。



优化胶层性质：确保光刻胶均匀、无缺陷，提高图形转移的准确性和分辨率。

防止热应力：温度过高可能导致胶层变形或损伤，温度过低则溶剂蒸发不彻底。

MSE学业帮辅工作室

## 一、刻蚀的基本概念

1、刻蚀：从 Si 晶圆表面去除不需要的材料，如 Si、SiO<sub>2</sub>，金属等，将光刻胶图形转移至 Si 晶圆表面。



## 2、刻蚀方法：

- (1) 湿法刻蚀：液体刻蚀剂，纯化学刻蚀
- (2) 干法刻蚀：气体刻蚀剂，物理和化学 或两者结合刻蚀

## 3、评价指标：

刻蚀速率；刻蚀速率均匀性；选择比；钻刻；衬底损伤

## 4、刻蚀参数：

- (1) 刻蚀速率：刻蚀过程中去除薄膜表面材料的速度

- 刻蚀速率定义为刻蚀厚度 / 刻蚀时间

$$R_E = \frac{\Delta d}{t}$$

- 刻蚀厚度 ( $\Delta d$ ) 的单位通常为纳米 (nm)，时间 (t) 的单位为分钟 (min)

哪些因素会影响刻蚀速率？

答：刻蚀速率主要取决于液体和固体之间的化学反应。


- (1) 对于液体，影响化学反应速率的因素有：刻蚀液的种类（材料）、刻蚀液的浓度（浓度越高，刻蚀速率越高）、温度（温度越高，刻蚀速率越高）
- (2) 对于固体，影响化学反应速率的因素有：材料的晶向、材料的密度（密度越高，越不易刻蚀，刻蚀速率下降）
- (2) 刻蚀剖面：刻蚀后刻蚀膜的横截面形状，它直接反映了刻蚀过程的物理和化学作用效果

刻蚀的各向异性：

$$A = 1 - \frac{R_L}{R_V}$$

$R_L$ 、 $R_V$  分别是横向、纵向的刻蚀速率

$$\begin{cases} A = 0, \text{ 各向同性 } (R_L = R_V) \\ A = 1, \text{ 各向异性 (理想刻蚀, } R_L = 0) \end{cases}$$



### (3) 刻蚀偏差

- 钻刻：光刻胶掩模下方发生的侧向刻蚀现象
- 过刻：刻蚀过程中超过预定目标层深度或时间，导致材料去除量超过设计要求的工艺偏差现象

过刻是由哪些因素引起的？

- ① 时间过长
- ② 不同表面粗糙度不同




### (4) 选择比：同一方法刻蚀不同材料的速率之比

- 目标材料与掩模材料刻蚀速率的比值

$$S = \frac{R_f}{R_r} = \frac{\Delta d_f}{\Delta d_r}$$

$R_f$ 、 $R_r$  分别是被刻蚀材料、掩模材料刻蚀速率

- 影响图形转移的精度与工艺稳定性



高选择比 ( $S > 10:1$ ) 只刻蚀目标材料，对掩模材料的刻蚀微乎其微 (选择比越大越好)

(5) 均匀性

- 刻蚀均匀性：片内、片间、批次间的刻蚀均匀性（越小越好）

$$U = \frac{R_{high} - R_{low}}{R_{high} + R_{low}}$$

- 刻蚀均匀性检测方法

- ① 在一批中随机抽取 3 至 5 片
- ② 在每片上测 5 至 9 个点处的刻蚀速率
- ③ 计算片内及片间刻蚀均匀性

刻蚀均匀性一般为±5%

(6) 颗粒沾污和缺陷

刻蚀的负载效应：大量或大面积硅片同时刻蚀时，刻蚀速率会减小，这称为刻蚀的负载效应


$$R = \frac{R_0}{1 + kA}$$

R: 刻蚀速率


R<sub>0</sub>: 无负载时刻蚀速率

k: 常数

A: 刻蚀薄膜的面积



负载效应



颗粒沾污和缺陷

5、刻蚀方法




## 湿法刻蚀原理

### 1、湿法刻蚀过程

- (1) 反应物质量输运到硅片表面
- (2) 与暴露的膜发生化学反应，生成可溶解的产物
- (3) 反应副产物从表面被移除


副产物必须溶于水或是气相  $\Rightarrow$  便于解吸附

刻蚀速率受最慢过程步骤限制



湿法刻蚀是一种纯粹的化学反应过程

### 2、SiO<sub>2</sub> 的刻蚀



在 HF 中加入 NH<sub>4</sub>F 缓蚀剂: 降低对胶的刻蚀, 补充氟离子损耗



- (1) 刻蚀液

6:1, 10:1, 20:1 (水: HF, 体积比)

- (2) 刻蚀速率

- 热氧化 SiO<sub>2</sub>, 6:1 刻蚀液: 1200Å/min 浓度越高, 刻蚀速率越快
- 20:1 刻蚀液: 300Å/min
- 淀积的氧化膜刻蚀速率更高

- (3) 选择刻蚀能力

SiO<sub>2</sub> 对 Si > 100:1; SiO<sub>2</sub> 对 Si<sub>3</sub>N<sub>4</sub> > 30:1



### 3、Si 的刻蚀

- (1) 刻蚀液

HF 与 HNO<sub>3</sub> 和水或乙酸的混合物 (HNA)

HNA 各向同性刻蚀

- (2) 刻蚀步骤



- (3) 刻蚀原理:

- ① 乙酸 HC<sub>2</sub>H<sub>3</sub>O<sub>2</sub> — 稀释剂

② 硝酸  $\text{HNO}_3$ —强氧化剂，对硅氧化


③ 氢氟酸  $\text{HF}$ —刻蚀  $\text{SiO}_2$

(4) 刻蚀速率的调控


刻蚀速率受最慢过程步骤限制

┌ 当  $\text{HNO}_3$  浓度低时，刻蚀速率由氧化剂的浓度决定；  
└ 当  $\text{HF}$  浓度低时，刻蚀速率由  $\text{HF}$  的浓度控制


刻蚀速率的确定：查表




例 1: 65% $\text{HF}$ +25% $\text{HNO}_3$



例 2: 55% $\text{HF}$ +25% $\text{HNO}_3$



例 3: 50% $\text{HF}$ +30% $\text{HNO}_3$



#### (5) 化学机械抛光 (Chemical Mechanical Polishing, CMP)

- 上述刻蚀液也用于硅片的化学机械抛光
- 采用磨料 (二氧化硅粉悬浮液) 和缓冲 HF 以及 KOH 碱性溶液
- 刻蚀+机械磨削使硅片整平

#### (6) Si 采用 KOH 刻蚀

- 硅的定向刻蚀液为 KOH、异丙基乙醇 和水的混合液 23.5 : 13.5 : 63




- 利用 KOH 在一定晶格方向上的更快刻蚀速率，在硅上刻蚀深的图形

价键密度:  $\langle 111 \rangle > \langle 110 \rangle > \langle 100 \rangle$  不同晶向上刻蚀速率不同

刻蚀速度:  $R(100) \cong 100 R(111)$  在(100)上刻蚀速率很快

#### 4、 $\text{Si}_3\text{N}_4$ 的刻蚀

- (1)  $\text{Si}_3\text{N}_4$  的刻蚀液: 热磷酸溶液 实现  $\text{Si}_3\text{N}_4$  和  $\text{SiO}_2$  之间选择性



- (2)  $\text{Si}_3\text{N}_4$  的刻蚀选择比


$$\text{Si}_3\text{N}_4 : \text{SiO}_2 = 10:1$$

$$\text{Si}_3\text{N}_4 : \text{Si} = 30:1$$

HF 刻  $\text{SiO}_2$  的速度比刻  $\text{Si}_3\text{N}_4$  的速度快  $\Rightarrow \text{SiO}_2$  可作  $\text{Si}_3\text{N}_4$  的掩膜层

- (3) 工艺应用

LOCOS (局部氧化隔离)



## 5、湿法刻蚀工艺优缺点

### (1) 优点

- ① 应用范围广，适用于几乎所有材料
- ② 选择比大，易于光刻胶掩蔽和刻蚀终点控制
- ③ 操作简单，成本低，适于大批量加工 刻蚀面积大，大规模刻蚀

### (2) 缺点

- ① 湿法刻蚀是各向同性，干法可以是各向异性
- ② 干法刻蚀能达到高的分辨率，湿法刻蚀较差
- ③ 湿法刻蚀需大量的腐蚀性化学试剂，对人体和环境有害

集成电路制造，湿法刻蚀正被干法刻蚀所替代

MSE学业帮辅工作室


## 干法刻蚀分类

活性基团 — 化学刻蚀  
 $Ar^+$  — 物理刻蚀


总体可分为物理性刻蚀与化学性刻蚀：

可根据具体情况细分为：


- **等离子体刻蚀(Plasma Etching)**：属于化学性刻蚀，各向同性，选择性好，是利用等离子体将刻蚀气体电离并形成带电离子，分子及反应性很强的原子团，它们扩散到被刻蚀薄膜表面后与被刻蚀薄膜的表面原子反应生成具有挥发性的反应产物，并被真空设备抽离反应器。因这种刻完全利用化学反应，故称为化学性刻蚀。这种刻蚀方式与前面所讲的湿法刻蚀类似，只是反应物与产物的状态由液态改为气态，并以等离子体来加速反应速率。因此化学性干法刻蚀具有与湿法刻蚀类似的优点与缺点，即具有较高的刻蚀选择比及各向同性。鉴于化学性刻蚀各向同性的缺点，在微电子制造工艺中，只在刻蚀不需图形转移的步骤(如光刻胶的去除)中应用纯化学性刻蚀。
- **反应离子刻蚀**：属于化学物理过程，各向异性，选择性好结合物理性的离子轰击与化学反应的刻蚀。这种方式兼具各向异性与高刻蚀选择比的双重优点。刻蚀的进行主要靠化学反应来实现，加入离子轰击的作用体现在两个方面：1、破坏被刻蚀材质表面的化学键以提高反应速率；2、将二次沉积在被刻蚀薄膜表面的产物或聚合物打掉，以使被刻蚀表面能充分与刻蚀气体接触。于在表面的二次沉积物可被离子打掉，而在侧壁上的二次沉积物未受到离子的轰击，可得各向异性的刻蚀。保留下来阻隔刻蚀表面与反应气体的接触，使得侧壁不受刻蚀。
- **溅射刻蚀、离子铣刻蚀**：属于物理性刻蚀，各向同性，选择性差，是利用辉光放电将气体(如氩气)电离成带正电的离子，再利用偏压将离子加速，溅击在被刻蚀物的表面而将被刻蚀物的原子击出，该过程完全是物理上的能量转移，故称为物理性刻蚀。其特点在于具有非常好的方向性，可获得接近垂直的刻蚀轮廓。但是由于离子是全面均匀地溅射在芯片上，光刻胶和被刻蚀材料同时被刻蚀，造成刻蚀选择比偏低。同时，被击出的物质并非挥发性物质，这些物质容易二次沉积在被刻蚀薄膜的表面及侧壁。因此，在超大集成电路制作工艺中，很少使用完全物理的干法刻蚀方式。



既有活性基团,又有  $Ar^+$  冲刷



化学刻蚀：各向同性



物理刻蚀：各向异性

竖直方向有,水平方向无


## 等离子体刻蚀

### ● 等离子体刻蚀过程：

刻蚀速率受最慢过程步骤


1. 刻蚀气体进入反应室
2. 电场作用下反应气体分解
3. 等离子体产生
4. 反应正离子轰击表面 **形成各向异性的刻蚀**
5. 反应离子吸附在表面
6. 表面反应
7. 副产物解吸附
8. 副产物去除

示意图



### ● 刻蚀原理：

1. 产生等离子体:刻蚀气体经辉光放电后，成为具有很强化学活性的离子及游离基—等离子体。
2. 等离子体**活性基团**与被刻蚀材料发生化学反应。



●特点:

选择性好, 各向异性差。

针对性地刻蚀某种材料 ← 反应基团是针对指定的材料发生化学反应

●刻蚀气体:

Cl 基:  $\text{BCl}_3$ 、 $\text{CCl}_4$ 、 $\text{CHCl}_3$ 、 $\text{Cl}_2$ (有毒);

F 基:  $\text{CF}_4$ 、 $\text{SF}_6$ 等;

O 基:  $\text{O}_2$


问题: 为什么等离子体干法刻蚀的特点是选择性好, 但各向异性差?

答: 因为选择不同的活性基团需要匹配不同的材料, 在等离子体干法刻蚀中, 选择性好主要是因为可以通过精确选择活性基团(如特定自由基或离子)来针对不同材料的化学键进行反应。各向异性差因为这类刻蚀主要依赖化学活性基团的各向同性扩散与反应。活性基团在衬底表面随机运动, 从各个方向均匀攻击材料, 导致横向刻蚀与纵向刻蚀速率相近, 难以形成陡直的侧壁。


## 高压等离子体刻蚀

●刻蚀原理:


1. 等离子体的化学作用, 离子的能量很低。
2. 硅-卤键替代硅-硅键, 产生挥发性硅卤化合物。



105      42      130



42      130



3. C 不与 Si 反应, 也不形成挥发物质, 附着在表面阻碍刻蚀。

形成阻挡层的薄膜


中性刻蚀粒子

离子

挥发性  
刻蚀产物

阻挡层薄膜

轰击是竖直向下的, 底面发生轰击, 侧面阻挡层的薄膜不会发生轰击



- 特点： 高的各向同性，颗粒污染少

问题：同样是发生化学反应，高压等离子体刻蚀如何实现各向异性？

答：垂直向下方向性离子轰击与侧壁聚合物沉积共同作用的结果。离子轰击方向垂直向下，主要作用于硅片表面底部，而不直接轰击侧壁。侧壁上的碳氟化合物沉积形成一层非挥发性聚合物薄膜保护侧壁不被化学刻蚀。由于侧壁不受垂直方向的离子轰击影响，这些保护层得以保留，从而实现各向异性刻蚀，即只刻蚀底部而不刻蚀侧壁。

- 高压等离子体各向异性刻蚀原理：


#### CF<sub>4</sub> 刻蚀多晶硅

1. 侧壁累积非挥发性碳氟化合物，其下是约 15Å 的氟化硅薄膜，阻止了对侧壁的刻蚀
2. 底部的碳氟化合物被离子轰击去除，硅不断被活性基团刻蚀
3. 可以通过氢消除氟而促进形成富碳的等离子体，改善各向异性
4. 加入氧可以去碳，提高刻蚀速率

形成 CO, CO<sub>2</sub>

此举提高了 F\*

形成阻挡层



问题：侧壁的碳氟化合物为何不能被离子轰击去除？

答：离子轰击方向垂直向下，主要作用于硅片表面底部，而不直接轰击侧壁。

#### 溅射刻蚀（离子铣刻蚀）


- 刻蚀原理：

惰性气体等离子体的纯物理刻蚀（与 PVD 的溅射淀积原理相同）  
没有刻蚀物的化学反应参与

- 特点：

[各向异性好], [选择性差] 无差别的打击  
垂直方向上刻蚀速率大, 水平方向上刻蚀速率小

- 刻蚀气体： Ar 气



问题：为什么溅射干法刻蚀的特点是各向异性好，但选择性差？

答：离子束中的离子通过一个非常强的垂直电场加速，反应器压力又非常低，以至于原子间的碰撞完全不可能。结果就是，当它们撞击到晶片表面时，离子的速度几乎是完全垂直的。对任何材料都可进行各向异性刻蚀，这是因为刻蚀过程不需要化学反应。离子束的适应性决定了图形化材料的范围很宽，包括化合物和合金，因此选择性差。

## 反应离子刻蚀

### ●刻蚀原理：

1. 同时利用了等离子刻蚀和溅射刻蚀机制
2. 化学刻蚀和物理刻蚀的结合

### ●刻蚀气体：活性等离子（化学反应）+ 惰性等离子（轰击）


各向同性好

各向异性好


### ●特点：

1. 各向异性和选择性好且可控
2. 刻蚀速率高且可控

补充：反应离子刻蚀的过程



## 干法刻蚀设备




反应离子刻蚀机


中性刻蚀粒子

离子

挥发性  
刻蚀产物



## 离子铣刻蚀机



## 等离子体刻蚀机


### 干法刻蚀应用

#### ● $\text{SiO}_2$ 和 $\text{Si}$ 的干法刻蚀:

刻蚀剂:  $\text{CF}_4$ 、 $\text{CHF}_3$ 、 $\text{C}_2\text{F}_6$ 、 $\text{SF}_6$ 、 $\text{C}_3\text{F}_8$


等离子体:

化学反应刻蚀:




富氟等离子: 加入氧气, 去 C, 增加 F, 速率增加; 继续加氧, 硅氧化, 速率下降

富碳等离子: 加氢气, 刻蚀速率下降



$\text{CF}_4/\text{O}_2$




$\text{CF}_4/\text{H}_2$

## ● $\text{Si}_3\text{N}_4$ 的干法刻蚀:

刻蚀剂:  $\text{CF}_4$ 、 $\text{CHF}_3$ 、 $\text{C}_2\text{F}_6$ 、 $\text{SF}_6$ 、 $\text{C}_3\text{F}_8$


化学反应刻蚀:



刻蚀速率: 刻蚀速率介于  $\text{SiO}_2$  与  $\text{Si}$  之间

选择性:

- $\text{CF}_4$ : 刻蚀  $\text{Si}_3\text{N}_4/\text{SiO}_2$  -- 选择性差
- $\text{CHF}_3$ : 刻蚀  $\text{Si}_3\text{N}_4/\text{SiO}_2$  -- 选择性为 2-4  
刻蚀  $\text{Si}_3\text{N}_4/\text{Si}$  -- 选择性为 3-5



增加F/C比 (加氧气), 可以增加刻蚀速率  
减少F/C比 (加氢气), 刻蚀过程倾向于形成高分子膜

**刻蚀  $\text{Si}_3\text{N}_4/\text{SiO}_2$  采用富氟等离子体:  $\text{CF}_4\text{-O}_2$**


**刻蚀  $\text{Si}_3\text{N}_4/\text{Si}$  采用氟不足等离子体:  $\text{CF}_4\text{-H}_2$**

刻蚀速率慢, 选择性好

## ● 多晶硅与金属硅化物的干法刻蚀:

刻蚀剂:  $\text{CF}_4$ 、 $\text{SF}_6$ 、 $\text{Cl}_2$ 、 $\text{HCl}$ ;


刻蚀金属硅化物:  $\text{TiSi}_2$ 、 $\text{WSi}_2$



刻蚀 poly-Si:


氟化物 ( $\text{CF}_4$ 、 $\text{SF}_6$ ) -- 各向同性

氯化物 ( $\text{Cl}_2$ 、 $\text{HCl}$ ) -- 各向异性, 选择性好



## 干法刻蚀的特点

- 容易控制刻蚀的开始与结束
- 高的各向异性
- 无颗粒、无化学废液
- 对温度的低敏感性



## 干法刻蚀的工艺比较

|             | 等离子                                                                                     | 反应离子                                | 离子铣                                 |
|-------------|-----------------------------------------------------------------------------------------|-------------------------------------|-------------------------------------|
| 工作气体        | CF <sub>4</sub> / O <sub>2</sub> / C <sub>2</sub> F <sub>6</sub> / CCl <sub>4</sub> ... | 同左                                  | Ar                                  |
| 气体压力 (Torr) | 10 <sup>-2</sup> ~ 10                                                                   | 10 <sup>-2</sup> ~ 10 <sup>-1</sup> | 10 <sup>-5</sup> ~ 10 <sup>-4</sup> |
| 晶片放置        | 阳极                                                                                      | 阴极                                  | 离子源外                                |
| 刻蚀机理        | 化学                                                                                      | 化学 + 物理                             | 物理                                  |
| 分辨率(μm)     | 0.5-2                                                                                   | 0.1                                 | 0.1                                 |
| 钻刻          | 有                                                                                       | 基本无                                 | 无                                   |
| 损伤          | 小                                                                                       | 中                                   | 大                                   |
| 选择比         | 较大                                                                                      | 中                                   | 小                                   |
| 刻蚀速率        | 较快                                                                                      | 很快                                  | 慢                                   |

MSE学业帮辅工作室

---

## 第5章 薄膜制备

### 5.1 蒸发

#### 蒸发的基本概念

1. 蒸气 任何温度下，材料表面都存在自身的气体

升华：低于熔化温度时，产生蒸气的过程

蒸发：熔化时，产生蒸气的过程

2. 真空蒸发 在真空条件下，加热蒸发源，使原子或分子 从蒸发源表面逸出，形成蒸气流并入射到衬 底表面，聚集形成固态薄膜的一种工艺技术

优点：工艺及设备简单，淀积速率快

缺点：台阶覆盖差

3. 蒸气压 温度一定条件下，固液相与气相间的物质交 换达到平衡，气态原子或分子撞击固体或液 体表面所产生的压强，称为平衡蒸气压  $P_e$  为得到合适的淀积速率，材料的平衡蒸汽压  $P_e > 10 \text{ mTorr}$ ，对应的温度为蒸发温度

4. 气体动力学

$$\bar{v} = \int_0^{\infty} vP(v)dv = \sqrt{\frac{8kT}{\pi m}}$$

气体分子速率的分量的平均值

$$\zeta = \frac{1}{\sqrt{2}\pi d^2 n} = \frac{kT}{\sqrt{2}\pi d^2 P}$$

5. 真空 气体分子平均自由程

气体流量  $J$ : 单位时间内到达或撞击某个单位 面积表面的气体分数

$$J_n = \frac{n\bar{v}_x}{2} = \sqrt{\frac{n^2 kT}{2\pi m}} = \sqrt{\frac{P^2}{2\pi kTm}} \approx 1.07 \times 10^{11} \frac{P}{\sqrt{Tm}}$$

气体分子平均自由程

$$\zeta = \frac{1}{\sqrt{2}\pi d^2 n} = \frac{kT}{\sqrt{2}\pi d^2 P} \quad \left(n = \frac{P}{kT}\right)$$

为了减小薄膜的沾污, 要求尽量增大残余气体分子的平均自由程

6. 蒸发的基本过程

1) 蒸发过程

源的总质量蒸发速率

$$R_{ml} = \sqrt{\frac{m}{2\pi k}} \frac{P}{\sqrt{T}} \int_0^A dA = A \sqrt{\frac{m}{2\pi k}} \frac{P}{\sqrt{T}} \quad (\text{温度均匀})$$

2) 气相输运过程

$$\Omega = \frac{\cos \theta \cos \phi}{\pi r_R^2}$$

$$\cos \theta = \cos \phi = \frac{R}{2r}$$
$$\Omega = \frac{1}{4\pi r^2}$$

视角因子

薄膜的淀积速率

$$R_d = \frac{\Omega R_{ml}}{\rho} = \sqrt{\frac{m}{2\pi k \rho^2} \frac{P}{\sqrt{T}} \frac{A}{4\pi r^2}}$$

材料因子
工艺因子
结构因子

### 3) 成膜过程

蒸镀系数  $\beta$ ，其值 0-1 成膜过程存在衬底的再蒸发现象

#### ✓ 薄膜的淀积速率

$$R_d = \beta \frac{\Omega R_{ml}}{\rho} = \beta \sqrt{\frac{m}{2\pi k \rho^2} \frac{P}{\sqrt{T}} \frac{A}{4\pi r^2}}$$

### 7. 蒸发设备

真空蒸发台：载片盘、蒸发源、真空系统

### 8. 蒸发方法

**电阻加热系统：**工艺简单，淀积速率快；坩埚污染，难以制备高纯度薄膜；难以制备高熔点薄膜

**感应加热系统：**工艺简便，蒸发速率快；温度控制精确、均匀；坩埚加热仍然有污染问题

**电子束加热系统：**局部加热，无污染，淀积膜纯度高；蒸发温度高，可蒸发难溶金属；对 MOS 器件有辐射损伤

**激光加热系统：**淀积电介质、半导体、金属等各种薄膜；高纯度、无

---

辐射损伤；大功率激光器价格昂贵

## 9. 蒸发薄膜质量控制

- 1) 台阶覆盖性 行星式旋转的硅片架：改善均匀性
- 2) 剥离工艺 利用蒸发台阶覆盖性差，简化工艺

## 5.2 溅射


### 一、核心概念

1. 溅射定义：通过气体辉光放电产生等离子体，高能离子轰击阴极靶材，使靶原子飞溅并淀积到衬底表面形成薄膜的工艺技术。

2. 溅射的关键特征：溅射出的原子动能高（10–50eV，远高于蒸发工艺的 0.1–0.2eV），台阶覆盖性好是其核心优势。

3. 等离子体定义：等离子体由气体原子或原子团电离后形成，包含正负电荷粒子和中性粒子，整体呈电中性，其产生过程涉及分子裂解、原子电离、分子电离、原子激发等反应。

## 二、溅射的基本过程（淀积速率相关）



辉光：中等能量的电子非弹性碰撞中性原子，将内层电子激发到高能状态，返回基态时发光

Crooke 暗区：大多数电子具有非常低的能量，离子在此被加速

阳极暗区：电子密度非常小，没有可观的激发

法拉第暗区：在阴极附近电子被加速到非常高的能量，导致电离，只有极少数的电子具有适合激发发光的能量

### 1. 等离子体产生

气体辉光放电形成等离子体，离子流密度

其中

$V_{\text{field}}$ ：阴极与阳极间的电压差

$d_{\text{dark}}$ ：Crooke 暗区  $d_{\text{dark}} \propto \frac{1}{P}$  厚度


$m_{ion}$ : 入射离子的质量

## 2. 离子轰击靶

溅射产额 ( $N_{tar}$ : 溅射出的靶原子数,  $N_{ion}$ : 入射的离子数)  $S = \frac{N_{tar}}{N_{ion}}$  数)  
S 越高淀积速率越快,

存在溅射阈值 ( $m_{tar}$ : 靶原子质量  $m_{ion}$ : 入射离子质量), 入射离子能量  $< 10\text{eV}$  时吸附于表面,  $> 10\text{keV}$  时会注入衬底造成损伤

$$E_{th} = \frac{L}{\gamma(1-\gamma)} \quad \gamma = \frac{4m_{ion}m_{tar}}{(m_{ion} + m_{tar})^2}$$



## 2. 靶原子气相运输

20%~60% 的溅射粒子会发生散射, 无法到达衬底, 存在气相运输系数

## 3. 成膜

含原子吸附、表面扩散、核形成与生长, 存在蒸镀系数  $\beta$  (0-1),  
成膜过程中会发生衬底再蒸发现象, 生长机制以岛状生长为主。

4. 淀积速率公式  $R_d = \beta c J_{ion} S$  (综合蒸镀系数、输运系数、离子流密度和溅射产额)。


### 三、主要溅射方法及特点

| 溅射方法  | 核心特点                                                   | 适用场景                    |
|-------|--------------------------------------------------------|-------------------------|
| 直流溅射  | 设备简单、淀积速率较高；所需气压高，薄膜易沾污、附着性差；仅能淀积金属                    | 金属薄膜快速淀积（对纯度和附着性要求不高场景） |
| 射频溅射  | 可淀积导体、半导体和介质；膜的附着性、纯度与致密度较好                            | 多种材质薄膜制备，尤其非金属薄膜        |
| 磁控溅射  | 增加粒子碰撞几率，提高产量；靶与硅片架为立体结构，膜厚均匀；消除二次电子对基片的轰击             | 对膜厚均匀性和产量有要求的场景         |
| 离子束溅射 | 入射角 $60^\circ$ 左右时溅射产额 $S$ 最大；离子源与淀积室分离，真空度高，膜质量与附着性最优 | 高精度、高纯度薄膜制备             |

## 四、薄膜质量控制


### ■ 岛状生长模型

- ✓ 1区：非晶型的，密度很低，呈多孔状
- ✓ T区：薄膜晶粒很小，无明显孔洞
- ✓ 2区：晶粒尺寸变大，柱状晶
- ✓ 3区：薄膜表面非常粗糙，呈乳白色或雾状



### ■ 台阶覆盖性

- ✓ 对衬底加热，促进扩散和再淀积
- ✓ 改善台阶覆盖和膜厚的均匀性



## 5.3 化学气相淀积

### 1. CVD 概念:

把构成薄膜物质的气态反应剂或液态反应剂的蒸气以合理的流速引入反应室，在衬底表面发生化学反应，淀积成膜的工艺方法。

CVD 制备薄膜与外延生长制备薄膜的区别：可以是单晶、多晶、非晶，外延要求单晶

### 2. CVD 分类

(1) 按气压分类：常压化学气相淀积(APCVD)

低压化学气相淀积(LPCVD)

(2)按反应激活能分类：等离子增强化学气相淀积(PECVD)

金属有机物化学气相淀积(MOCVD)

激光诱导化学气相淀积(LCVD)

微波等离子体化学气相淀积(MWCVD)

### 3. 低温工艺与中温工艺制备 $\text{Si}_3\text{N}_4$ 薄膜的特点及用途

(1)低温工艺： $\text{Si}_3\text{N}_4$ 薄膜质地较疏松，密度低，抗腐蚀性较差；通常淀积在芯片表面作为钝化膜，保护膜。

(2)中温工艺： $\text{Si}_3\text{N}_4$ 薄膜密度高，抗腐蚀性好；主要作为选择性氧化和各向异性腐蚀的掩蔽膜。

### 5.3.1 CVD 原理

#### 1. CVD 的成膜过程

如图 5.29 所示。

(1)反应物的质量传输：将反应气体通入反应室内，反应气体分子通过对流和扩散到达衬底表面附近。

(2)薄膜先驱物反应：气相反应导致膜先驱物(将组成膜最初的原子和分子)和副产物的形成。

(3)气体分子扩散：膜先驱物穿越边界层到达衬底表面。

(4)先驱物的吸附：膜先驱物吸附在衬底表面。


(5)先驱物扩散到衬底中：膜先驱物在衬底表面扩散。

(6)表面反应：膜先驱物在衬底表面进行化学反应导致膜淀积。




(7)副产物的解吸附作用：副产物从衬底表面解吸附，扩散穿越边界层。

(8)副产物去除：副产物进入主气流区从反应室中去除。


以衬底表面 $\alpha$ -Si 薄膜的淀积为例，淀积温度在 580 ~650°C，由外界通入的反应剂为硅烷。总的化学反应为




高温下，硅烷会首先在气相中产生一系列分解和变化



以上反应中生成的  $\text{SiH}_2$  即是反应先驱物，它先由气相吸附到衬底表面



然后沿衬底表面扩散到合适的位置，最后反应生成 $\alpha$ -Si



### CVD 化学反应条件：

- (1)在淀积温度下，反应剂需有足够高的蒸气压；
- (2)除淀积物外，反应的其它物质必须是挥发性；
- (3)淀积物本身必须具有足够低的蒸气压
- (4)薄膜淀积所用的时间必须足够短——高效率，低成本
- (5)淀积温度必须足够低----避免对先前工艺影响
- (6)CVD 不允许化学反应的气态副产物进入薄膜
- (7)化学反应必须在被加热的衬底表面

### CVD 工艺原理

#### 1.薄膜淀积过程：(5 个基本步骤)

- (1)反应剂引入，在主气流区是稳定的层流；
- (2)反应剂从主气流区以扩散方式穿过边界层到达衬底，在衬底表面附近形成“滞留层”；
- (3)反应剂被吸附在硅片表面，并进行化学反应；
- (4)在硅片表面成核、生长成薄膜；
- (5)反应后的气相副产物排出反应室。

两个关键过程：气相质量运输和表面化学反应过程。

CVD 表面淀积过程与气相外延的表面外延过程的不同之处：位置、温度、类型

#### 2.薄膜淀积速率及影响因素——Grove 模型

CVD 反应室内的流体动力学：反应室工作气体是常压或初真空度，分子平均自由程远小于反应室尺寸，气流是粘滞流。

### (1)控制薄膜淀积速率的两个步骤

与热氧化生长稍有不同的是，没有了在  $\text{SiO}_2$  中的扩散流。

$J_g$  是反应剂分子的粒子流密度

$J_s$  代表在衬底表面化学反应消耗的反应剂分子流密度

气相扩散流密度：假定  $J_g$  正比于反应剂在主气流中的浓度  $C_g$  与在硅表面处浓度  $C_s$  之差

$$J_g = -D_g \frac{C_s - C_g}{\delta} = h_g (C_g - C_s)$$

$h_g$ —气相质量运输系数

表面反应流密度：假定在表面经化学反应淀积成薄膜的速率正比于反应剂在表面的浓度  $C_s$

$$J_s = k_s C_s$$

$k_s = k_0 e^{-E_A/kT}$ —表面化学反应系数

稳态时，二者相等，可推出

$$C_s = C_g \left(1 + \frac{k_s}{h_g}\right)^{-1} \quad \text{薄膜淀积速率:}$$

$$R = \frac{J}{N} = \frac{k_s h_g}{(k_s + h_g)} \frac{C_g}{N} = \frac{k_s h_g}{(k_s + h_g)} \frac{C_g}{N}$$

$$N_{Si} = 5 \times 10^{22} \text{ cm}^{-3}$$

$N$ ---形成薄膜的单位体积中的原子数，对硅外延  $N$  为  $5 \times 10^{22} \text{ cm}^{-3}$

$$\delta(x) = a_1 \sqrt{\frac{\eta x}{\rho v_0}}$$

$a_1$  为常数(通常为 5)； $\eta$  为气体的动力学黏度； $x$  为衬底在基座上沿气流方向放置位置的坐标； $\rho$  为气相的质量密度； $v_0$  为远离衬底表面处的气体流速

若只考虑边界层中的扩散，可将边界层中的质量传输系数  $h$ 。近似地表

示为

$$h_g = \frac{D_g}{\delta(x)}$$

其中,  $D_g$  为反应先驱物在边界层中的扩散系数。

(2)两种极限情况:

$R$  一定时, 薄膜淀积速率由  $h_g$  和  $k_s$  中较小的一个决定, 即两种极限情况

a. 如果  $h_g \gg k_s$ , 则  $C_s \approx C_g$ -----表面化学反应速率控制过程, 出现在低温区

有  $R \approx k_s \frac{C_g}{N}$ ,  $k_s = k_0 e^{-E_A/kT}$  表面(反应)控制, 对温度特别敏感

b. 如果  $h_g \ll k_s$ , 则  $C_s \approx 0$ ----质量传输速率控制过程, 出现在高温区

有  $R \approx h_g \frac{C_g}{N}$ ,  $h_g = \frac{D_g}{\delta(x)}$  质量运输控制, 对温度不敏感

**温度对淀积速率的影响:**

(1)较低温度时, 淀积速率与温度是指数关系  $h_g \gg k_s$  时, 淀积速率受表面化学反应控制

(2)较高温度时, 对温度不太敏感, 随着温度的上升, 淀积速率变化不大  $h_g \ll k_s$  时, 淀积速率受气相质量运输控制

**反应腔几何形状对淀积速率的影响:**

较高温度时,  $h_g \ll k_s$ , 质量传输速率控制过程,  $R \approx h_g \frac{C_g}{N}$ ,  $h_g = \frac{D_g}{\delta(x)}$ ,

$\delta(x) = a_1 \sqrt{\frac{\eta x}{\rho v_0}}$ ,  $h_g$  随  $x$  增加而减小, 解决措施: 支座倾斜  $3^\circ \sim 10^\circ$

**气体流量对淀积速率的影响:**

(1) 较低温度时,  $h_g \gg k_s$  淀积速率受表面化学反应控制,  $R \approx k_s \frac{C_g}{N}$ ,  $k_s = k_0 e^{-E_A/kT}$ , 对气流不敏感

(2) 较高温度时,  $h_g \ll k_s$  质量运输控制,  $R \approx h_g \frac{C_g}{N}$ ,  $h_g = \frac{D_g}{\delta(x)}$ ,  $\delta(x) = a_1 \sqrt{\frac{\eta x}{\rho v_0}}$ ,  $h_g$  随气体流速  $v_0$  增加而增加, 对气体流量敏感

**气体压力对淀积速率的影响**

较高温度时,  $h_g \ll k_s$  质量运输控制, 低压下, 分子平均自由程变长,

便于采用直插密集装片， $h_g$ 大大增加，转变为化学反应控制





图 5.31 淀积速率与温度和气体流速之间的关系曲线

### 3. CVD 中的重要的化学反应


#### (1) 热分解反应。

常用的热分解反应有 3 种：


##### ① 氢化物的热分解，如





##### ② 有机化合物的热分解，如



#### (2) 简单的氧化还原反应。






要得到相应元素的薄膜可采用氢气还原。氢还原法通常是制取高纯度金属膜的好方法，工艺温度相对较低，操作简单，实用价值高。例如：



#### (3) 化学合成反应

如





### 5.3.2 CVD 工艺

#### 1. CVD 方法及设备

##### (1)常压化学气相淀积。(APCVD)

淀积速率快

高温区，扩散控制，要控制反应剂浓度

易发生气相反应，产生落尘污染

台阶覆盖差

均匀性差

主要用于厚氧化膜

常压化学气相淀积装置包括 3 个主要部分：气相供应系统(气体源)、反应室以及排气系统。

故此，APCVD 常用来淀积较厚且对质量要求不高的  $\text{SiO}_2$  等介质膜。

##### (2)低压化学气相淀积。(LPCVD)

淀积速率较低

低温区，反应控制，要控制温度

均匀性好，台阶覆盖好

多晶硅，介质和掺杂介质的淀积

##### (3)等离子体增强化学气相淀积。(PECVD)

等离子体增强化学气相淀积的特点是：

①等离子体可以增强反应物的活性，同时由于等离子体中各种粒子之间频繁发生相互碰撞，能大大降低化学反应的温度，实现低温薄膜淀积。

②一些按热平衡理论无法在通常条件下自发进行的化学反应和不能获得的物质结构，在 PECVD 系统中将成为可能。

③可用于生长界面陡峭的多层结构。

④可以提高淀积速率以及膜厚均匀性。

⑤可以填充细小、狭窄的结构。等离子体中产生的反应先驱物分子或原子通常具有较高的能量。它们到达衬底表面可以沿表面快速扩散，大大提高台阶的覆盖率。

PECVD 特别适用于功能薄膜和化合物薄膜的合成，并显示出以上许多优点。因此，相对于普通的 CVD、真空蒸发和溅射而言，PECVD 被视为第二代薄膜技术。

##### (3)其他方法增强的化学反应淀积。

随着高新技术的发展，采用激光、火焰燃烧法、热丝法其他方式

也可以实现增强化学反应淀积过程的目的。

## 2. CVD 法的特点

相对于蒸发和溅射等 PVD 方法，CVD 法有着非常明显的特点。

(1)CVD 法可广泛用于各种导体，半导体和绝缘体材料的淀积。

(2)传统 CVD 法淀积过程中没有带电粒子对衬底的轰击，因此对衬底的损伤小。

(3)CVD 法有很好的台阶覆盖性能，能用于填充细小和大深宽比的结构。

(4)CVD 法可以制备各种金属膜，且台阶覆盖性好，因此特别适合制备金属互连结构。

(5)只要选用合适的化学反应，就可以在较低的温度下淀积高熔点的金属或化合物。

(6)某些化学反应对生长区域具有选择性，因此可以进行选择性 CVD 生长。例如，需要以如图 5.33 所示的结构中表面为 Si 的部分作为生长表面，而  $\text{SiO}_2$  作为非生长表面，淀积金属 W 时，可以选用的化学反应有




图 5.33 金属钨的选择性 CVD 生长

(7)CVD 法所能淀积的物质其化学成分可以随气相组成的改变而改变，从而可以获得梯度淀积物或得到混合镀层(如  $\text{AlSi}$ 、 $\text{AlCuSi}$ )。

(8)CVD 法可以选用各种化学反应来制备所需物质，特别适合于各种化合物薄膜的制备，尤其是硅化物和氮化物。

(9)CVD 过程中可以同时进行掺杂。

(10)用不同的化学反应制备同一种薄膜时，可以获得不同的台阶覆盖性能。

## 3. CVD 薄膜质量及控制

薄膜质量，主要是指薄膜的保形覆盖性、薄膜的致密性、薄膜厚度均匀性、薄膜与界面之间的附着性以及界面应力类型与大小。

CVD 薄膜的质量将受到化学反应、温度、气压、气体组成、气体激发状态、薄膜表面状态等多个因素的影响。

---

## 5.4 外延

### 一、外延基本概念

1. **定义**：在单晶衬底上，按衬底晶向生长一层新的单晶薄膜的工艺  
技术，其中新生长的单晶层称为**外延层**，生长了外延层的衬底片称为  
**外延片**。

### 2. 外延层的作用

- 可获得缺陷少的高质量硅单晶；
- 能实现原子层量级的精确厚度控制；
- 可进行原位均匀掺杂；
- 能够实现不同类型、不同杂质含量的多层掺杂。

### 二、外延的分类

#### 1. 按工艺分类

- 气相外延
- 液相外延
- 固相外延
- 分子束外延

#### 2. 按材料分类

- **同质外延**：外延层与衬底材料相同；
- **异质外延**：外延层与衬底材料不同，如 GaAs 在 Si 衬底上生长。

### 3. 按晶格畸变程度分类

| 类型    | 特点                 |
|-------|--------------------|
| 共格外延  | 晶格完全匹配，无畸变         |
| 伪共格外延 | 存在微小晶格畸变，仍保持晶格匹配关系 |
| 非共格外延 | 晶格失配大，产生大量位错等缺陷    |

## 三、气相外延

### 1. 化学气相外延过程

1. 反应剂进入主气流区，形成膜先驱物 $\text{SiCl}_2$ ；
2. 先驱物质量输运到衬底；
3. 先驱物在衬底表面吸附；
4. 先驱物在衬底表面扩散；
5. 发生表面反应；
6. 淀积成膜并伴随副产物解吸附。

### 2. 薄膜生长机制

与普通 CVD 的岛状生长不同，硅的化学气相外延为**层状生长机制**，

---

Si 原子优先在台阶位置生长, 具体过程为吸附→扩散→反应→在结点位置淀积→解吸附。

### 3. 淀积速率影响因素

#### (1) 气体种类（硅源）的影响

硅源为氯硅烷 $SiH_xCl_{4-x}$  ( $x = 0、1、2、3、4$ ) , 相关规律如下:

- 外延温度: 随 $x$ 增加, 反应激活能减小, 温度降低, 排序为 $SiCl_4 > SiHCl_3 > SiH_2Cl_2 > SiH_4$ ;
- 生长速度: 排序为 $SiH_4 > SiH_2Cl_2 > SiHCl_3 > SiCl_4$ 。

#### (2) 反应剂浓度的影响

以 $SiCl_4$ 为反应剂时, 存在正向淀积和逆向刻蚀反应, 淀积速率公式为 $R = c_1 p_{SiCl_2} - c_2 p_{HCl}^2$ , 并非反应剂浓度越高, 外延生长越快, 浓度过高会触发刻蚀反应。

#### (3) 饱和蒸气压的影响

引入过饱和度 $\sigma = \left[ \frac{p_{Si}}{p_{Cl}} \right]_{Feed} - \left[ \frac{p_{Si}}{p_{Cl}} \right]_{Eq}$  ( $\left[ \frac{p_{Si}}{p_{Cl}} \right]_{Feed}$  为进气分压比,  $\left[ \frac{p_{Si}}{p_{Cl}} \right]_{Eq}$  为饱和分压比) :

- $\sigma > 0$  时, 发生外延生长;
- $\sigma < 0$  时, 发生刻蚀。

---

#### 4. 硅的化学气相外延化学反应

1. 不同硅源反应：氯硅烷在载气 $H_2$ 氛围下会逐步转化为膜先驱物 $SiCl_2$
2. 淀积核心反应： $SiCl_2(g) + H_2(g) \leftrightarrow Si(s) + 2HCl(g)$

#### 5. 掺杂方式

- 自掺杂：衬底中的杂质扩散到外延层；
- 外部掺杂：通入掺杂气体实现。

## 第 6 章

### 6.1 CMOS 工艺技术

## 第六章 集成电路制造工艺

### 1. 金属化技术

定义：金属化属于复合工艺，采用薄膜淀积、光刻、刻蚀、剥离、退火等工艺形成导体材料图形以实现芯片上各个元件之间的连接。

金属化系统分为接触（电极）、互连。

金属-半导体接触：①肖特基：金属和半导体连接在一起，由于功函数差异形成势垒区，接触区出现整流效应。

扩散法、合金法②欧姆接触：金属铝与轻掺杂浓度的n型硅接触形成整流接触；提高（金属半导体界面的接触电阻、电流、外 n型硅的掺杂浓度后，接触区整流特性严重退化，电压-电流电压遵循欧姆定律）正反向特性趋于一致，转化为欧姆接触。

栅极材料：多晶硅。高温稳定性，重掺杂以降低电阻。

可通过改变掺杂调节功函数，与栅氧化层具有良好界面特性。

多晶硅栅工艺具有源漏自对准

接触电极：金属硅化物。

互连金属：铝、铜。

欧姆接触制备步骤：表面清洗 → 金属淀积 (Ti, Co, W, Ni) → 光刻、刻蚀 → 退火生成金属硅化物

自对准金属硅化物技术 (TiSi<sub>2</sub>)

原理：无光刻、刻蚀；退火中，Ti只与Si反应不与SiO<sub>2</sub>反应。

步骤：表面清洗 → 金属淀积 (Ti) → 退火，与Si接触处生成TiSi<sub>2</sub> → 湿法去除未反应金属。

选择性二次退火：第一次 (600~700℃) 高阻C49相。第二次 (800~900℃) 低阻C54相。

互连：用于元器件之间或两层金属布线之间的连接和外部的导热、导电通路。主要结构：互连线、通孔。  
常用Al，采用溅射淀积，覆盖薄膜，光刻形成互连线。

- ↓ ① 抗电迁移能力差：
1. 在铝膜中加入少量硅和铜：杂质的析出降低Al在晶粒间界的扩散系数
  2. 在铝膜表面覆盖Si<sub>3</sub>N<sub>4</sub>或其他介质薄膜。
  3. 适当工艺淀积铝膜，如电子束蒸镀；竹状结构中晶粒间界垂直电流方向
  4. 以铜为互连材料。

电迁移：大电流密度下，导电电子与铝金属离子发生动量交换，使金属离子沿电子流方向迁移。

在阳极端堆积形成小丘或须晶，造成电极短路；阴极端形成空洞，造成电极开路。

中值失效时间(MTF) =  $CAJ^{-n} \exp(\frac{E_a}{kT})$ . C: 常数; A: 金属互连线面积  $E_a$ : 活化能.

指50%互连线失效.

② Al-Si接触的尖楔现象：Al尖楔穿透pn结，短路。

Si在Al中溶解度高，在Al膜中扩散系数大  $\Rightarrow$  Si沿Al晶粒边界快速扩散，离开接触孔处。

Al与SiO<sub>2</sub>反应： $3SiO_2 + 4Al \rightarrow 3Si + 2Al_2O_3$ .  $\Rightarrow$  降低Al-Si欧姆接触电阻。

特点：深度  $> 1\mu m$ .

增加Al-SiO<sub>2</sub>的粘附性。

$\langle 111 \rangle$  Si: 横向扩展;  $\langle 100 \rangle$  Si: 纵向... SiO<sub>2</sub>厚度不均造成尖楔现象。


改善：① 用Al-Si合金，Al中加0.1wt%~4wt%的Si

② 引入Ti/TiN阻挡层抑制扩散

③ 利用Al-重磷(砷)掺杂多晶硅结构。

④ 用深的pn结(not always good)

复合金属化结构



复合金属电极.


① 钛硅化物欧姆接触.  $2TiCl_4 + N_2 + 4H_2 \rightarrow 2TiN + 8HCl$ .

① TiSi<sub>2</sub>: 实现自对准，欧姆接触。

② Ti: 粘附层: W与SiO<sub>2</sub>表面粘合。

Ti/TiN: 阻挡层: 防止W扩散。

TiN: (ARC) 防反射涂层: 防止反射提高光刻分辨率, 防止电迁移



复合金属互连结构.

TiN

③ W: 局部互连金属塞。

Ti

CVD W: 台阶覆盖性和空腔填充能力好。

TiN和硅之间的接触电阻大

$\Rightarrow$  在TiN被淀积前, 先淀积一层薄Ti, 能与下层Si材料反应, 降低接触电阻, 实现欧姆接触。

铝基两步法填充: 氢气法快速:  $WF_6(g) + 3H_2 \rightarrow W(s) + 6HF$

硅烷法低压:  $2WF_6(g) + 3SiH_4 \rightarrow 2W(s) + 3SiF_4(g) + 6H_2$

$WF_6 + 2SiH_4 \rightarrow WSi_2 + 6HF + H_2$ .

## 先进的接触互连工艺—Cu

① 电阻率更低, 可减小RC延迟和能耗.


② 布线宽度提高.

③ 抗电迁移性好, 提高可靠性.

④ 大马士革工艺简单.

④ 的工艺步骤:

(1) 根据互连图形在互连层平面沉积刻蚀停止层



(2) 沉积厚的绝缘介质层.

(3) 光刻互连线孔



(4) 刻蚀互连线沟槽并去胶.

(5) 采用高选择比的刻蚀方法, 去刻蚀停止层

(6) 清洁刻蚀残留物, 沉积阻挡层和籽晶层

(7) 沉积填充通孔至填满 (电镀ECP) — PVD, CVD台阶覆盖性差, ECP填充性能好.

(8) 化学机械抛光(CMP) 去除沟槽, 金属孔外的铜和阻挡层. — 干法刻蚀(FCA) 副产物难挥发

(层间绝缘层)

多层布线技术: 必须在金属层间夹有隔离用的介质层. 要求: 电气绝缘性好, 粘附强度高.

铝的多层布线要得到良好的选择性、各向异性刻蚀必须配合平坦化技术.

CMP: 用于浅沟槽形成, 介质层平面化, 铝层的形成, 铜互连, 深槽电容.

定义: 存在于工件表面和抛光垫间的抛光液中的氧化剂, 催化剂等在工件表面生成一层氧化薄层.

再由漂浮在抛光液的磨粒通过机械作用去除, 重新露出工作表面, 再进行氧化的, 在化学和机械作用过程交替完成工件表面抛光.

影响因素: ① 抛光压力: 对抛光速率, 表面质量影响大.

② 相对速度: 与①的匹配决定了抛光操作区域.

③ 抛光区域温度: 温度与抛光速率成指数关系.

④ 抛光液黏度, pH: 黏度影响流动性 and 传热性, pH影响材料去除率, 表面质量.

⑤ 抛光垫: 影响被抛光晶片表面质量, 平坦化程度, 抛光速率. (选粗糙, 多孔的)

⑥ 磨粒尺寸, 硬度, 浓度: 影响抛光速率, 产生划痕. (常用  $\text{SiO}_2$ ,  $\text{Al}_2\text{O}_3$ ,  $\text{CeO}_2$ , 20~200nm)

其他平坦化技术: PSG / PBSC 回流.

回刻技术.

## 2. 隔离技术: Pn结自隔离工艺、局部氧化工艺 (LOCOS)、浅槽隔离工艺 (STI)

Pn结自隔离: 利用器件自身与衬底之间天然形成的PN结反偏实现电隔离, 不用额外P<sup>+</sup>隔离区。

优: 工艺简单, 成本低, 基本满足电路性能要求。

缺: ① 隔离性能有限, 漏电流为毫微安级别, 耐压为  $nV$  (pn结本身所制)

② 寄生电容大, 不适于高频电路。③ 抗辐射能力差, 温度影响大。

④ 不利提高集成度; 隔离墙与元件间保持一定距离。

↑ 改进: 高能离子注入在芯片中形成倒掺杂阱

在衬底和CMOS结构间设置外延层。

(常) LOCOS: 通过厚场氧化绝缘介质及沟道阻止注入 (提高场氧化层下硅表面区域杂质浓度), 实现电隔离。

技术节点:  $0.35 \sim 0.5 \mu m$ 。

缺: ① 存在“鸟嘴效应”, 不利提高集成度  $\leftarrow$  各向同性氧化反应使  $SiO_2$  从  $Si_3N_4$  薄膜边缘横向扩展。

② 表面不平整, 不利于光刻和薄膜淀积。

工艺过程: ① 硅片清洗 减缓Si与随后淀积的  $Si_3N_4$  间的应力, 越厚, 应力越小, 但由于横向氧化作用, 厚的缓冲层削弱  $Si_3N_4$  作为氧化阻挡层的作用。

② 垫氧化层 (缓解应力; ⑩; 保护层 (刻蚀))。

③  $Si_3N_4$  薄膜淀积 (沟道注入的掩膜; 湿法氧化的掩膜保护有源区)。

④ 涂光刻胶  $\rightarrow$  ⑤ 局部氧化掩膜对准, 曝光  $\rightarrow$  ⑥ 显影。

⑦ 刻蚀  $Si_3N_4$  ( $Si_3N_4 + F^+ \rightarrow SiF_4 + N_2 \uparrow$ ): 干法刻蚀  $\rightarrow$  ⑧ 去光刻胶

⑨ 沟道阻止注入: 以  $Si_3N_4$  为掩膜, 进行硼离子注入, 提高场氧化层下沟道杂质浓度, 形成沟道阻止层。

⑩ 氧化形成LOCOS:  $Si_3N_4$  为掩膜, 湿法氧化形成  $SiO_2$  膜起隔离墙作用,  $SiO_2$  膜与  $\sqrt{\quad}$  用同一掩膜对准。


⑪ 刻蚀  $Si_3N_4$ .  $Si_3N_4 + 4H_3PO_4 + 10H_2O = Si_3O_2(OH)_8 + 4NH_4H_2PO_4$ : 湿法刻蚀 (各向同性, 精度低)

⑫ 注入屏蔽氧化层。

↑ 改进: 多晶硅缓冲的局部氧化工艺 (PBL): 在③前淀积一层多晶硅消耗场氧化时横向扩散的氧

鸟嘴变小 { 优: 减小了场氧化生长时  $Si_3N_4$  薄膜的应力, 利于集成度提高。

缺: 工艺更复杂, 刻蚀难度大。



STI: 通过在硅衬底上刻蚀沟槽并填充绝缘材料实现电隔离, 技术节点  $< 0.35 \mu\text{m}$ .

优: 隔离性能好, 有效抑制漏电流和门锁效应; 集成度高, 无鸟嘴效应, 节约芯片面积

缺: 工艺复杂, 有刻蚀, CMP等高精度步骤, 存在缺陷风险, 填充不良易产生空洞.

工艺过程: ①~④见 LOCOS  $\rightarrow$  ⑤浅槽隔离掩膜对准, 曝光  $\rightarrow$  ⑥显影.


⑦刻蚀  $\text{Si}_3\text{N}_4$  和垫氧化层 (干)  $\text{F}^+ + \text{SiO}_2 \rightarrow \text{SiF}_4 \uparrow + \text{O}_2 \uparrow \rightarrow$  ⑧去光刻胶

⑨刻蚀 Si 沟槽 (干) ⑩ CVD 制备  $\text{SiO}_2$  场氧化层 (同时激发硼, 形成  $\text{P}^+$  沟道阻挡层)

⑩ CVD 制备  $\text{SiO}_2$  场氧化层:  $\text{SiH}_4 + 2\text{O}_2 \xrightarrow{315 \sim 475^\circ\text{C}} \text{SiO}_2 + 2\text{H}_2\text{O}$  (同时激发硼, 形成  $\text{P}^+$  沟道阻挡层), 实现器件间电隔离

⑪  $\text{Si}_3\text{N}_4$  为 CMP 抗光阻挡层, 去除沟槽外多余  $\text{SiO}_2$ .

⑫刻蚀  $\text{Si}_3\text{N}_4$  (干)



深槽隔离工艺 (DTI): ... 刻蚀深沟槽 ... 实现器件隔离, 技术节点  $< 0.25 \mu\text{m}$ .

优: 同上, 增大收集极间击穿电压.

缺: 工艺复杂, 有各向异性刻蚀, 高深宽比沟槽填充, 场注入及二次氧化; 缺陷空腔影响电性能一致性 (进入 P 衬底)

---

## 6.2 CMOS 工艺步骤

### 一、双阱工艺

#### (一) n 阱形成

1. 外延生长
2. 原氧化生长 (15 nm)
3. 第一层掩膜 (n 型阱区)
4. n 阱注入 (高能)
5. 去胶、清洗
6. n 阱退火


外延层与衬底的晶向完全相同，但纯度更高，晶格缺陷更少。外延层可以形成突变结，并且减缓闩锁效应。

光刻过程使得掩模板上的图形通过光刻机完整地转移到晶片表面的光刻胶上。这一次光刻的作用是定义晶片中 n 阱注入区域的位置。

在完成光刻工艺后，要进行 n 阱高能注入。在光刻胶图形掩蔽下，有光刻胶的区域可以使得离子不会注入胶下面的晶片中去，而在光刻胶覆盖的区域可能形成离子的引以穿透外延层表面注入  $1\mu\text{m}$  的深度。

之后进行 n 阱低能注入，注入深度较上次浅，浓度更低。

无论制作什么样的电路，在离子注入工序完成后，必须要进行一次热退火过程，以达到恢复损伤和激活杂质的目的。




## (二) p 阱形成

1. 第二层掩膜 (p 型阱区)
2. p 阱注入 (高能)
3. 去胶、清洗
4. p 阱退火

p 阱注入区的光刻步骤与第一次光刻过程完全相同，只是掩膜图形有所变化；p 阱注入区掩膜图形的开孔位置在 n 阱注入掩膜开孔位置的旁边。

硼与磷能量的区别：硼相对原子质量只有磷相对原子质量的  $\frac{1}{3}$ ，所以当注入硼的能量只有注入磷所需能量的  $\frac{1}{3}$  时，就能够得到相同的结深。




## 二、浅槽隔离工艺 (STI)

### (一) STI 槽刻蚀

1. 生长氧化隔离层
2. 沉积氮化硅
3. 第三层掩膜 (浅槽隔离)
4. STI 槽刻蚀


氮化硅作用：氮化硅是一层坚固的掩膜材料，有助于在 STI 氧化物淀积过程中保护有源区，而且氮化硅可以在化学机械抛光 (CMP) 中充当抛光的阻挡材料。



## (二) STI 氧化物填充

1. 沟槽氧化
2. 沟槽 CVD 氧化物填充


作用：改善硅与沟槽填充氧化物之间的界面特性。



## (三) STI 氧化层抛光

1. 沟槽氧化物抛光
2. 氮化物去除

晶片上的氧化物通过热磷酸去除，然后清洗、漂洗、烘干。




### 三、多晶硅栅结构工艺

1. 栅氧化层生长
2. 多晶硅淀积
3. 第四层掩膜（多晶硅栅）
4. 多晶硅栅刻蚀

栅氧化层生长前要求先洗净晶片，除掉玷污和氧化层。


多晶硅栅结构的制作是 CMOS 流程中最关键的一步，因为它包括了最薄的栅氧化层的生长以及最细的多晶硅栅的光刻和刻蚀。

对于亚  $0.25\mu\text{m}$  工艺，需要利用深紫外光刻技术来光刻多晶硅栅的精细结构。通常需要在多晶硅与光刻胶之间加一层抗反射涂层（ARC）。




#### 四、轻掺杂漏注入工艺

n-LDD：使用砷（As），因其原子量更大，有利于硅表面非晶化，获得更均匀掺杂深度。



p-LDD：使用 BF<sub>2</sub>，分子质量比 B 大，有利于形成浅结。




保持浅结，从而减少源漏间的沟道漏电流效应。

## 五、侧墙的形成


1. 二氧化硅的淀积
2. 二氧化硅的反应离子刻蚀

侧墙的形成利用了化学气相淀积各向同性和反应离子刻蚀各向异性的特点，这一步工艺不需要光刻掩膜。




## 六、源/漏注入工艺

$n^+$ 源/漏注入：第七层掩膜（ $n^+$ 源/漏）→  $n^+$ 源/漏注入



$p^+$ 源/漏注入：第八层掩膜（ $p^+$ 源/漏）→  $p^+$ 源/漏注入



侧墙能够保护沟道不受源/漏注入过程中掺杂原子的影响。


## 七、接触孔的形成

1. 清洗（HF 溶液中快速浸泡）
2. Ti 的淀积（溅射，20~40 nm）
3. 退火（ $TiSi_3$ 形成，800℃）

#### 4. Ti 的刻蚀（湿法刻蚀）

这一步是自对准形成的，不需要额外的光刻掩膜。

钛和硅发生反应生成钛的硅化物，而钛和二氧化硅不发生反应，能够把钛从二氧化硅表面除去。




## 八、局部互连工艺（大马士革技术）

### （一）局部互连氧化硅介质的形成

1. 氮化硅 CVD
2. 二氧化硅掺杂 CVD（BPSG）
3. 氧化层抛光
4. 第九层掩膜（局部互连刻蚀）


局部互连介质的成分是化学气相淀积的二氧化硅，通常是磷酸硼或磷硅玻璃（BPSG）。



## (二) 局部互连金属的形成

1. 钛 PVD (黏附层)
2. 氮化钛 CVD (扩散阻挡层)
3. 钨互连淀积 CVD
4. 钨的抛光

钨的抛光特性良好，所以通常使用钨而不用铝来做局部互连金属。




## 九、通孔 I 与钨塞 I 的形成

通孔 I：1.第一层层间介质氧化物 CVD

2.氧化物抛光

3.第十层掩膜




4.刻蚀

钨塞 I：1.钛 PVD

2. 氮化钛 CVD

3. 钨塞互连 CVD

4.钨的抛光




通孔中填充有导电金属，通常是钨，称为钨塞。

## 十、金属 I 互连形成


1. 钛 PVD
2. 铝铜合金 PVD
3. 氮化钛 CVD
4. 第十一层掩膜（金属 I 刻蚀）

三明治金属结构由多种难熔金属构成，包括钛、铝铜合金和氮化钛。




## 十一、通孔 II 与钨塞 II

通孔 II：1.间隙填充 HDPCVD 2.层间介质氧化物 PECVD 3.氧化物抛光  
光 4.第十二层掩膜



钨塞 II：1.钛 PVD 2.氮化钛 CVD 3.钨塞互连 CVD 4.钨的抛光




## 十二、金属 II 互连的形成

与金属 I 结构相同，工艺步骤相同。

1. 三明治结构的淀积
2. 第十三层掩模
3. 金属 II 刻蚀
4. 层间氧化物填充及平坦化

通孔III和钨塞III的形成与前面相同：

1. 第十四层掩模（第三层层间介质刻蚀）
2. 钛/氮化钛的淀积
3. 钨的淀积
4. 钨的抛光



### 十三、制作金属III以及制作压焊点及合金

制作第三层和第四层金属工艺与金属 I、II 相同：1. 三明治结构淀积  
2. 第十五层掩膜 3. 层间氧化物填充及平坦化 4. 第十六层掩膜 5. 通孔  
三刻蚀 6. 金属四淀积 7. 第十七层掩膜 8. 金属四刻蚀

制作压焊点及合金：1. 介质氧化物淀积 2. 淀积氮化硅 3. 第十八  
层掩膜（压焊点光刻） 4. 氧化物及硅化物刻蚀

工艺的最后一步包括再次生长二氧化硅层，随后生长顶部的氮化硅层。  
这一层氮化硅称为钝化层，它的目的是保护产品免受潮气、划伤以及

---

沾污的影响。

## 十四、参数测试

CMOS 要经过几十步甚至几百步工艺，其中任何一步的错误，都可能是最后导致器件失效的原因。

晶片制作过程中要进行两次测试以确定产品功能的可靠性：第一次测试在第一层金属刻蚀完成后进行；第二次是在完成芯片制造的最后一步工序后进行。金属刻蚀完成后，利用电学测试设备的微型探针仪测试晶片中特定器件测试结构的特定电学参数。