

《半导体器件物理》

期末复习学案

MSE 学业帮扶工作室

说明：

1. 参考教材为《半导体器件原理简明教程 (第二版)》（傅兴华、丁召、马奎、杨发顺主编），里面提到的“课本”是这本书，电子版见附件。
2. △为课后习题考到的，▲为特别需要掌握的。
3. 部分概念 PPT 上写得不够好，因此有些知识整理时综合了课本、PPT 和网络资料的表述。
4. 学案中有些地方空了出来，需要自己独立补充完整。
5. PPT 上涉及到的知识基本都有涉及，重点或许不够突出。因此复习时需要自己抓重点进行删减。
6. 课后习题有些答案 PPT 上没有，参考整合了课本或者网上的解释。
7. 建议三遍复习法：第一遍把 PPT、课本、课后题过一遍，完成学案上空出来的内容；第二遍对重点内容做好标记，背诵记忆；第三遍打印出来空白的课后习题，自己独立完成一下，看着课本对应目录自己去梳理一遍知识点都有什么。
8. Word 版本在不同电脑上打开可能会有错位，请对应着 PDF 的版式去看。

免责声明：工作室整理的内容并非权威资料，可能会有小错误。

第1章 半导体特性

1.1 半导体的晶格结构

五种常见晶格结构：简单，体心、面心、金刚石、闪锌矿
(晶格结构相关知识点，再大致过一遍)

晶体的各向异性分析：

微观结构：晶体的原子按一定规律在空间周期性排列，形成格点，成为晶格。

原因分析：沿晶格的不同方向，原子排列的周期性和疏密程度不尽相同，由此导致晶体在不同方向的物理特性也不同。

具体表现：晶体的各向异性具体表现在晶体不同方向上的弹性模量、硬度、热膨胀系数、导热性、电阻率、电位移矢量、电极化强度、磁化率和折射率等都是不同的。

1.2 半导体的导电性

➤ 电阻率分析：

- 半导体的电导率随温度升高而迅速增加。
- 金属电阻率的温度系数是正的(即电阻率随温度升高而增加，且增加得很慢)；半导体材料电阻率的温度系数都是负的(即温度升高电阻率减小，电导率增加，且增加得很快)。

应用：热敏电阻；热电发电与热电制冷。

➤ 杂质与半导体：

往硅中掺入百分之一的杂质(如P)，电阻率会降低至原来的一百万分之一左右。

➤ 光照与半导体：

应用：光敏电阻，太阳能发电，发光二极管，半导体激光

➤ 其他因素：

➤ 为什么用硅？

(1) 材料特性优越：(a) 硅的带隙约为 1.12 eV，处于理想范围；(b) 硅表面可形成稳定的二氧化硅 (SiO_2) 薄膜，该薄膜绝缘性好、化学惰性高；(c) 机械强度足够，便于制作大尺寸晶圆；(d) 热稳定性好，能耐受高温工艺。

(2) 工艺成熟：经过数十年发展，硅的单晶拉制、掺杂、光刻、刻蚀等工艺已非常完善，支持大规模集成电路量产。

(3) 资源丰富且成本低廉：硅是地壳中第二丰富的元素（仅次于氧），原料成本低，易获取。

1.3 半导体中的电子状态和能带

能级：量子化的能量状态，孤立的原子其电子的能级是分离的，波尔能级模型，每个能级的能量是固定的。

轨道：电子云在空间分布几率最大值，即轨道上，电子出现的几率最大。

△共有化运动：由于晶体中原子的紧密周期性排列，其外层电子的轨道发生显著重叠，使这些电子不再为单个原子所有的现象，称为电子共有化运动。在晶体中，不但外层价电子的轨道有交叠，内层电子的轨道也可能有交叠，它们都会形成共有化运动。

它是晶体形成能带结构的根本原因。

允带：允许电子存在的一系列准连续的能量状态

禁带：禁止电子存在的一系列能量状态

满带：被电子填满的一系列准连续的能量状态。满带不导电（泡利不相容）

空带：没有电子填充的一系列准连续的能量状态。空带也不导电

导带：有电子能够参与导电的能带，半导体材料中价电子形成的高能级能带通常称为导带。

价带（满带）：由价电子形成的能带，半导体材料中价电子形成的低能级能带通常称为价带。


禁带宽度：导带和价带之间的能级宽度。

导带底 E_C ：导带电子的最低能量

价带顶 E_V ：价带电子的最高能量禁带宽度

△本征激发：本征激发是指在本征半导体中，价带电子通过吸收足够能量（如热能或光能）跃迁到导带，从而在导带产生自由电子，并在价带留下空穴的过程。

△导体、半导体和绝缘体的能带示意图，要会画，要会解释：



空穴：

当价带中的电子获得能量（如热激发或光激发）跃迁到导带后，会在价带中留下空位。在外电场作用下，仍留在价带中的电子也能起导电作用。

价带电子的这种导电作用相当于把这些空的量子状态看作带正电荷的“准粒子”的导电作用，这些满带中因失去了电子而留下的空位称为空穴。空穴不代表那个缺失电子，它是剩余电子的等效行为。

空穴在 P 型半导体中是多数载流子，是导电的主要贡献者。

1.4 半导体中的杂质与缺陷

△**本征半导体**：十分纯净，不含任何杂质，且晶格中的原子严格按周期排列的理想半导体。其载流子浓度仅由**本征激发**决定。

实际半导体和本征半导体的区别：

1. 原子并不是静止在具有严格周期性的晶格的格点位置上，而是在其平衡位置附近振动
2. 并不是纯净的，而是含有若干杂质，即在半导体晶格中存在着与组成半导体的元素不同的其他化学元素的原子
3. 晶格结构并不是完整无缺的，而存在着各种形式的缺陷

为什么极其微量的杂质和缺陷，能够对半导体材料的物理性质和化学性质产生决定性的影响？

由于杂质和缺陷的存在，会使严格按周期排列的原子所产生的周期性势场受到破坏，有可能在禁带中引入允许电子存在的能量状态（即能级），从而对半导体的性质产生决定性的影响。

杂质来源：①制备半导体的原材料纯度不够高；②半导体单晶制备过程中及器件制造过程中的沾污；③为了改变半导体的性质而人为地掺入某种化学元素的原子。杂质的两种填充方式：间隙式，替位式。其对应杂质特点如下：

间隙式杂质

原子半径一般比较小，如锂离子 (Li^+) 的半径为 $0.68 \text{ \AA}$ ，所以锂离子进入硅、锗、砷化镓后以间隙式杂质的形式存在。

替位式杂质


原子的半径与被取代的晶格原子的半径大小比较相近，且它们的价电子壳层结构也比较相近。如硅、锗是IV族元素，与III、V族元素的情况比较相近，所以III、V族元素在硅、锗晶体中都是替位式杂质。

杂质电离与杂质电离能：多余电子或空穴脱离杂质原子成为导电电子或空穴的过程称为杂质电离。使这个多余电子或空穴挣脱束缚成为导电电子所需要的能量称为杂质电离能。

施主：


(1) 施主杂质电离时，能够施放电子而产生导电电子并形成正电中心。施放电子的过程称为**施主电离**。施主杂质在未电离时是中性的，称为**束缚态或中性态**。电离后成为正电中心，称为**离化态**。

(2) 电子得到能量 ΔE_D 后，就从施主的束缚态跃迁到导带成为导电电子，被施主杂质束缚时的电子的能量比导带底 E_c 低 ΔE_D ，称为**施主能级**，用 E_D 表示。




受主：

(1) 受主杂质能接受电子而产生导电空穴，并形成负电中心。空穴挣脱受主杂质束缚的过程称为**受主电离**。受主杂质未电离时是中性的，



称为束缚态或中性态。

(2) 空穴得到能量 ΔE_A 后, 就从受主的束缚态跃迁到价带成为导电空穴, 被受主杂质束缚时的空穴的能量比价带顶 E_V 低 ΔE_A , 称为受主能级, 用 E_A 表示。




(施主是给电子, N 型半导体; 受主是给空穴, P 型半导体)

浅能级: 施主能级距离价带底较远, 或受主能级距离导带顶较远, 这样的能级称为深能级。

△深能级: 施主能级距离导带底较远, 产生的受主能级距离价带顶也较远。称为深能级, 相应的杂质称为深能级杂质。

杂质补偿: (注意定义, PPT 上无, 课后习题考了)



Δ 有效杂质浓度：经过补偿之后，半导体中的净杂质浓度。

(1) 当 $N_D > N_A$ 时，则 $(N_D - N_A)$ 为有效施主浓度；

(2) 当 $N_A > N_D$ 时，则 $(N_A - N_D)$ 为有效受主浓度。

杂质补偿的作用：

(1) 利用杂质补偿的作用，就可以根据需要用扩散或离子注入等方法来改变半导体中某一区域的导电类型，以制备各种器件。

(2) 若控制不当，会出现 $N_D \approx N_A$ 的现象，这时，施主电子刚好填充受主能级，虽然晶体中杂质可以很多，但不能向导带和价带提供电子和空穴，（杂质的高度补偿）。这种材料容易被误认为是高纯度的半导体，实际上却含有很多杂质，性能很差。

深能级杂质的特点：①不容易电离，对载流子浓度影响不大。②一般会产生多重能级，甚至既产生施主能级也产生受主能级。③能级位置利于促进载流子的复合，其复合作用比浅能级杂质强，使少数载流子寿命降低，称这些杂质为复合中心杂质。

为什么把深能级杂质叫“复合中心”：

深能级杂质，一般情况下在半导体中的含量极少，而且能级较深，它们对半导体中的导电电子浓度、导电空穴浓度和导电类型的影响没有浅能级杂质明显，但对于载流子的复合作用比浅能级杂质强，故这些杂质也称为**复合中心**，它们引入的能级就称为复合中心能级。金是一种很典型的复合中心，在制造高速开关器件时，常有意地掺入金以提高器件的速度。

（核心点：对载流子复合作用较强）

半导体中的缺陷： Δ

点缺陷

在一定温度下，晶格原子不仅在平衡位置附近作振动运动（通常称之为热振动），而且有一部分原子会获得足够的能量，克服周围原子对它的束缚，挤入晶格原子间的间隙，形成间隙原子，原来的位置就成为空位。

弗伦克耳缺陷

间隙原子和空位成对出现的缺陷

肖特基缺陷

只在晶格内形成空位而无间隙原子的缺陷

均由温度引起，又称之为热缺陷，它们总是同时存在的。

位错

- 位错也是半导体中的一种缺陷，它对半导体材料和器件的性能也会产生很大的影响。
- 在硅、锗晶体中位错的情况相当复杂。由位错引入禁带的能级也十分复杂。
- 根据实验测得，位错能级都是**深受主能级**。当位错密度较高时，由于它和杂质的补偿作用，能使含有浅施主杂质的N型硅、锗中的载流子浓度降低，而对P型硅、锗却没有这种影响。

1.5 载流子的运动

△**载流子**：参与导电的电子和空穴统称为半导体的载流子。

载流子产生两大途径：本征激发和杂质电离。（定义见前）

△**热平衡**：在一定温度下，载流子产生和复合的过程建立起动态平衡，即单位时间内产生的电子-空穴对数等于复合掉的电子-空穴对数，称为**热平衡状态**。

这时，半导体中的导电电子浓度和空穴浓度都保持一个稳定的数值。处于热平衡状态下的导电电子和空穴称为**热平衡载流子**。

态密度表达式：


有效质量：晶体中的电子除了受到外力作用外，还受到晶格原子和其他电子的作用，因此在同一电场作用下，晶体中的电子和自由电子的运动不完全相同。将晶格原子核其他电子对晶体中电子的作用等效为这些电子具有不同的质量，换言之，有效质量是概括了晶体本身对电子运动的影响之后，用来表征晶体中电子行为的一个量。

费米狄拉克分布

△**费米能级**的含义：（1）0 K 下电子所能填充的最高能级；（2）0K 下的电子化学势

导带电子浓度和价带电子浓度的表达式：

n_0 、 p_0 和 E_F 的关系



本征半导体（一块没有杂质和缺陷的半导体）， $n_0 = p_0$ ，费米能级大致在禁带的中央；

N型半导体 $n_0 > p_0$ ，费米能级比较靠近导带；

P型半导体 $p_0 > n_0$ ，费米能级比较靠近价带；

掺杂浓度越高，费米能级离导带或价带越近。

本征半导体载流子浓度表达式

$$n_0 p_0 = n_i^2$$


□ 在一定温度下，任何非简并半导体（电子或空穴的浓度分别远低于导带或价带的有效能级密度）的热平衡载流子浓度的乘积 $n_0 p_0$ 等于该温度下的本征半导体载流子浓度 n_i 的平方，与 E_F 能级无关、与所含杂质无关，一定温度下，只与禁带宽度有关（与材料有关）。

□ 不仅适用于本征半导体，而且也适用于非简并的杂质半导体材料。

杂质半导体的载流子浓度计算？也记得看一看

杂质半导体能级情况

- 在杂质半导体中，费米能级的位置不但反映了半导体的导电类型，而且还反映了半导体的掺杂水平。
- 对于N型半导体，费米能级位于禁带中线以上， N_D 越大，费米能级位置越高。
- 对于P型半导体，费米能级位于禁带中线以下， N_A 越大，费米能级位置越低。



平均自由程：大量载流子在两次碰撞之间路程的平均值

平均自由时间：大量载流子在两次碰撞之间时间的平均值

欧姆定律？漂移电流密度公式？

电导率公式：

$$\sigma = nq\mu_n + pq\mu_p$$

电导率与载流子浓度
和迁移率之间的关系

对于两种载流子浓度相差很悬殊而迁移率差别不太大的杂质半导体来说，它的电导率主要取决于多数载流子。

N型半导体

$$\sigma = nq\mu_n$$

P型半导体

$$\sigma = pq\mu_p$$

本征半导体

$$n_0 = p_0 = n_i$$

$$\sigma_i = n_i q (\mu_n + \mu_p)$$

扩散流密度：单位时间内通过单位面积的载流子数目。

△迁移率：反映载流子在电场作用下运动难易程度；

扩散系数：反映存在浓度梯度时载流子运动的难易程度。

扩散电流密度公式？爱因斯坦关系？

1.6 非平衡载流子

△非平衡载流子：处于非平衡状态的半导体，其载流子浓度将不再是 n_0 和 p_0 ，可以比它们多出一部分。比平衡状态多出来的这部分载流子称为非平衡载流子，有时也称过剩载流子，用 Δn 和 Δp 分别表示非平衡电子和非平衡空穴。

小注入条件：在一般情况下，注入的非平衡载流子浓度比平衡时的多数载流子浓度小得多。对于 N 型半导体， Δn 远小于 n_0 ， Δp 远小于 n_0 ，满足这个条件的注入称为小注入

△寿命：非平衡载流子的平均生存时间称为非平衡载流子的寿命，用 τ 表示。

直接复合：电子在导带与价带间直接跃迁而引起非平衡载流子的复合过程
一般来说，禁带宽度越小，直接复合的几率越大。

在小注入条件下，当温度和掺杂一定时，寿命是一个常数。寿命与多数载流子浓度成反比，或者说，半导体电导率越高，寿命就越短。

间接复合：非平衡载流子通过复合中心的复合。

复合中心：一些促进复合过程的杂质和缺陷称为复合中心
复合过程

讨论具有一种复合中心能级的简单情况

禁带中有了复合中心能级，就好像多了一个台阶，电子-空穴的复合可分两步走：

第一步，导带电子落入复合中心能级；

第二步，这个电子再落入价带与空穴复合。


复合中心恢复到原来空着的状态，又可以再去完成下一次的复合过程。

甲过程：俘获电子过程。复合中心能级 E_t 从导带俘获电子。

乙过程：发射电子过程。复合中心能级 E_t 上的电子被激发到导带（甲的逆过程）。

丙过程：俘获空穴过程。电子由复合中心能级 E_t 落入价带与空穴复合。（复合中心能级从价带俘获一个空穴）

丁过程：发射空穴过程。价带电子被激发到复合中心能级 E_t 上。（复合中心能级向价带发射了一个空穴）（丙的逆过程）



(a) 过程前

非平衡载流子寿命与复合中心浓度成反比，即复合中心浓度越高，非平衡载流子复合得越快，复合中心浓度越小，非平衡载流子复合得越慢。

表面复合：表面复合是指在半导体表面发生的复合过程。

少数载流子寿命值在很大程度上受半导体样品的形状和表面状态的影响。

总的复合几率公式：

△俄歇复合：

载流子从高能级向低能级跃迁，发生电子-空穴复合时，把多余的能量传递给另一个载流子，使这个载流子被激发到能量更高的能级上去，当它重新跃迁回低能级时，多余的能量以声子的形式放出，这种复合称为**俄歇复合**。俄歇复合又可分为带间俄歇复合和与杂质和缺陷有关的俄歇复合。

一般来说，带间俄歇复合在窄禁带半导体中及高温情况下起着重要作用，而与杂质和缺陷有关的俄歇复合过程，常常会影响半导体发光器件的发光效率。


△影响非平衡载流子寿命的因素：①材料的种类②杂质的含量（特别是深能级杂质）③表面状态④缺陷的密度

第2章 P-N 结


2.1 P-N 结的能带图

P-N 结的制作方法:

合金法: 把一小粒铝放在一块 N 型单晶硅片上, 加热到一定温度, 形成铝硅的熔融体, 然后降低温度, 熔融体开始凝固, 在 N 型硅片上形成一含有高浓度铝的 P 型硅薄层, 它和 N 型硅衬底的交界面即为 P-N 结 (称之为铝硅合金结)。




扩散法: 在 N 型单晶硅片上, 通过氧化、光刻、扩散等工艺制得 P-N 结。其杂质分布由扩散过程及杂质补偿决定。如图所示在 N 型硅单晶上, 生长一层 SiO_2 , 通过光刻、扩散将 P 型杂质扩散入 N 型硅单晶中, 形成 P-N 结 (亦称之为扩散结)。



▲突变结和缓变结:

突变结: 合金结的杂质分布如图所示, N 型区中施主杂质浓度为 N_D , 而且是均匀分布的, P 型区中受主杂质浓度为 N_A , 也是均匀分布的。在交界面处, 杂质浓度从 N_A (P 型区中) 突变为 N_D (N 型区中), 故称之为突变结。




$$\begin{cases} N(x) = N_A, (x < x_j) \\ N(x) = N_D, (x > x_j) \end{cases}$$

实际的突变结：


实际的突变结，两边的杂质浓度相差很大。例如N区的施主杂质浓度为 10^{19}cm^{-3} ，而P区的受主杂质浓度为 10^{16}cm^{-3} 。

如图所示的杂质分布可近似为突变结（深度浅但浓度高，在形成PN结时没有来得及扩散）。



(b) 突变结近似

缓变结：由扩散法形成的 P-N 结，杂质浓度从 P 区到 N 区是逐渐变化的，通常称之为缓变结，如图所示。



(a) 扩散结

$$\begin{cases} N_A > N_D, (x < x_j) \\ N_D > N_A, (x > x_j) \end{cases}$$


斜率为杂质的浓度梯度，
结的位置距离表面比较远

线性缓变结：

如果杂质分布可用 $x=x_j$ 处的切线近似表示，则称之为线性缓变结，如图所示。

此时，线性缓变结的杂质分布可表示为

$$N_D - N_A = \alpha_j (x - x_j)$$



(b) 线性缓变结近似


α_j 是 $x=x_j$ 处切线的斜率，称之为杂质浓度梯度，其越小说明过渡越平缓，决定于扩散杂质的实际分布，可以用实验方法测得。

但对于高表面浓度的浅扩散结， x_j 处的斜率 α_j 非常大，这时扩散结可用突变结来近似。

P-N 结的形成:

△空间电荷: 对于 P 区空穴离开后, 留下了不可移动的带负电荷的电离受主, 这些电离受主没有正电荷与之保持电中性, 因此, 在 P-N 结附近 P 区一侧出现了一个负电荷区; 同理, 在 P-N 结附近 N 区一侧出现了由电离施主构成的一个正电荷区, 通常把在 P-N 结附近的这些电离施主和电离受主所带电荷称为空间电荷, 它们所存在的区域称为空间电荷区 (也称之为势垒区)

△内建电场: 空间电荷区中的这些电荷产生了从 N 区指向 P 区, 即从正电荷指向负电荷的电场, 称之为内建电场 (自建电场)。



空间电荷区、势垒区、耗尽层, 不同说法分别对应哪些不同含义?

△势垒区: 由于能带弯曲, 电子从势能低的 N 区向势能高的 P 区运动时, 必须克服这一势能“高坡”才能到达 P 区。同理, 空穴也必须克服这一势能“高坡”才能由 P 区到达 N 区, 这一势能高坡, 通常称为 PN 结的势垒, 故空间电荷区也称为**势垒区**。

△耗尽层: 室温附近, 对于绝大部分势垒区, 其中杂质虽然都已电离, 但载流子浓度比起 N 区和 P 区的多数载流子浓度小得多, 好像已经耗尽了, 所以通常也称势垒区为耗尽层, 即认为其中载流子浓度很小, 可以忽略, 空间电荷密度就等于电离杂质浓度(耗尽近似)。

2.2 平衡 P-N 结的特点

平衡 P-N 结的形成过程:

随着扩散运动的进行, 空间电荷逐渐增多, **空间电荷区逐渐扩展**; 同时, **内建电场逐渐增强**, 载流子的漂移运动逐渐加强, 在没有外加电压的情况下, 载流子的扩散和漂移最终达到**动态平衡**, 即从 N 区向 P 区扩散过去多少电子, 同时就有同样多的电子在内建电场作用下返回 N 区。因而电子的扩散电流和漂移电流的

大小相等，方向相反，从而相互抵消。对于空穴，情况完全相似。因此没有净电流流过 P-N 结，即净电流为零。这时空间电荷的数量一定，空间电荷区不再继续扩展，保持一定的宽度，同时存在一定的内建电场。一般在这种情况下的 P-N 结称为**热平衡状态下的 P-N 结**（简称**平衡 P-N 结**）。

（解释的时候注意画图）

▲平衡 P-N 结三大特征：①通过平衡 PN 结的电流为零；②在空间电荷区，两侧正负空间电荷数量相等；③空间电荷区以外的 N 型区和 P 型区仍是电中性的。

▲平衡 P-N 结的能带图





图 2-5 平衡态 pn 结能带图

电势分布



△载流子浓度分布




图 2-6 载流子浓度分布

$$\begin{cases} n(x) = n_{n0} \exp\left[\frac{qV(x) - qV_D}{k_0 T}\right] \\ p(x) = p_{p0} \exp\left[\frac{qV_D - qV(x)}{k_0 T}\right] \end{cases}$$

n_{n0} N区平衡多数载流子——电子浓度

n_{p0} P区平衡少数载流子——电子浓度

p_{n0} N区平衡少数载流子——空穴浓度

p_{p0} P区平衡多数载流子——空穴浓度

将空间电荷区的两种载流子浓度相乘，可得 $n(x) \cdot p(x) = n_i^2$ ，平衡 pn 结空间电荷区电子与空穴的浓度的乘积等于本征载流子浓度的平方，是平衡 pn 结的重要特征。

接触势差：

在热平衡条件下求接触电势差

$$V_D = \frac{k_0 T}{q} \ln \frac{p_p}{p_n}$$

突变结

$$V_D = \frac{k_0 T}{q} \ln \frac{N_A N_D}{n_i^2}$$

与 (1) PN结两端的掺杂浓度、(2) 温度和 (3) 材料的禁带宽度有关

线性缓变结

$$V_D = 2 \frac{k_0 T}{q} \ln \frac{q x_m}{2 n_i}$$

x_m 为空间电荷区的厚度

后两页会讲到几种分布，注意和教材公式对照着看。

突变结的杂质分布：


突变结的杂质分布

N区有均匀施主杂质，浓度为 N_D ，

P区有均匀受主杂质，浓度为 N_A 。

势垒区的正负空间电荷区的宽度分别为 x_n 和 $-x_p$ 。

同样取 $x=0$ 处为交界面，如图所示，




突变结的电荷分布：（注意面积一致）

突变结的电荷分布

势垒区的电荷密度为


$$\rho(x) = \begin{cases} -qN_A, & (-x_p < x < 0) \\ qN_D, & (0 < x < x_n) \end{cases}$$



整个半导体满足电中性条件，
势垒区内正负电荷总量相等

$$N_A x_p = N_D x_n$$


突变结的电场分布：




$$\begin{cases} |\vec{E}_1(x)| = \frac{dV_1(x)}{dx} = \frac{qN_A(x + x_p)}{\epsilon_r \epsilon_0}, & (-x_p < x < 0) \\ |\vec{E}_2(x)| = \frac{dV_2(x)}{dx} = \frac{qN_D(x_n - x)}{\epsilon_r \epsilon_0}, & (0 < x < x_n) \end{cases}$$

在平衡突变结势垒区中，电场强度是位置 x 的线性函数。电场方向沿 x 负方向，从N区指向P区。在 $x=0$ 处，电场强度达到最大值

突变结的电势分布：



突变结的电势能分布：




因为 $V(x)$ 表示点 x 处的电势，而 $-qV(x)$ 则表示电子在 x 点的电势能，因此 P-N 结势垒区的能带如图所示。可见，势垒区中能带变化趋势与电势变化趋势相反。

2.3 P-N 结的直流特性


平衡 P-N 结的特点：①一定宽度和势垒高度的势垒区；②内建电场恒定；③净电流为零；④费米能级处处相等。

▲P-N 结加正向偏压：

（整理一下文字描述，为何能带会这么变化）




▲载流子运动方向



▲从 P-N 结平衡因素来看

■ P-N结加正向电压

(1) 从P-N结的平衡因素来看




当P-N结加正向电压时，外电场与内电场方向相反，扩散运动加剧，空间电荷区变窄，由于电源的作用，扩散运动不断进行，形成正向电流，正向电阻很小——**P-N结加正向电压导通**

▲P-N 结两侧载流子分布

■ P-N结加正向电压

(2) 从P-N结两侧载流子分布来看



总电流=电子扩散电流+空穴扩散电流
正向偏压越大，电流越大


△非平衡载流子电注入：当增大正偏压时，势垒降得更低，增大了流入 P 区的电子流和流入 N 区的空穴流，这种由于外加正向偏压的作用使非平衡载流子进入半导体的过程称为非平衡载流子的电注入。

（关键点：由于外加正向偏压增加了电子和空穴）


△通过 P-N 结的总电流：在假设通过势垒区的电子电流和空穴电流均保持不变的情况下，通过 P-N 结的总电流，就是通过边界 x_p 的电子扩散电流与通过边界 x_n 的空穴扩散电流之和。

▲P-N 结加反向偏压：

（整理一下文字描述，为何能带会这么变化）



▲载流子运动方向




少数载流子的抽取或吸出：势垒区电场增强，破坏了载流子的扩散运动和漂移运动之间的原有平衡，增强了漂移运动，使漂移大于扩散。这时，N 区边界 x_n 处的空穴被势垒区的强电场驱向 P 区，而 P 区边界 x_p 处的电子被驱向 N 区。当这些少数载流子被电场驱走后，内部的少数就来补充，形成了反向偏压下的电子扩散电流和空穴扩散电流，这种情况好像少数载流子不断被抽出来，所以称为少数载流子的抽取或吸出。

▲从 P-N 结的平衡因素来看:

■ P-N 结加反向电压

(1) 从 P-N 结的平衡因素来看




当 P-N 结加反向电压时, 外电场与内电场方向相同, 漂移运动加剧, 空间电荷区变宽, 由于电源的作用, 漂移运动不断进行, 形成反向电流, 其值非常小, 可以忽略——P-N 结加反向电压截止

▲P-N 结两侧的载流子分布

■ P-N 结加反向电压

(2) 从 P-N 结两侧载流子分布来看



▲正偏和反偏 P-N 结的能带图

(关于费米能级变化情况的理解，看一下 PPT 里面怎么说的)




图 2-8 正偏 pn 结的能带图





图 2-9 反偏 pn 结的能带图

▲理想 P-N 结应该满足的条件：

- (1) 小注入条件（即注入的少数载流子浓度比平衡多数载流子浓度小得多）；
- (2) 突变耗尽层条件：即外加电压和接触电势差都降落在耗尽层上，注入的少数载流子在 P 区和 N 区是纯扩散运动（在结区没有可移动的载流子，电阻非常大）；
- (3) 通过耗尽层的电子和空穴电流为常量（电流是连续的），不考虑耗尽层中载流子的产生及复合作用。
- (4) 非简并半导体（杂质完全电离）

▲肖克莱（Shockley）方程：

$$J = J_s \left[\exp\left(\frac{qV}{k_0 T}\right) - 1 \right]$$



正向及反向偏压下，曲线是不对称的，表现出P-N结具有单向导电性或整流效应。

实际 P-N 结的直流特性：

P-N 结反向扩散电流：

（定义 PPT 上无）反向偏置时，少数载流子向势垒区扩散形成的微弱电流。

P-N 结反偏时，V 流方向是体内向边界处扩散。当 V 不变时，边界处非平衡少子的浓度一定，形成稳态扩散。当反偏绝对值足够大时，势垒边界处的非平衡少子几乎被抽取光了，此时边界少子浓度为零，与体内少子浓度的梯度不再随外加反向偏压的变化而变化，即反向电流趋于饱和。

P-N 结反向势垒产生电流：

（定义 PPT 上无）势垒区中载流子在强电场作用下的漂移电流，它是反向时的主要电流成分。

反偏时，势垒区内的电场加强，在势垒区内，由于热激发的作用，载流子产生率大于复合率，具有净产生，从而形成另一部分反向电流，称为势垒区的产生电流，以 I_G 表示。

半导体表面对反向漏电流的影响：

表面漏电流；P-N 结沟道漏电流；表面复合电流。

（1）**表面漏电流：**实际生产中表面漏电流可能比体内电流大很多。在 P-N 结的生产过程中，硅片表面很可能沾污一些金属离子（如钠离子）和水汽分子，这些金属离子和水汽分子相当于在半导体表面并联了一个附加的电导，它可以使电流从 N 区电极沿半导体表面直接流到 P 区的电极，从而引起反向漏电流的增加。

如果表面沾污严重的话，由此引出的表面漏电流可能比势垒产生电流大得多，从而成为反向漏电流的主要成分。

（2）**P-N 结沟道漏电流：**硅平面器件通常是用二氧化硅层作保护的，一方面可以提高器件的稳定性和可靠性，另一方面也可以减小反向漏电流。但如果二氧化硅层质量不好的话，会使半导体表面出现反型，形成反型沟道。反型沟道的存在相当于增大了 P-N 结的结面积，即势垒区面积增大，从而使势垒产生电流增大。

（3）**表面复合电流：**半导体存在一些具有复合中心作用的能级，一部分少数载流子将在表面通过这些复合中心能级复合掉，从而导致反向电流的增加。

如何减小表面漏电流：①所选用的材料尽量避免掺杂不均匀、位错密度过高和含有过多的有害杂质；②避免氧化层结构疏松和光刻中的针孔、小岛等问题；③注意工艺洁净度，如去离子水和化学试剂的纯度，特别应该注意减小钠离子的沾污。

实际 P-N 结伏安特性偏离理想关系（左图是 PPT 上的，右图是课本上的）




图 2-17 硅 pn 结电流电压关系曲线^{[4]91}

▲如何偏离的？

- (1) 正向电流小时，理论计算值比实验值小；
- (2) 正向电流较大时，曲线 c 段 J-V 关系为 $J \sim \exp[qV/(2k_0T)]$ ；
- (3) 在曲线 d 段，J-V 关系不是指数关系，而是线性关系。
- (4) 反向偏压时，实际测得的反向电流比理论计算值大得多，并且是不饱和的。

▲原因：（1）表面效应；（已介绍）（2）势垒区中的产生和复合；（其中产生已介绍）（3）大注入条件；（c 段）（4）串联电阻效应。（d 段）

下面将对这些原因展开介绍：

势垒区复合电流：在正向偏压下，从 N 区注入 P 区的电子和 P 区注入 N 区的空穴，在势垒区也会复合一部分，构成另一股正向电流，被称为势垒区复合电流。

（如何理解？公式推导？看一看 PPT 怎么讲的）

大注入：通常将正向偏压下，注入的非平衡少数浓度接近或超过该区多子浓度的情况，称为大注入。

（如何理解？公式推导？大注入课本上也有讲到，对比着看看？）

2.4 P-N 结电容

P-N 结电容包括**势垒电容**和**扩散电容**两部分。

△势垒电容：P-N 结上外加电压的变化，引起了电子和空穴在势垒区的“存入”和“取出”作用，导致势垒区的空间电荷数量随外加电压而变化，这和一个电容器的充放电作用相似。这种 P-N 结的电容效应称为势垒电容，以 C_T 表示。

△扩散电容：正向偏压时，有空穴从 P 区注入 N 区。于是在势垒区与 N 区边界到 N 区一侧约一个扩散长度范围内，形成了非平衡空穴及电子的积累。当正向偏压增加时，由 P 区注入到 N 区的空穴增加，注入的空穴一部分扩散走了，一部分则增加了 N 区的空穴积累，增加了载流子的浓度梯度。电子情况完全相同。在外加电压变化时，N 扩散区内积累的非平衡空穴也增加，与它保持电中性的电子也相应增加。P 扩散区情况完全相同。

这种由于扩散区积累的电荷数量随外加电压的变化所产生的电容效应，称为 P-N 结的扩散电容。用 C_D 表示。

微分电容：当 P-N 结在一个固定直流偏压 V 的作用下，叠加一个微小的直流电压 dV 时，这个微小的电压变化 dV 所引起的电荷变化 dQ ，称为这个直流偏压下的微分电容，即

$$C = \frac{dQ}{dV}$$

P-N 结的直流偏压数值不同，微分电容也不同。

公式：

P-N 结面积

材料的相对介电系数

真空介电常数

$$C_T = \frac{A \epsilon_r \epsilon_0}{X_m}$$

势垒宽度

与平行板电容器电容公式在形式上完全一致。
因此，可以把 P-N 结势垒电容等效为一个平行板电容器的电容，势垒区宽度对应于两平行极板间的距离，P-N 结的面积对应于平行极板的面积。

势垒宽度

$$X_m = \sqrt{\frac{2\epsilon_r \epsilon_0 (N_A + N_D)(V_D - V)}{qN_A N_D}}$$

对于 P^+-N 结或 N^+-P 结，公式如何简化？

对于线性缓变结，公式如何简化？

P^+-N 结的扩散电容公式？

2.5 P-N 结击穿

△P-N 结击穿机理：①雪崩击穿②隧道击穿③热电击穿(热击穿)

(1) **雪崩击穿**：当 pn 结外加电压很高时，空间电荷区电场很强，载流子通过空间电荷区时，可以获得很大的能量。这些具有很高能量的载流子与晶格碰撞时，就可能把原子最外层的价电子激发出来，产生电子-空穴对，这种现象称为碰撞电离。新生的电子-空穴对在被电场加速的过程中，获得足够高的能量后，又可能与晶格碰撞产生新的电子-空穴对。如此继续下去，又会产生第三代、第四代电子-空穴对，从而引起空间电荷区电子和空穴的剧增。这种现象称为雪崩倍增，由此引起的击穿称为雪崩击穿。（核心点：碰撞电离+雪崩倍增）





图 2-29 雪崩击穿过程中载流子倍增

(2) **隧道击穿**：当 pn 结外加反向偏压时，pn 结的势垒升高，空间电荷区价带和导带的水平距离 d 随外加反向偏压的升高而变窄，如图 2-28 所示。这时，p 区价带电子的能量有可能等于或超过 n 区导带电子的能量，p 区价带电子将有一定的概率穿越禁带，成为 n 区导带的自由电子。穿透电流 I_{rt} 与距离 d 有如下定性关系：

$$I_{rt} \propto e^{-d}$$



当空间电荷区价带和导带的水平距离较大时，势垒穿透实际上不会发生，但若距离 d 较窄，就易于发生隧道击穿。由此可知，两侧杂质浓度都较高的 pn 结，其空间电荷区较窄，电场强度较高，因此较易发生隧道击穿。

（核心点：隧道效应+势垒升高隧穿距离变小）

一般杂质浓度下，雪崩击穿机构是主要的。

杂质浓度高时，反向偏压不高的情况就能发生隧道击穿，由于势垒区宽度小，不利于雪崩倍增效应，所以在**重掺杂**的情况下，隧道击穿机构变为主要的。

雪崩效应和隧道效应引起的击穿统称为**电击穿**。

(3) **热击穿**：当 P-N 结上施加反向电压时，流过 P-N 结的反向电流要引起热损耗。反向电压逐渐增大时，对应于一定的反向电流所损耗的功率也增大，这将产生大量热能。如果没有良好的散热条件使这些热能及时传递出去，则将引起结温上升。随着结温的上升，反向饱和电流密度也迅速上升，产生的热能也迅速增大，进而又导致结温上升，反向饱和电流密度增大。如此反复循环下去，最后使 J_s 无限增长而发生击穿。这种由于热不稳定性引起的击穿，称为**热电击穿**。

窄禁带半导体(如锗)pn 结或漏电流较大的 pn 结，更易于发生热击穿。

第3章 晶体管的直流特性

3.1 晶体管的基本结构

晶体管：晶体管（半导体三极管）是由两个十分靠近的 P-N 结构成的三端器件。





图 3-1 双极型晶体管的简化结构和电路符号

合金管：


合金结的杂质分布特点是：三个区的杂质分布近似为均匀分布，基区的杂质浓度最低，且两个 P-N 结都是突变结。

合金结的主要缺点是基区较宽，一般只能做到 10 微米左右。因此频率特性较差，只能用于低频区。



平面管：

制备工艺：在高浓度的 N⁺衬底上，生长一层 N 型的外延层，再在外延层上用硼扩散制作 P 区，后在 P 区上用磷扩散形成一个 N⁺区。其结构是一个 NPN 型的三层式结构，上面的 N⁺区是发射区，中间的 P 区是基区，底下的 N 区是集电区。



（PPT 上的图）




图 3-3 外延平面晶体管的剖面和平简化示意图






图 3-4 外延平面晶体管的基区杂质分布

(课本上的图，对比着看看)

外延平面晶体管

在电阻率较低的 N+ 型硅片上,先用外延技术生长一层电阻率较高的 N 型层,然后在此基础上,再利用平面工艺制作三极管

双扩散外延平面晶体管的基片电阻率低,集电极串联电阻很小,使集电极的饱和压降减小,晶体管可以做的很小,基区宽度很薄,从而使外延平面晶体管再频率特性、开关速率和功率等方面都有很大的提高和改善



△总结：晶体管的基区杂质分布有两种形式：（1）均匀分布（如合金管），称为**均匀基区晶体管**。均匀基区晶体管中,载流子在基区内的传输**主要靠扩散**进行,故又称为**扩散型晶体管**。（2）基区杂质是缓变的（如平面管），称为**缓变基区晶体管**。这类晶体管的基区存在**自建电场**,载流子在基区内除了扩散运动外,还存在**漂移运动**,而且往往以**漂移运动**为主。所以又称为**漂移型晶体管**。


3.2 平面晶体管的电流放大系数

▲晶体管中载流子浓度分布及传输


各个部分的参数

设发射区、基区和集电区的杂质皆为均匀分布，分别用 N_E 、 N_B 、 N_C 表示，且 N_E 远大于 N_B 大于 N_C 。


W_e 发射区宽度
 W_b 基区宽度
 W_c 集电区宽度
 X_{me} 发射结势垒宽度
 X_{mc} 集电结势垒宽度



能带图：(NPN) 由于平衡时费米能级处处相等，因而基区相对于发射区和集电区分别上移 qV_{DE} 和 qV_{DC} (V_{DE} 发射结的接触电势差 V_{DC} 集电结的接触电势差)




载流子浓度分布




(b) 载流子浓度分布

作为放大作用时的连接方式：发射结正偏，集电结反偏




作为放大作用时的能带变化



作为放大作用时的载流子浓度分布示意图

NPN晶体管作为放大应用时，少数载流子浓度分布示意图



发射结两侧非平衡电子和空穴浓度

$$n_b(X_2) = n_{b0} \exp\left(\frac{qV_E}{k_0 T}\right)$$

$$p_e(X_1) = p_{e0} \exp\left(\frac{qV_E}{k_0 T}\right)$$

n_{b0} 和 p_{e0} 分别为基区和发射区中非平衡少子的浓度

集电结两侧非平衡电子和空穴浓度

$$n_b(X_3) = n_{b0} \exp\left(\frac{-qV_C}{k_0 T}\right) \approx 0$$

$$p_c(X_4) = p_{c0} \exp\left(\frac{-qV_C}{k_0 T}\right) \approx 0$$

如果基区很厚，该图又该如何变化？

分析：

发射结正偏，发射区将向基区注入非平衡少数载流子。注入的少数载流子在基区边界积累，并向基区体内扩散。边扩散，边复合，最后形成一稳定分布，记作 $n_B(x)$ 。同样，基区也向发射区注入空穴，并形成一定的分布，记作 $p_E(x)$ 。

集电结反偏，集电结势垒区对载流子起抽取作用。当反向偏压足够高时，在基区一边，凡是能够扩散到集电结势垒区 X_{mC} 的电子，都被势垒区电场拉向集电区。因此，势垒区边界 X_3 处少数载流子浓度下降为零；同样，在集电区一边，凡是能够扩散到 X_{mC} 的空穴，也被电场拉向基区，在 X_4 处少数载流子浓度也下降为零，其少数载流子浓度分布为 $p_C(x)$ 。

△载流子传输示意图（PPT 与课本对比着看）




图 3-8 正向放大状态 npn 晶体管内的电流输运关系

这几种电流都是什么意思？如何形成的？自己写一下？

发射极，集电极，基极电流的表达式又分别是什么？

电子电流的分析，以及两次损失？

△几个系数

共基极直流电流放大系数 α ：集电极输出电流与发射极输入电流之比

晶体管的发射效率 γ ：注入基区的电子电流与发射极电流的比值

基区输运系数 β^* ：到达集电结的电子电流与进入基区的电子电流之比

减小基区体内复合电流 I_{VR} 是提高 β^* 的有效途径，而减小 I_{VR} 的主要措施是**减薄基区宽度 W_B** ，使基区宽度远小于少子在基区的扩散长度 L_{nB} ，即 W_B 远小于 L_{nB} 。所以，在晶体管生产中，必须**严格控制基区宽度，从而得到合适的电流放大系数**。

若基区太宽，甚至比基区少子扩散长度大得多，则晶体管相当于两个背靠背的二极管。发射结相当于一只正向偏压二极管，集电结相当于一只反向偏压二极管，互不相干。这样，晶体管就失去放大电流、电压的能力。

共发射极直流电流放大系数 β

共射极与共基极放大作用对比：

晶体管在**共射极**运用时， $I_C = \beta I_B$ 。由于 β 远大于 1，输入端电流 I_B 的微小变化，将引起输出端电流 I_C 较大的变化，因此**具有放大电流的能力**。

在**共基极**运用时， $I_C = \alpha I_E$ 。由于 α 接近于 1，当输入端电流 I_E 变化 ΔI_E 时，引起输出端电流 I_C 的变化量 ΔI_C 小于等于 ΔI_E 。所以**起不到电流放大作用**。但是可以进行**电压和功率的放大**。

△晶体管具有放大能力，必须具有下面条件：

- (1) 发射区杂质浓度比基区杂质浓度高得多，即 N_E 远大于 N_B ，以保证发射效率 $\gamma \approx 1$ ；（浓度）
- (2) 基区宽度 W_B 远小于 L_{nB} ，保证基区输运系数 $\beta^* \approx 1$ ；基区的宽度决定着扩散和复合两种运动的相对关系；（宽度）
- (3) 发射结必须正偏，使 r_e 很小；集电结反偏，使 r_c 很大， r_c 远大于 r_e 。（电压）

影响晶体管电流放大系数的因素：

(1) 发射结势垒复合对电流放大系数的影响

当考虑发射结势垒复合电流 I_{rg} 以后，发射极电流就由三部分组成， $I_e = I_{ne} + I_{pe} + I_{rg}$ 。显然， I_{rg} 的存在会导致发射效率的降低，注入较小时此现象尤为显著（扩散与复合的占比不大）。可以通过适当减小基区杂质浓度和基区宽度的方法来减小 I_{rg} 的影响。

(2) 基区表面复合对电流放大系数的影响

当考虑基区表面复合电流 I_{sb} 时，会导致基区输运系数的降低。绝大部分表面复合发生在发射结边缘附近

△提高电流放大系数的途径：


(1) 减小基区宽度，以增加基区少子的浓度梯度，增加扩散电流，减小基区复合电流；

(2) 提高发射区对基区的杂质浓度之比，一般发射区杂质浓度较基区杂质浓度高出两个数量级即可，但发射结的浓度太高，同样会使发射效率下降（重掺杂效应，多子增加的同时，少子减少，导致少子的寿命缩短，扩散长度减小，所以扩散加快，复合加剧，从而使注入到发射区的少子浓度增加，电流增加，因为 $I_E = I_{pE} + I_{nE}$ ， I_{pE} 的增加，会减小 I_{nE} ），所以为了避免重掺杂效应，一般发射区杂质浓度控制在 10^{20}cm^{-3} 以内；

(3) 改善器件的表面状况以减小表面复合

3.3 晶体管的直流特性

共基极输入特性曲线：输出电压 V_{CB} 一定时，输入电流与输入电压的关系曲线，即 $I_E \sim V_{BE}$ 关系曲线。



△（为什么左移）分析：（与单独 P-N 结有什么区别？）

由于发射结正向偏置，所以， $I_E \sim V_{BE}$ 输入特性实际上就是正向 P-N 结的特性，因而 I_E 随 V_{BE} 指数增大。

但它与单独 P-N 结间存在差别，这是由于集电结反向偏置 V_{CB} 影响的结果。若 V_{CB} 增大，则集电结的势垒变宽，势垒区向基区扩展，这样就使有效基区宽度随 V_{CB} 增加而减小（这种现象称为**基区宽变效应**）。由于 W_B 减小，使少子在基区的浓度梯度增加，从而引起发射区向基区注入的电子电流 I_{nE} 增加，因而发射极电流 I_E 就增大。（注意“基区宽变效应” Early Effect 定义）

所以，输入特性曲线随 V_{CB} 增大而左移。

（注意总结**基区宽变效应**的定义和影响）

共基极输出特性曲线：输出端电流随输出电压变化的关系曲线，即 $I_C \sim V_{CB}$ 关系曲线。




图 3-20 共基极输出特性曲线

曲线特征分析：

$$I_C = \alpha I_E + I_{CB0}$$

当 $I_E = 0$ ，即发射结不发射载流子时，输出电流 $I_C = I_{CB0}$ ，这时的输出特性就是集电结的反向特性，即图中最靠近水平坐标而且基本上平行于坐标轴的曲线。

当 $I_E \neq 0$ 时，随着 I_E 的增加， I_C 按 αI_E 的规律增大。若 I_E 取不同的数值，就得到一组基本上互相平行的 $I_C \sim V_{CE}$ 关系曲线，这就是共基极输出特性曲线。

(1) I_C 对 I_E 的变化不敏感

(2) $V_{CB} = 0$ 时，集电结仍然具有电流的收集能力，导致 I_C 不会明显下降，只有 V_{CB} 为负值时，也就是说集电结正偏的时候，收集能力才开始减弱

共射极输入特性曲线：在输出电压 V_{CE} 一定时，输入端电流 I_B 与输入端电压 V_{BE} 的关系曲线，即 $I_B \sim V_{BE}$ 曲线。

△（为什么右移）分析：

由于发射结正偏，如将输出端短路， $V_{CE} = 0$ 时，就相当于将发射结与集电结两个正向 P-N 结并联。

所以，输入特性曲线与正向 P-N 结伏安特性相似。

当集电结处于反偏时，由于基区宽度减小，基区内载流子的复合损失减少， I_B 也就减少。所以，特性曲线随 V_{CE} 的增加而右移。

$$(I_B = I_{PE} + I_{VR} - I_{CVB0})$$

而且，当 $V_{BE} = 0$ 时， I_{PE} 和 I_{VR} 都等于零，故 $I_B = -I_{CB0}$ 。因而在 $V_{BE} = 0$ 处，特性曲线下移至 I_{CB0} 。

共射极输出特性曲线：





图 3-21 共发射极输出特性曲线

分析：

$$I_C = \beta I_B + I_{CE0}$$

当 $I_B=0$ （基极开路）时， $I_C=I_{CE0}$ 。这是因为共射极电路的输出电压为 V_{CE} ，这个电压虽然主要降落在集电结上，使集电结反偏，但也有一小部分电压降落在发射结上，使发射结正偏。因此共射极电路中，当 $I_B=0$ 时， I_E 并不为零，这部分发射极电流输运到集电极上，使输出电流 I_{CE0} 比 I_{CB0} 大，这就是图中下面的第一条曲线。

当 $I_B \neq 0$ 时，随着 I_B 的增加， I_C 就按 βI_B 的规律增加。 I_B 取不同的数值， $I_B \sim V_{CE}$ 关系就得到一组曲线。

- (1) I_B 很小的变化就能引起 I_C 很大的变化
- (2) 随着 V_{CE} 的增加，电流逐渐上翘（基区的宽变效应，对 β 的影响比 α 显著）
- (3) V_{CE} 没到零，电流就开始下降，因为 $V_{CE}=V_{CB}+V_{BE}$ ，即降落在集电结上也降落在发射结上，所以当 V_{CE} 减小到接近 V_{BE} 时，集电结已经零偏， V_{CB} 接近于零，此时电流还会缩小，但进一步降低时，集电结正偏，收集能力下降，所以电流迅速下降。


3.4 晶体管的反向电流

晶体管反向电流包括： I_{CB0} 、 I_{EB0} 和 I_{CE0} 。

反向电流过大的危害：

降低成品率：反向电流不受输入电流控制，对放大作用无贡献，而且消耗电源功率使晶体管发热，影响晶体管工作的稳定性，甚至烧毁

I_{CB0} 当发射极开路（ $I_E=0$ ）时，集电极-基极的反向电流




详细分析：

- 集电极和基极（即集电结）的反向漏电流，集电结的反向电流由空间电荷区外反向扩散电流 I_{RD} （少子电流），空间电荷产生的电流 I_G （多子电流）和表面漏电流 I_S （多子电流）三部分组成
- 室温下，就 I_R 和 I_G 相比，锗晶体管 I_R 远大于 I_G ， I_R 是主要的，硅晶体管， I_R 远小于 I_G ， I_G 是主要的，而且 I_G 和 I_R 均随温度的升高而指数增大，说明 I_{CB0} 随温度的升高快速增大


$$J_G = \frac{qn_i X_m}{2\tau} \quad J_{RD} \approx \frac{qD_p n_i^2}{L_p N_D} \quad n_i = n_0 = p_0 = (N_c N_v)^{1/2} \exp\left(-\frac{E_g}{2k_0 T}\right)$$

- I_S 表面漏电流比 I_R 和 I_G 大得多，因此减小 I_{CB0} 的关键在于减小 I_S

I_{EB0} ：集电极开路（ $I_C=0$ ）时，发射极-基极的反向电流



I_{CE0} ：基极开路（ $I_B=0$ ）时，集电极-发射极之间反向电流，也成为穿透电流，一般都比 I_{CB0} 大



$$I_{CE0} = \frac{I_{CB0}}{1 - \alpha} = (1 + \beta) I_{CB0}$$



△

要减小 I_{CE0} ，必须减小 I_{CB0} 。电流放大系数 β 不要追求过高

3.5 晶体管的击穿电压

击穿电压有 BV_{EB0} 、 BV_{CB0} 、 BV_{CE0}

BV_{EB0} : 发射极开路时, 集电极与基极间的击穿电压, 一般为集电结的雪崩击穿电压。



- ▲ **硬击穿** (图中曲线**甲**):
 V_B : 集电结的雪崩击穿电压
- ▲ **软击穿** (图中曲线**乙**):
 BV_{CB0} 比 V_B 低

复习一下: PN结的击穿电压和什么因素有关? 分突变结和缓变结两种

BV_{CE0} : 基极开路时, 集电极与发射极之间的击穿电压

BV_{CE0} 与 BV_{CB0} 之间满足以下关系

$$BV_{CE0} = \frac{BV_{CB0}}{\sqrt[2]{1 + \beta}}$$

3.6 晶体管的基极电阻

当电流流过基区时, 将产生平行于结面的横向压降, 使发射结偏压从边缘到中心逐渐减小, 从而导致发射极电流从边缘到中心逐渐减小。(发射结电流集边效应)

基极电阻危害: 在直流运用中, 对晶体管基本上没有影响。在交流运用中, 基极电阻将产生电压反馈, 因而影响晶体管的功率特性和频率特性。因此, 在晶体管设计时, 要尽可能减小基极电阻

(总结一下定义? PPT 上无……)

第4章 晶体管的频率特性

4.1 晶体管的频率特性

P-N 结限定频率上限的几个因素：

(1) 晶体管的两个 PN 结势垒电容的充放电需要一定的时间，限制了传输信号的上限频率

(2) PN 结电容对信号的分流作用使传输信号受损，频率越高分流越大，因此限制了有效传输的信号频率的上限

(3) 从晶体管载流子的输运过程来看，载流子从发射极到集电极需要一定的时间，限制了晶体管的使用频率上限。

总的来说，晶体管的频率特性，可用一个包括寄生电容充放电时间和载流子输运延迟时间在内的总延迟时间来表征。

P-N 结的势垒电容和扩散电容公式：

PN结的势垒电容

$$C_T = \left| \frac{dQ}{dV} \right| = A \sqrt[3]{\frac{q \alpha_f \epsilon_r^2 \epsilon_0^2}{12(V_D - V)}}$$

杂质浓度梯度

(1) 和结面积及杂质浓度梯度的立方根成正比，因此，减小结面积和降低杂质浓度梯度有利于减小势垒电容；

(2) 和 $(V_D - V)$ 的立方根成反比，增大反向电压，电容将减小。

PN结的扩散电容

$$C_D = \left(\frac{A q^2 p_{n0} L_p}{k_0 T} \right) \exp \left(\frac{qV}{k_0 T} \right)$$

扩散电容随正向偏压按指数关系增加，所以在大的正向偏压时（大注入时），扩散电容便起主要作用。扩散电容随频率的增加而减小

4.2 晶体管的功率增益和最高振荡频率

▲四大频率：

α 截止频率（共基极截止频率）：表示共基极短路电流放大系数的幅值 $|\alpha|$ 下降到低频值 α_0 的 $1/\sqrt{2}$ 时的频率。即当 $f = f_\alpha$ 时， $|\alpha| = \alpha_0 / \sqrt{2}$ 。

β 截止频率（共发射极截止频率）：表示共发射极短路电流放大系数的幅值 $|\beta|$ 下

降到低频值 β_0 的 $1/\sqrt{2}$ 时的频率。即当 $f = f_\beta$ 时, $|\beta| = \beta_0 / \sqrt{2}$ 。 f_β 反映了电流放大系数 β 的幅值 $|\beta|$ 随频率上升而下降的快慢, 但并不是晶体管电流放大的频率极限。

特征频率 f_T : 表示共射短路电流放大系数的幅值 下降到 $|\beta|=1$ 时的频率。它是晶体管在共射运用中具有电流放大作用的频率极限。

晶体管的最高振荡频率 f_m : 表示最佳功率增益等于 1 时的频率, 是晶体管具有功率增益的频率极限。当 $f > f_m$ 时, 晶体管停止振荡。




图 3-35 β 的频率特性曲线

△四者大小关系:

$$f_m > f_\alpha > f_T > f_\beta$$

晶体管的高频等效电路

1. 发射结和发射区

发射结的正向偏压改变会引起 3 个结果

(1) 引起发射结空间电荷区空间电荷量的变化, 这一变化可以用发射结势垒电容 C_{Te} 来等效;

(2) 引起发射结电流的变化, 这一变化的大小可以用发射结动态电阻 r_e 来等效;

(3) 引起基区、发射区储存电荷的变化, 这一变化可用发射结扩散电容 C_{De} 来等效

(等效电路画一下, 理解一下)

2. 集电结和集电区

集电结的反向偏压改变会引起 3 个结果

(1) 引起集电结空间电荷区空间电荷量的变化，这一变化可以用集电结势垒电容 C_{Te} 来等效；

(2) 由于集电结空间电荷区宽度的变化，引起基区宽度的变化，从而引起基区存储电荷的变化，这一变化可用发射结扩散电容 C_{De} 来等效；

(3) 基区宽度的变化，引起电流放大系数的变化，即发射极电流不变，却引起集电极电流的变化，这一变化的大小可以用集电结动态电阻 r_c 来等效；

(等效电路图)

3. 基区

基区存储电荷的改变已经由扩散电容描述，晶体管的基极电流是一股平行于结平面方向流动的多子电流，他将在基区横向产生电位降，基区的这一作用可以用一个电阻来等效，这一等效电阻称为**基极电阻**，用 r_b 表示

(等效电路)

一系列定义：（重要的不多，**注意挑重点去记忆**）

共基极交流短路电流放大系数：定义为输出交流短路时，集电极输出交流电流 i_c 与发射极输入交流电流 i_e 之比，并用 α 表示。（交流信号用小写字母表示。）

$$\alpha = \frac{\dot{i}_c}{\dot{i}_e} \bigg|_{v_{BC0}=0}$$

(1) 通过发射结阶段： $\dot{i}_e = \dot{i}_{ne} + \dot{i}_{pe} + \dot{i}_{CTe}$

$\dot{i}_{ne}$ 发射结注入基区交流电子电流； $\dot{i}_{pe}$ 发射结反注入空穴电流； $\dot{i}_{CTe}$ 发射结势垒电容分流电流

分析：

当发射极输入一交变信号时，发射结空间电荷区宽度将随着交变信号变化，因而需要一部分电子电流对发射结势垒电容进行充放电，其本质上是对发射结势垒电容的充放电过程（在信号的正半周，发射结除了产生正向注入和反向注入外，在注入电子流中，有一部分电子流入正空间电荷区，中和掉部分正空间电荷，同时，基极必须向负空间电荷注入等量空穴中和负空间电荷）

显然，信号频率越高，结电容分流越大，发射效率越低，此外由于充放电需要一定的时间，因而使电流在发射过程中产生延迟，充放电电流引起向基区的注入电流比发射极的输入电流滞后了一个相位

交流发射效率：

$$\gamma = \frac{\dot{i}_{ne}}{\dot{i}_e} = 1 - \frac{\dot{i}_{pe} + \dot{i}_{CTe}}{\dot{i}_e}$$

频率增高，结电容分流电流 i_{CTe} 增大，导致交流发射效率 γ 下降。所以，交流发射效率 γ 随频率的升高而下降。

(2) 基区输运阶段： $i_{ne} = i_{CDe} + i_{VR} + i_{nc}(0)$

在交流状态下，注入基区的少数浓度和基区积累电荷将随着结压降的变化而变化。因此，注入基区的少数载流子，一部分消耗于基区复合，形成复合电流 i_{VR} 外，还有一部分用于增加基区的电荷积累，这相当于对扩散电容充放电，同时，为了保持基区电中性，基极必须提供等量的空穴消耗与基区积累，即对扩散电容的充放电电流也转化为基极电流的一部分。扩散电容分流电流 i_{CDe} ，真正到达基区集电结边界的电子电流只有 $i_{nc}(0)$ 。频率越高，分流电流越大，到达集电结的有用电子越少，基区输运系数越小，同样，该分流对信号传输产生延迟

交流基区输运系数

$$\beta^* = \frac{i_{nc}(0)}{i_{ne}} = 1 - \frac{i_{VR} + i_{CDe}}{i_{ne}}$$

频率越高，分流电流 i_{CDe} 越大，到达集电结的电子电流 $i_{nc}(0)$ 越小，所以，基区输运系数 β^* 也随着频率的升高而下降。

(3) 集电结势垒区渡越阶段

集电结空间电荷区输运系数: $\beta_d = \frac{i_{nc}(x_m)}{i_{nc}(0)}$

到达集电结边界的电子电流 $i_{nc}(0)$, 通过集电结空间电荷区 时需要一定的传输时间; 耗尽层中产生位移电流用于维持 空间电荷区边界的变化, 使到达集电区边界的电子电流减少到 $i_{nc}(x_m)$ 。

频率越高, 位移电流越大, 使 β_d 随着频率增高而下降。

(4) 通过集电区阶段

集电结势垒电容分流电流 i_{CTc}

到达集电区的交变电子电流, 将在体电阻产生交变 电压降并叠加在集电结上, 造成集电结势垒区宽度随信号而变化, 换言之, 流出集电结势垒区的电流中, 要分流出一部分对势垒区电容充放电, 形成势垒电容的分流 电流 i_{CTc} , 真正到达集电极的电子电流只有 i_{ncc}

$$i_{nc}(x_m) = i_{ncc} + i_{CTc}$$

集电区衰减因子 α_c

$$\alpha_c = \frac{i_{ncc}}{i_{nc}(x_m)}$$

集电极输出电流 i_c 应该等于从发射极传输 过来的电子电流 i_{ncc} 和集电结反向电流 i_{pc} 之和。

$$i_c = i_{ncc} + i_{pc}$$

综上:

共基极交流短路电流放大系数 α

$$\alpha = \frac{i_c}{i_e} = \frac{i_{ne}}{i_e} \frac{i_{nc}(0)}{i_{ne}} \frac{i_{nc}(x_m)}{i_{nc}(0)} \frac{i_c}{i_{nc}(x_m)} = \gamma \beta^* \beta_d \alpha_c$$

在各个传输过程中, 由于结电容对传输电流的分流作用, 使传输电流的幅值减小, 对电容充放电所产生的延迟时间, 使输出信号同输入信号间存在相位差(延迟或不同步)。

交流发射频率

交流发射效率

$$\gamma = \frac{\gamma_0}{1 + j\omega\tau_e}$$

γ_0 为低频发射效率

γ 高频发射效率

ω 为输入信号的角频率，等于 $2\pi f$

交流发射效率是复数，发射结交流小信号电流发射效率随信号频率的上升而下降，同时产生相位延迟

$$\tau_e = C_{Te} r_e$$

τ_e 发射极延迟时间

r_e 发射结动态电阻

C_{Te} 发射结势垒电容

(1) 对 C_{Te} 的充电电流不会注入到基区而是引起基区的多子电流，故使 γ 下降

(2) 对 C_{Te} 的充放电电流引起向基区的注入电流比发射极的输入电流滞后一个相位

交流基区输运系数

交流基区输运系数

$$\beta^* = \frac{\beta_0^* e^{-jm\omega/\omega_b}}{1 + j\omega/\omega_b}$$

m 超相移因子（剩余相因子，相位差基础上又增加的部分，不同的晶体管表现出不同的剩余相因子）

β_0^* 为低频时晶体管的基区输运系数

ω_b 基区渡越截止频率（当 $\omega=\omega_b$ 时， $\beta^* = \frac{\beta_0^*}{\sqrt{2}}$ ）

τ_b 对发射结处，基区侧扩散电容 C_{De} 的充电延迟时间，即

$$\tau_b = r_e C_{De}$$

集电结空间电荷区输运系数

集电结空间电荷区输运系数

$$\beta_d = \frac{1}{1 + j\omega\tau_d}$$

τ_d 集电结空间电荷区延迟时间

集电区衰减因子和集电极延迟时间

集电区衰减因子

$$\alpha_c = \frac{1}{1 + j\omega\tau_c}$$

集电极延迟时间

$$\tau_c = r_{cs} C_{Tc}$$

 r_{cs} 集电区串联电阻 **C_{Tc} 势垒电容**

综上，共基极短路交流电流放大系数 α 式子可变化为

$$\alpha = \gamma\beta^* \beta_d \alpha_c = \frac{\gamma_0 \beta_0^*}{(1 + j\omega\tau_e)(1 + j\omega\tau_b)(1 + j\omega\tau_d)(1 + j\omega\tau_c)}$$

电流放大系数的幅值随频率升高而下降，相位滞后随频率升高而增大（ Δ 据此分析影响共基极短路交流电流放大系数的因素）

 α 截止频率

由放大系数表达式，令其等于低频值 α_0 的 $1/\sqrt{2}$ 的时候，可以求出 α 截止频率。

其表达式如下：

$$f_\alpha = \frac{1}{2\pi \left(\tau_e + \frac{\tau_b}{1+m} + \tau_d + \tau_c \right)}$$

以上得出的短路电流放大系数 α 和截止频率的表达式对均匀基区和缓变基区均适用。计算时只须代入各自的延迟时间和不同的超相移因子 m 的值即可。

共射短路电流放大系数 β ：工作在共射状态下的晶体管在输出端交流短路 $V_{CE0}=0$ 时，集电极交流电流 i_c 与基极输入电流 i_b 之比。

$$\beta = \frac{i_c}{i_b} \bigg|_{V_{CE0}=0}$$

共发射极短路电流放大系数：

$$\beta = \frac{\beta_0 e^{-jm\omega/\omega_b}}{1 + j\omega/\omega_\beta}$$

共射交流放大系数 β 也是复数幅值，随着频率升高而下降，相位滞后随着频率升高而增大（与 α 类似）

β 截止频率:

$$f_{\beta} \approx \frac{1}{2\pi\beta_0\tau_{e0}}$$

$$\tau_{e0} = \tau_e + \tau_b + \tau_c + \tau_d$$

τ_{e0} 载流子从发射极到集电极总的传输延迟时间

f_{α} 与 f_{β} 的关系

$$f_{\beta} \approx \frac{f_{\alpha}}{(1+m)\beta_0}$$

$$f_{\beta} \ll f_{\alpha}$$

说明共射短路电流放大系数 β 比共基短路电流放大系数 α 下降更快。因此，共基电路比共射电路频带更宽。

晶体管的特征频率：共射电流放大系数 $|\beta|$ 下降到 1 时的频率是共射运用限制频率，即特征频率。

$$|\beta| = \frac{\beta_0}{\left[1 + \left(\frac{f_T}{f_{\beta}}\right)^2\right]^{1/2}} = 1$$

$$f_T \approx \beta_0 f_{\beta} = \frac{1}{2\pi\tau_{e0}}$$

▲提高特征频率的四大途径:

(1) 减小基区宽度 W_b ; (主要作用)

- 减小 τ_b (基区渡越时间), 采用浅扩散结制作工艺, 以减小基区宽度 W_b , 一般1um以下
- 制作缓变基区晶体管, 提高电场因子

(2) 缩小结面积A ;

减小结电容, 减小 τ_e 和 τ_c

(3) 适当降低发射区和集电区电阻率 ;

为了减小 τ_e , $\tau_e = r_e C_{Te}$; 为了减小 τ_c , $\tau_c = r_{cs} C_{TC}$

(4) 尽量减小延伸电极面积

减小 τ_d , $\tau_e = X_m/V_s$, X_m 为集电区宽度, V_s 为载流子饱和浓度

$$\tau_{e0} = \tau_e + \tau_b + \tau_c + \tau_d$$

$\tau_c + \tau_d$ 远比前两项小, 但在高频电路, 若采取措施降低了 $\tau_e + \tau_b$, 则应想办法降低 $\tau_c + \tau_d$

功率增益：输出功率和输入功率的比值，表示晶体管对功率的放大能力。

$$G_p = \frac{P_o}{P_i}$$

△最佳功率增益：信号源所供给的最大功率与晶体管向负载输出的最大功率之比，即是输入输出阻抗各自匹配时的功率增益。

最佳功率增益的表达式为

$$G_{pm} = \frac{f_T}{8\pi f^2 r_b C_{Tc}}$$

r_b 为基极电阻 C_{Tc} 为集电结势垒电容。实际晶体管中，集电极的输出阻抗除集电结势垒电容外，还存在延伸电极电容和管壳寄生电容等，用 C_c 表示集电极的总输出电容。

实际晶体管还存在引线电感等，考虑发射极引线电感的影响时，晶体管共射最佳功率增益表示为

$$G_{pm} = \frac{f_T}{8\pi^2 f^2 (r_b + \pi f_T L_e) C_c}$$

L_e 为发射极引线电感，当高频功率晶体管的特征频率足够高，而基极电阻 r_b 比较小时，发射极引线电感 L_e 对功率增益的影响不可忽略，甚至变为主要因素

最高振荡频率 f_m ：最佳功率增益 $G_{pm}=1$ 时的频率，它是晶体管真正具有功率放大能力的频率限制。

$$f_m = \left[\frac{f_T}{8\pi C_c (r_b + \pi f_T L_e)} \right]^{1/2}$$

高频优值（增益-带宽乘积）表达式 $G_{pm} f^2 = \frac{f_T}{8\pi^2 (r_b + \pi f_T L_e) C_c}$

高频优值全面地反映了晶体管的功率和频率性能，而且只与晶体管本身的参数有关，因此高频优值是设计和制造高频功率晶体管的重要依据之一。

▲提高功率增益的途径：①提高晶体管的特征频率；②适当提高基区杂质浓度，以减小基极电阻 r_b ；③尽量缩小集电结和延伸电极面积，以减小势垒电容和延伸电极电容；④尽量减小发射极引线电感和其他寄生参数；⑤选用合适的管壳，以获得最佳高频优值。

4.3 晶体管的大电流特性

△集电极最大电流 I_{CM} ——晶体的最大电流






图 3-63 晶体管电流放大系数随集电极电流的变化趋势

a) β_0 随 I_C 变化 b) 特性曲线

为了衡量晶体管电流放大系数在大电流下的下降程度

共发射极直流短路电流放大系数 β 下降到其最大值 β_M 的一半时所对应的集电极电流。 I_{CM} 越大说明晶体管的大电流特性越好



▲大电流工作时产生的三个效应：基区电导调制效应，有效基区宽度扩展效应 [kirk（克而克）效应]，发射极电流集边效应（基区电阻自偏压效应）

基区电导调制效应：

产生原因：大注入（大电流）条件下时，从发射区注入到基区的少数载流子浓度会显著增加，甚至超过基区平衡多数载流子浓度。为了维持基区的电中性，基区内的多数载流子浓度也必须相应增加，从而导致基区的总载流子浓度显著升高。

主要影响

- (1) 基区有效电导率增大，基极体电阻显著减小，降低输入损耗；
- (2) 由于基区的电导调制作用，相当于基区掺杂浓度增加，穿过发射结的空穴电流的分量增加，使发射效率 γ 减小
- (3) 电流放大系数 β 在大电流初期略有上升（因载流子复合概率未显著增加）；

过度注入时，载流子复合加剧， β 后期会缓慢下降，且高频特性略有劣化（载流子渡越时间变长）。

有效基区宽度扩展效应：

产生原因：

大电流下，集电结反向偏压对应的空间电荷区宽度，受集电区载流子电流的影响显著。当集电区电流密度超过临界值时，空间电荷区会向低掺杂的集电区内部扩展，甚至使集电区靠近基区的部分成为“有效基区”，导致有效基区宽度被动增大。（关键点：集电结耗尽区向集电区扩展）

主要影响

- (1) 载流子在基区的渡越时间延长，少数载流子在基区内的复合概率增加。
- (2) 由于基区输运时间增加，总的渡越时间增加，导致特征频率 f_T 急剧下降。
- (3) 由于复合增加，电流增益 β 急剧下降。
- (4) 晶体管的大电流能力和高频振荡能力受限，它是制约大功率高频晶体管性能的关键效应。

发射极电流集边效应

原因：基区存在体电阻，大电流时，基极电流流过基区电阻会产生沿基区宽度方向的横向压降，基极引出端电位高于发射结侧基区电位。这导致发射结偏压从发射极中心向边缘逐渐增大，发射极电流密度由中心到边缘逐渐增大，由此产生发射极电流集边效应。

影响：

- (1) 发射结面不能充分被利用，实际参与导电的发射极面积远小于其物理面积，导致局部电流密度过大。
- (2) 降低了发射极注射效率，使电流放大系数减小，高频性能下降。
- (3) 电流集中导致局部发热严重，降低器件可靠性，甚至引发热击穿。

如何解决：

为了减小基区横向压降，防止发射极电流集边效应，应尽量缩小发射极宽度。但实际晶体管中，最小条宽的选择往往受光刻和制版工艺水平的限制。因此，在选择条宽时，既要防止电流集边，使发射结面积得到充分利用，而尽量选用较小的条宽；但又不能选取过小的条宽，使工艺难度增大。

需通过设计梳状、指状发射极结构（减小基区电阻压降）来缓解该效应。

4.4 晶体管的最大耗散功率 P_{Cm} 和热阻 R_T

总耗散功率 P_C ：晶体管工作时，电流通过发射结、集电结和体串联电阻都会发生功率耗散

$$P_C = I_E V_{BE} + I_C V_{CB} + I_C^2 r_{cs}$$

在正常工作状态下，发射结正向偏置电压 V_{BE} 远小于集电极反向偏置电压 V_{CB} ，体串联电阻 r_{cs} 也很小。因此，晶体管的功率主要耗散在集电结上。

$$P_C \approx I_C V_{CB}$$

集电结最大耗散功率 P_{CM} : 晶体管参数的变化不超过规定时的最大集电结耗散功率。换言之, 在此耗散功率下晶体管仍能正常而安全的工作。

当集电结耗散功率超过 P_{CM} 时, 晶体管不一定立即损坏, 但寿命会缩短

最高结温 T_{jm} : 晶体管能正常地、长期可靠工作的 P-N 结温度, 即基区转变为本征导电的温度限定。

热阻: 晶体管工作时产生的热量向外散热能力, 它表示晶体管散热能力的大小任意两点间的温差与其热流之比

稳态热阻: 直流工作状态下的热阻 R_T

瞬态热阻: 在开关和脉冲电路中, 随时间变化的晶体管的热阻 R_{Ts}

最大耗散功率表达式

- 稳态
$$P_{Cm} = \frac{T_{jm} - T_a}{R_T}$$
- 瞬态
$$P_{Cms} = \frac{T_{jm} - T_a}{R_{Ts}} = \frac{T_{jm} - T_a}{R_T (1 - e^{-t/R_T C_T})}$$


▲提高晶体管最大耗散功率的主要措施: ①尽量降低晶体管的热阻 R_T ; ②选用最高结温 T_{jm} 高的材料; ③尽量降低使用时的环境温度 T_a 。

4.5 功率晶体管的二次击穿和安全工作区

△二次击穿的概念: 它是器件承受的电压突然降低, 电流继续增大, 器件由高压小电流状态突然跃入低压大电流状态的一种现象。

二次击穿的现象具体描述:

击穿曲线上可用 A、B、C、D 四点将其分为四个区域。(1) 当电压 V_{CE} 增加到集电结的雪崩击穿电压时, 首先在 A 点发生雪崩击穿; (2) 雪崩击穿后, 集电极电流 I_C 随电压增加很快上升。当电流增加到 B 点, 并在 B 点经过短暂的停留后, 晶体管将由高压状态跃变到低压大电流 C 点, 若电路无限流措施, 电流将继续增加, 进入低压大电流区域 CD 段, 直至最后烧毁。



二次击穿的原理 热型和电流型

热型（热不稳定型）：二次击穿是局部温度升高和电流集中往复循环的结果（热击穿或热电击穿）。

原因：

它是由于大电流下发射极电流的高度集边、材料或是扩散等工艺造成的不均匀性引起。因为电流集中处温度升高而且不易散出，形成过热点，温度升高使电流进一步增加，电流进一步增加又使过热点温度升高，恶性循环，使过热点温度达到半导体材料的本征激发载流子浓度超过晶体管的掺杂最低区域的杂质浓度，PN结的整流特性被破坏，使晶体管C、E间的压降急剧下降，电流上升，发生二次击穿

而循环和温度升高都需要一定的时间，因此热型二次击穿的触发时间较长。（慢速型）

电流型（雪崩注入型）：由雪崩注入引起


①它是与外延层厚度有关的击穿，雪崩注入二次击穿外延层比较薄，随着反向电压的增加，集电结发生一次雪崩击穿，雪崩倍增效应，产生的电子从外延层到达集电区，产生的空穴穿过基区到达发射区，引起发射区向基区更大的注入， I_E 增加， I_C 进一步增加。


②大电流的增加，造成电场移位，外延层变成负的空间电荷区，而正空间电荷全部由集电区边界处的电离杂质提供。

③因而雪崩区亦随之转移到外延层和集电区边界，新的雪崩区产生的电子直接由集电极收集，空穴则经过外延区中和部分负电荷，使电场强度减小，使得 V_{CE} 下降，电流继续增加，故而出现负阻现象，晶体管进入低压大电流的二次击穿状态。

④雪崩击穿即刻发生，所以此种击穿的特点是器件由高压小电流状态向低压大电流状态过渡十分迅速，所需延迟时间很短，因此电流型二次击穿是快速型的二次击穿。

▲晶体管的安全工作区（SOA）：晶体管能安全可靠地工作，并具有较长寿命的工作范围。由最大集电极电流 I_{CM} ，极限电压 BV_{CE0} ，最大功耗线和二次击穿临界线 P_{SB} 所限定的区域。





最大功耗线（图中实线）（1）它由最大耗散功率 PC_m 、热阻、最高结温和环境温度决定。（2）功耗线右边（I区）为功率耗散过荷区。功率过大，将产生大量热量，造成引线熔断和镍铬电阻烧毁等。

二次击穿临界线（图中虚线）（1）由实验测定，它随改善二次击穿特性措施的实施而逐渐靠近最大功耗线。（2）区域II为热型二次击穿区。工作在此区内，晶体管将产生过热点，最终导致材料局部熔化，结间产生熔融孔而永久失效。（3）III区为雪崩注入二次击穿区，若外电路无限流措施，同样会造成晶体管永久失效。

（4）IV区为雪崩击穿区。在III、IV两区内，若采取限流措施，均不会造成晶体管永久失效，（5）V区为电流过荷区，电流过荷区将会使 β 、特征频率等参数严重下降，晶体管性能恶化。

晶体管的安全工作区（图中阴影部分）（1）安全工作区的大小与电路工作状态有关。（2）从设计和制造的角度考虑，尽量扩大晶体管的安全工作区仍是高频功率管的重要任务。

△如何扩大安全工作区

（1）首先，努力做到使安全工作区由最大集电极电流 I_{CM} ，最高集电极电压 BV_{CE0} 和最大功耗线所限定。改善器件的二次击穿特性，将二次击穿临界线移到最大功耗线之外，至少也要移到最大功耗线上。）

（2）其次，通过选择合适的材料和正确的设计。（提高器件的耐压；增大器件的最大电流；降低热阻，提高晶体管的耗散功率）

第5章 晶体管的开关特性

5.1 二极管的开关作用和反向恢复时间

晶体管的开关特性包括两部分：一部分是晶体管处于开态和关态时端电流电压间的静态特性，另一部分是在开态和关态之间转换时，电流电压随时间变化的瞬态特性。

△与理想机械开关的区别：

(1) **导通特性**：晶体管开关导通时 C-E 间有饱和压降，存在导通电阻；理想机械开关导通时两端的电压为 0，电阻为 0。


(2) **开关速度**：晶体管开关截止时存在微小反向漏电流；理想机械开关截止时电流为 0，电阻无穷大。

(3) **开关速度**：存在开通时间（延迟时间+上升时间）和关断时间（存储时间+下降时间），受载流子存储影响；理想机械开关切换无延迟，瞬时完成。

(4) **环境敏感性**：晶体管参数受温度影响较大；理想机械开关性能不受温度等环境因素影响。

二极管的反向恢复时间（关断时间）：

假设外加脉冲的波形如图 (a) 所示，则流过二极管的电流就如图 (b) 所示。



正向导通时少数载流子积累的现象称为**电荷储存效应**。二极管的反向恢复过程就是由于电荷储存所引起的。

反向电流保持不变的这段时间就称为**储存时间** t_s 。在 t_s 之后，P-N 结上的电流到达反向饱和电流 I_R ，P-N 结达到平衡。

定义流过 P-N 结的反向电流由 I_2 下降到 $0.1I_2$ 时所需的时间为**下降时间** t_f 。储存时间和下降时间之和 ($t_s + t_f$) 称为 P-N 结的**关断时间（反向恢复时间）**。


△晶体管四种工作模式及对应的少数载流子分布（PPT 上的图是 PNP 的）

放大模式：射基结正偏，
基极结反偏。

饱和模式：两结正偏，
处于导通状态。

截止模式：两结反偏，
可视为开关断路。

反转模式：射基结反偏，
集基结正偏。



PNP型中四种晶体管工作模式下的结极性与少数载流子分布

（基区少子分布的更详细分析？这个是 NPN 的）


比较参量	工作区			
	正向放大区	反向放大区	饱和区	截止区
发射结偏置	$V_{BE} > 0$	$V_{BE} < 0$	$V_{BE} > 0$	$V_{BE} < 0$
集电结偏置	$V_{BC} < 0$	$V_{BC} > 0$	$V_{BC} > 0$	$V_{BC} < 0$
电流关系	$I_C = \beta I_B$	$I_C = \beta_R I_B$	$I_C < \beta I_B$	$I_C = I_{CE0} \approx 0$

△开关应用过程区域划分及基区少子分布

我们希望开关的反应时间尽量快

(2) 开关应用

用来执行开关功能的晶体管，短时间内从高电压小电流的关态改变为低电压大电流的开态。



开关晶体管的工作区域和开关模式

基区内的少数载流子密度

与课本内容对比阅读，深化理解




图 3-45 晶体管工作区域的划分

当 $V_{BE} > 0$, $V_{BC} \leq 0$ 时，晶体管处于放大工作状态。在放大工作状态下，集电极电流与基极电流的关系是: $I_C = \beta I_B$ 。

当 $V_{BE} < 0$, $V_{BC} < 0$ 时，晶体管的集电极电流为极小的反向漏电流。这种状态称为晶体管的截止状态。


当 $V_{BE} \leq 0$, $V_{BC} > 0$ 时，晶体管处于反向放大状态。在反向放大状态下， $I_C = \beta_R I_B$ ，因反向电流放大系数比正向时小得多，晶体管的工作电流很小。

当 $V_{BE} > 0$, $V_{BC} > 0$ 时，晶体管的工作状态称为饱和工作状态。

晶体管的四种工作区域也可从如图 3-45 (b) 的共射输出特性曲线来定义。正向和反向状态下， $I_B = 0$ 之间的区域就是晶体管的截止工作区。 $V_{CE} = V_{BE}$ 就是饱和区与放大区的分界线。可以看出，两种划分法略有差异。


开关电路以及模式切换时的伏安特性

分析最常见的工作模式:饱和模式. **关态**:发射极和集电极端断路;**开态**:短路.




V_{CE} 的脉冲波形与 V_{EB} 的脉冲波形是相反的，是受负载 R_L 控制的，因此这种开关电路，也称为倒向器

▲ 电流变化以及少数载流子分布




▲ 基区不同时间少数载流子分布的详细分析



5.2 开关晶体管的静态特性

△原理电路图

晶体管共射开关电路原理图



V_{BB} 偏置电压

R_L 负载电阻

电流计算？

几大工作区域详细分析：


饱和区：

△临界饱和时集电极电流？

晶体管达到临界饱和时的基极驱动电流，称为临界饱和基极电流 I_{BS} 。

过驱动电流？

截止区：



5.3 晶体管开关的动态特性

饱和开关电路和非饱和开关电路的比较：

(1) **非饱和开关电路：**工作在截止区和放大区，开关速度快，但对晶体管的参数均匀性要求高，输出电平也不够稳定。

(2) **饱和开关电路：**工作在截止区和饱和区，输出电平较稳定，对晶体管参数的均匀性要求不高，电路设计简单；只是开关速度慢。

开关过程的动态分析（NPN 管）：

延迟过程

$t=t_1$ 时， I_C 才上升到 $0.1I_{CS}$ ，时间 $t_d=t_1-t_0$ 称为延迟时间。

上升过程

在 $t=t_2$ 时刻， I_C 达到 $0.9I_{CS}$ ， $t_r=t_2-t_1$ 称为上升时间。上升过程中，由于电流过驱动而储存电荷，载流子积累过程中存在载流子的复合，复合使积累速度变慢。

超量储存电荷消失过程

当 $t=t_4$ 时， $I_C=0.9I_{CS}$ ，定义 $t_s=t_4-t_3$ 为储存时间。


下降过程

集电极电流 I_C 也就从 $0.9I_{CS}$ 逐步下降到 $0.1I_{CS}$ ，在 $t=t_5$ 时， $I_C=0.1I_{CS}$ ，定义 $t_f=t_5-t_4$ 为下降时间。

下降过程是上升过程的逆过程，下降过程中同样存在载流子的复合，而复合使下降速度变快。

开关时间与脉冲持续时间关系

若晶体管的开关时间比输入脉冲持续时间短，它就有良好的开关作用；反之，开关时间与脉冲持续时间相近甚至更长时，晶体管就难以起到开关的作用了。



开启时间 (关态→开态)

$$t_{on} = t_d + t_r$$

关断时间 (开态→关态)

$$t_{off} = t_s + t_f$$

第6章 半导体表面特性及 MOS 电容

6.1 半导体表面和界面结构

关于表面的几个概念

理想表面（清洁表面）：原子完全有规则排列且终止的一个平面。

表面能级/表面态：表面存在“悬挂键”，对电子有受主的性质，存在一些可以容纳电子的能量状态，称为“表面能级”或“表面态”。表面能级在禁带中靠近价带顶的位置，准连续。

内表面：真实表面存在天然氧化层，是半导体与天然氧化层的界面；内表面能级密度比原子密度小好几个数量级。

快态能级：在毫秒甚至更短的时间内完成与体内交换电子。（内表面）

外表面：天然氧化层与外界接触的界面。

慢态能级：需较长时间完成与体内交换电子。（外表面）

△可动离子：

在人工生长的二氧化硅层中存在着一些可移动的正电荷，它们主要是沾污氧化层的一些离子。

刚沾污时，这些正离子都在氧化层的外表面上。在电场及温度的作用下，它们会漂移到靠近硅-二氧化硅界面处，在硅的表面处感应出负电荷，对器件的稳定性有很大的影响。

其中最主要的是钠离子（ Na^+ ），它的原子半径小，在二氧化硅中进行漂移动的激活能很低，迁移率很大，因此危害很大。

△固定正电荷：与硅-二氧化硅界面的存在有关，硅和二氧化硅界面附近存在的过剩硅离子是固定表面正电荷产生的原因。硅离子在一定的温度下，可以在二氧化硅中缓慢移动。会使半导体能带表面弯曲，导致平带电压偏移。

固定正电荷的特点：

- （1）固定电荷与氧化层厚度、半导体掺杂浓度、掺杂类型无关；
- （2）固定电荷受不同晶向影响而变化
- （3）与晶面指数有关，其（111）表面最大，（100）表面最小，两者比例大约为3：1；
- （4）固定电荷密度与氧化条件（如氧化气氛、炉温）紧密相关，温度上升固定电荷密度则近似线性下降。
- （5）氧化过硅片在氩气或氮气气氛中退火（加热）足够长的时间，不管其生长氧化层温度高还是低，总可以获得最小固定电荷密度值。

△界面陷阱（界面态）：

- ❑ 界面陷阱一般分布于整个禁带范围内，有的甚至可以高于导带底（ E_C ）和低于价带顶（ E_V ）。
- ❑ 界面陷阱可以是施主型的，也可以是受主型的。
- ❑ 产生界面陷阱主要由于半导体表面的不完全化学键或所谓“悬挂键”引起的。界面价键在形成氧化层时，没有被饱和而悬挂着，就会变成界面陷阱。
- ❑ 界面陷阱的密度受晶体表面的周期性结构收到破坏影响，因此也与晶相有关




图 3-4 Si-SiO₂界面处界面态示意图

△电离陷阱：

器件在制备或使用过程中，可能会受到高能电子束、离子束、X射线、 γ 射线等的轰击或者辐照。这些高能粒子束或者射线可能来自于半导体制备设备本身或者外太空

辐射损伤的主要过程：首先在氧化层中产生电子-空穴对，其一部分会立刻复合，剩余部分在氧化层中电场作用下分离，电子和空穴沿相反方向加速，由于电子的迁移率比空穴大，电子会迅速离开氧化层（纳秒数量级），而空穴由于跃迁一段时间后到达 Si-SiO₂ 界面，它会与来自硅的电子复合或在深能级处被陷住，一旦陷住后，就类似于固定电荷（称之为电离陷阱）。同时，辐射还能增加界面态。

6.2 表面势

MOS 基本结构




图 3-5 一种 MOS 器件芯片的剖面结构示意图


中间绝缘层（ SiO_2 ）
将金属板和半导体两个电极隔开。

- ① 所指的区域是MOS晶体管的核心机构，MOS结构，分别由栅电极、栅氧化层和沟道层构成；
- ② 所指的区域显示了金属互连线、场氧化层以及硅衬底结构

MOS 结构理想状态：（1）绝缘体内无任何电荷且完全不导电，金属与半导体功函数差为零，绝缘体与半导体界面不存在任何界面态。（2）金属栅与衬底半导体间不存在功函数差（能带是平的，也称平带情况）


△功函数定义：指一个位于费米能级 E_F 处的电子由金属或半导体内部逸出到真空中所需要给予它的最小能量。不同的金属，不同的半导体材料，同种半导体掺杂浓度不同功函数均不同。（△功函数差异如何影响的 C-V 特性曲线？）

▲理想 MOS 结构能带图：（注意，记 P 型去推 N 型，P 型更常考）




▲正偏和负偏时的表面能带情况（P 型）

金属电极加负电压为空穴积累；加小正电压为耗尽状态；而正电压进一步增大时，表面电子堆积出现反型层。（P 型半导体）



正偏和负偏时的表面能带情况（N 型）



理想MIS 二极管在 $V \neq 0$ 时的三种能带图。

空间电荷区：实际 MOS 结构就可看作一个平行板电容器，在不加电压情况下，其能带是平的（平带状况），当两端加一定电压后，金属和半导体两个面将被充电，它们所带电荷符号相反，电荷分布也不一样。金属中电荷分布在一个原子层的厚度范围内；而半导体中，由于自由载流子密度要低得多，电荷必定在一定厚度的表面层内分布，这个带电的表面层称空间电荷区。

表面势：空间电荷区表面到内部另一端，电场从最大逐渐减弱到零，其各点电势也要发生变化，这样表面相对体内就产生电势差，并伴随能带弯曲，常称空间电荷区两端的电势差为表面势 ψ_s

表面势能变化图及其分析？

表面积累？

表面耗尽？

表面反型

6.3 MOS 结构的电容—电压特性

理想 MOS 电容应满足的条件：①金属-半导体功函数差为零；②氧化层及界面电荷为零；③界面态为零；④半导体体内电阻为零；⑤氧化层完全不导电。⑥能带应是平的；⑦半导体表面处 $\psi_s=0$ 。

电压分布关系？


氧化层单位面积电容公式？

半导体微分电容公式？

理想 MOS 结构总电容？

▲P 型半导体 MOS 系统电容电压曲线

(PPT 和课本结合着，PPT 上的表述不够准确具体)



(1) 左侧 $V < 0$ ，空穴积累， ψ_s 增加且较大，引入大的 C_s 变化，有大的半导体微积分电容。所以，总电容~绝缘体电容

(2) $V < 0$ ， $|V|$ 降低，足够低时，半导体表面附近的电荷区中的空穴数减少，电荷量随着表面电势变化减慢， C_s 减小，总电容减小。


(3) $V = 0$ ，平带状态 ($\psi_s = 0$) 半导体电容为平带电容 (公式？写一下)

(4) $V > 0$ ，耗尽开始，还没有达到反型，随着外加偏压的增加，耗尽区宽度增加，半导体电容减小，总电容减小。半导体表面耗尽时，耗尽区的电离受主公式为

(5) 反型区： $\psi_s = \psi_B$ 弱反型开始。 $\psi_s = 2\psi_B$ 强反型开始。

由于电容增加依赖于电子(少子)密度对外加交流信号的跟随能力，不同的频率下，将有不同的表现：①低频下，总电容减少到一个极小值再增加；②高频下电容不增加。③深耗尽状态下的电容下降。

不同情况下的电荷分布位置



强反型时, 不同情况下, 电荷增量位置示意图。快速改变偏压


所以, 在反型区, 低频、高频或深耗尽下, $C-V$ 关系分别遵循不同的规律。

分析: (自己看一下 PPT 理解一下)

实际 MOS 的 $C-V$ 特性曲线

(1) 氧化层内正电荷对 $C-V$ 特性的影响


氧化层内正电荷 (Q_{ss}) 的作用, 可以看作在没有外加电压 ($V_G=0$) 时, 相当于施加了一个正电压, 如果要消除它的影响, 则应当在栅上施加一个负电压 ($-V_{FB}$) 来抵消, 使弯曲的能带重新变为平带, 平带时的电容称平带电容, 用 C_{FB} 表示, 如图所示。图中可见, 正电荷总是使 $C-V$ 曲线产生左移影响。



正电荷引起 $C-V$ 曲线移动 (左图 P 型衬底, 右图 N 型衬底)


(2) 金属-半导体功函数的影响

- 真空能级和费米能级之间的能量差称为材料的功函数 (Φ)。不同材料, 具有不同功函数, 因而 MOS 结构的两个电极 (金属、半导体) 就会存在功函数差 (Φ_{MS})。由于铝功函数小于半导体, 不管是 N 型还是 P 型半导体, 功函数差 Φ_{MS} 都是负值; 而一般铝和 N 型半导体的 Φ_{MS} 总比与 P 型半导体的 Φ_{MS} 来得小。 Φ_{MS} 使 C-V 曲线产生左移影响
- 目前更多是用高掺杂的多晶硅 (polysilicon) 来代替铝制作栅极, N^+ 多晶硅效果与铝作用一致, 但实际功函数差略大于铝。 P^+ 多晶硅代替铝, 造成功函数差却是正的, 对于 N 型衬底的作用是极为有利的。



(3) 掺杂浓度、氧化层厚度、温度对 C-V 特性影响

掺杂浓度提高, 耗尽偏置区将大大展宽。曲线上表现为电容下降的耗尽范围从 1V 左右扩展到 2V 以上, 反型区域最小电容值按 (倍/数量级) 增加, 呈底部抬高之势。而无曲线平移, 且积累区电容固定, 各掺杂浓度重叠一致。如图所示为不同 P 型掺杂浓度对 MOS 电容高频 C-V 特性影响。



6.4 MOS 结构的阈值电压

阈值电压: 通常把使半导体表面强反型 ($\Psi_s=2\Psi_F$) 所需加在金属栅极上的电压定义为阈值电压, 又可称开启电压。

实际 MOS 结构的阈值电压（P 型半导体衬底）


在实际 MOS 结构中，由于固定氧化层正电荷（QSS）以及功函数差的作用都是使平带电压偏移，半导体表面能带向下弯曲，而要克服它们的影响，必须在栅上施加一个 V_{FB} 电压（负的），来拉平下弯能带，而使之成为理想 MOS 结构，由此可见，实际 MOS 结构的阈值电压 V_T 比理想 MOS 结构的阈值电压多出一个 V_{FB} 电压值。（核心点：克服固定氧化层以及功函数差的作用）

第7章 MOS 场效应晶体管的基本特性

7.1 MOSFET 的结构、种类和特点

△双极型晶体管（BJT, Bipolar Junction Transistor）：由一个 P-N 结注入非平衡少数载流子，并由另一个 P-N 结收集而工作的。在这类晶体管中，参加导电的不仅有少数载流子，也有多数载流子，故称为双极型晶体管，也称势效应晶体管 PET, Potental Effect Transistor。

△场效应晶体管（FET, Field Effect Transistor）：利用改变垂直于导电沟道的电场强度来控制沟道的导电能力而工作的。在场效应晶体管中，工作电流是由半导体中的多数载流子所运输的，因此也称为单极型晶体管。



△FET 与 BJT 的区别

- 1.FET 为电压控制器件；BJT 为电流控制器件。
- 2.FET 输入阻抗高，实际上不需要输入电流，在模拟开关电路，高输入阻抗放大器和微波放大器中具有广泛的应用。双极型晶体管输入阻抗约为几千欧，而场效应晶体管的输入阻抗可以达到 $10^9 \sim 10^{15}$ 欧；
- 3.FET 为单极器件，没有少子存储效应，适于高频和高速工作。
- 4.在大电流时，FET 具有负的温度系数，随着温度的增加 FET 的电流减小，使整个器件温度分布更加均匀。
5. 制备工艺相对比较简单，适合大规模集成电路。

N 沟 P 沟：由 N 型衬底制成的晶体管，其漏—源区是 P 型的，称为 P 沟 MOS 场效应管；由 P 型材料制成的晶体管，其漏—源区是 N 型的，称为 N 沟 MOS 场效应管。

▲MOSFET 的四种类型（P143 有四种类型的转移特性与输出曲线分析）

（1）P 沟耗尽型：栅压为零时，沟道已存在，加上一个正的栅压可以使 P 型沟道消失。

（2）P 沟增强型：栅压为零时，沟道不存在，加上一个负的栅压才能形成 P 型沟道。

（3）N 沟增强型：栅压为零时，沟道不存在，加上一个正的栅压才能形成 N 型沟道。

（4）N 沟耗尽型：栅压为零时，沟道已存在，加上一个负的栅压才能使 N 型沟道消失。


这里的耗尽型是何意？

耗尽型：MOS 结构的金属栅与半导体衬底之间的功函数不一样，可能会发生当 $V_G=0$ 时，反型层沟道就已经出现的现象

▲MOSFET 基本结构及工作原理（PPT 课本结合着看）

基本工作原理

- 四端器件
- 沟道长度：L
- 沟道宽度：Z
- 氧化层厚度：d
- 结深： r_j ，衬底掺杂 NA
- 以源接触为电压参考点



MOSFET示意图




图 4-26 MOSFET 结构


▲CMOS 反相器的结构和工作原理

CMOS

由成对的互补p沟道和n沟道MOSFET组成。

CMOS反相器

是CMOS逻辑电路中的基本单元。



CMOS反相器

N沟道和p沟道晶体管的栅极连接在一起，作为输入端。

N沟道和p沟道晶体管的漏极连接在一起，作为输出端。

N沟道源极和衬底接地。

p沟道的源极和衬底接电压供应端。

二晶体管均为增强型晶体管。

- (1) $V_{in}=0$ 无输入，对于 NMOS 来说就是栅压等于 0，截止
- (2) $V_{in}=0$ 而 V_{DD} 不为零，相当于在 PMOS 上有一个电压，在栅和源之间，而且是负的，因此 PMOS 源漏是导通的，有电流通过沟道到达输出端，输出端有一个高压信号，也就是说， V_{in} 为 0 时， V_o 为 1（高压信号）， V_o 充电过程
- (3) V_{in} 为高电压 V_o ，NMOS 导通，由于源和基底是接地的，源和漏导通，因此输出端为 0，此时 PMOS 截止，因此 $V_{in}=1$ ， $V_o=0$

7.2 MOSFET 的直流特性

▲**输出特性曲线**：通过 MOSFET 的漏—源电流 I_{DS} 与加在漏—源极间的电压 V_{DS} 之间的关系曲线即为输出特性曲线。




图 4-39 MOSFET 的输出特性

PPT 上的图




图 4-30 MOSFET 的输出特性

课本上的图

(1) 当 V_{DS} 很小时，沟道的压降可以忽略不计，可近似认为栅-沟道间电位处处相等，于是可近似认为沟道厚度也处处相等。这时，反型沟道就像一个线性电阻一样，故 I_D 与 V_{DS} 呈**线性关系**，如图 4-30 中 OA 段所示。

(2) 当 V_{DS} 继续增大时，从 D 流向 S 的电流增大，沟道压降增大，使得从源端到漏端栅与沟道间的电势差逐渐减小，沟道厚度逐渐减小。沟道电阻增大，使 I_D 随 V_{DS} 的增长变慢，输出特性曲线逐渐弯曲，如图 4-30 中 AB 段所示。

(3) 当 V_{DS} 增大到某一定值 V_{DSat} 时，漏端沟道消失，只剩下耗尽层。这种状态称为**漏端沟道被夹断**。漏端沟道夹断后，在漏源导电沟道之间出现了高阻的耗尽区。若继续增大 V_{DS} ，增加的部分几乎全部降落在耗尽区上，未夹断区的压降近似不变，从而使漏源电流 I_D 近似不变，即出现了 I_D 的饱和，如图 4-30 的水平段所示。从源端到漏端漂移的载流子，运动到漏端耗尽区边界时，被耗尽区的强电场扫入漏极，类似于双极型晶体管中集电结耗尽区载流子的输运情形。由于 $V_{DS}=V_{DSat}$ 时，漏源电流开始饱和，称 V_{DSat} 为**漏源饱和电压**。

(4) 沟道夹断以后， V_{DS} 进一步增大，夹断区向源端扩展，使有效导电沟道长度缩短，载流子的漂移距离缩短，漏电流将略增大，这就是输出特性曲线饱和区略上翘的原因。这一现象称为 MOSFET 的**沟道长度调制效应**。

(5) 进一步增大 V_{DS} ，当 V_{DS} 等于某电压值 BV_{DS} 时， I_D 急剧增大，漏端 pn 结发生雪崩击穿。 BV_{DS} 称为 MOSFET 的击穿电压。在 $V_{GS}>V_T$ 的条件下， V_{GS} 越大，反型沟道中的载流子浓度越高，对应的漏源电流 I_D 越大。选用不同的 V_{GS} ，就可以得到一簇输出特性曲线。

上一页的描述是课本上的，复习时注意课本和 PPT 对照着看，精简一下语言，用自己的话默写几遍。

注意里面出现的几个重要概念：

饱和工作区：

沟道长度调变效应：

雪崩击穿区：

MOSFET 四种类型的输出特性及转移曲线





图 4-37 MOSFET 的四种类型

7.3 结型场效应晶体管

JFET 结构、工作原理、输出特性

用至少一个反偏的p-n结的耗尽区去调制电流流过的截面积。
电流中只包含一种载流子。

工作原理



n沟JFET示意图

沟道常常由两个栅包围：上栅极和下栅极，相连。

当漏极相对源极正偏时，
电子从源流向漏。

源→产生载流子
漏→吸收载流子


JFET结构参数：

沟道：长 L ，宽 Z ，深 $2a$

栅极与沟道形成整流结，并
通过改变耗尽层的宽度来
控制沟道的有效通道。

7.4 金属-半导体场效应晶体管 MESFET

MESFET 结构及工作原理:



MESFET示意图

与JFET结构类似，源，栅，漏。

栅结是金属-半导体接触形成的肖特基势垒结。

通常用III-V族化合物，如GaAs来制备，电子迁移率高，串联电阻小，电子饱和速度大，截止频率高。

通过控制栅源电压，可改变肖特基势垒区的厚度，实现对沟道电阻和漏极电流的调控。