

电路与电子学实验组 合数字电路实验

组合数字电路实验

一、实验目的:


1. 掌握TTL与非门工作原理, 逻辑功能
2. 掌握与非门实现一些较为复杂的逻辑电路的方法
3. 掌握中规模集成38译码器74LS138的逻辑功能, 使用方法.

二、实验设备与平台.


仪器: DP832 直流稳压电源 Agilent U1241B 数字万用表.

平台: THD5T-10 电子技术实验装置.


芯片: 74LS00 74LS20. 74LS138.



74LS00



74LS20



74LS138,

三、实验过程

1. 基本任务

1.1. 测量与非门功能。

1. 输入信号高低电平由十位二进制电平输出模块的数据开关给出。
2. 利用十位二进制电平显示模块的电平指示灯观察输出信号的高低电平。
3. 按图连接电路，改变输入，观测输出，给出真值表。

A	B	P
---	---	---


1.2. 利用与非门 74LS00 设计门电路。绘电路原理图及真值表

1. 与门




A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1

2. 或门



A	B	Y
0	0	0
0	1	1
1	0	1
1	1	1

3. 异或




A	B	Y
0	0	0
1	0	1
0	1	1
1	1	0

1.3. 利用 74LS00 与 74LS20 设计四人表决

A 同意 +2, B, C, D 同意各 +1. 总分 ≥ 3 时通过. 即 $P=1$.


$$P = AB + AC + AD + BCD = \overline{AB} \cdot \overline{AC} \cdot \overline{AD} \cdot \overline{BCD}$$



A	B	C	D	Y.
1	1	1	1	1
0	1	1	1	1
01	0	1	1	1
1	1	0	1	1
1	1	1	0	1
0	0	1	1	0
0	1	0	1	0
0	01	1	0	0
1	0	0	1	1
1	0	1	0	1
1	01	0	0	1
0	0	0	1	0
0	0	1	0	0
0	1	0	0	0
1	0	0	0	0
0	0	0	0	0

147. 74LS138 测试.


如图连接电路, 实现三位二进制数的十进制转换。



片选端.	<u>译码地址</u>	<u>译码输出</u>
------	-------------	-------------

[illegible]

15). 利用 74LS138 制作控制电路.



$$Y = \overline{A}BC + A\overline{B}C + A\overline{B}\overline{C} + ABC$$

$$= \overline{m_1} \cdot \overline{m_2} \cdot \overline{m_4} \cdot \overline{m_7}$$

A	B	C	D	Y
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	1	0	0	1
1	0	1	1	0


A	B	C	Y
1	1	1	1
0	1	1	0
1	0	1	0
1	1	0	0
1	0	0	1
0	1	0	1
0	0	1	1
0	0	0	0

四. 结论:

1. 完成利用 74LS00, 74LS20 中与非门进行逻辑电路设计与相应应用电路, 如带有权值的表决电路
2. 熟练使用 74LS138 芯片进行转换, 进而设计发尔电路.


组合数字电路实验原始数据记录

1. (11). $A B Y$




$$P = AB + AC + AD + BCD$$

$$= \overline{AB} \cdot \overline{AC} \cdot \overline{AD} \cdot \overline{BCD}$$




A	B	Y
1	1	1
1	0	0
0	1	0
0	0	0


(14). $H X X X X$



A	B	Y
1	1	1
1	0	1
0	1	1
0	0	0



A	B	Y
1	1	0



A B C P

13).

Y.

教师签字:

原始数据与实验报告不允

1

0

0

0

0

0

0

P =

$$= \overline{m_1} \cdot \overline{m_2} \cdot \overline{m_4} \cdot \overline{m_7}$$