

哈尔滨工业大学 2025–2026 学年春季学期 计算机组成原理期末（回忆版）

涉及班级：拔尖班（考察）、数学计算机（考试）、计算机与电子通信（考试），永坦班的“计算机组成原理与嵌入式系统”课程是另出题的

免责声明：本试题为回忆版，无任何违规问题，若侵权联系本人删除。

选择题一共 15 题，内容考察的比较杂也比较细，忘记了几道题目，不会太影响复习，大题的具体考点是齐的，内容上没有题目细节，但是想必复习结束的同学可以知道每一道大题在考察什么内容的。

1. 选择题

一. 主存、CPU 和 I/O 之间是通过什么总线连接的？

- A. 通信总线
- B. 系统总线
- C. 片内总线
- D. 外部总线

二. 中断的状态是什么，发生在什么时候

- A. 0，什么玩意后面
- B. 0，什么玩意后面
- C. 1，间址周期后面
- D. 1，执行周期后面

三. 忘了，好像是个主存缓存什么乱七八糟的

四. 下列说法错误的是

- A. SRAM 用于 Cache
- B. DRAM 用于主存
- C.
- D. 主存能直接读辅存

五. 1234567H 让写缓存的 tag 位? offset 应该是 4, 什么形式给出来的这个信息忘记了

六. (7?) 哪种 io 和主机传递信息的方式利用了周期窃取?

- A. 程序查询
- B. 程序中断
- C. DMA
- D. ?

七. 页表是用来干什么的?

- A. 管理更大空间
- B. 减少主存访问不命中率
- C. ?
- D. 转换 VA 到 PA

八. 单地址指令执行加法, 应该是问的一个是后面那个地址, 另外一个地址从哪里来, 怎么寻址

- A. 实话说忘的差不多了, 反正选项里应该是有隐含寻址和基址寻址

九. (应该是 11) 数据 cache 和指令 cache 区分出来的意义?

- A. 减少不命中率
- B. ?
- C. ?
- D. 保证流水线顺畅?

十. ieee754 单精度浮点数的阶码数是多少?

- A. 1
- B. 8
- C. 23
- D. 32

十一. TLB, 页表和缓存命中关系

十二. 一个算数和逻辑移位的题

2. 简答题

十三. 某 32 位同步总线时钟频率为 400MHz，每个总线时钟周期可以传输一个机器字。

(a) 求总线的带宽是多少？

(b) 为优化总线性能，将总线宽度增加到 64 位，并采用了 QDR 技术（一个总线时钟周期可以传输 4 次），则总线的带宽是多少？提升了多少倍？

（答案：1.6 GB/s；12.8 GB/s）

十四. 简述直接映射、组相联映射、全相联映射的异同，并且简述主存-缓存结构的作用

十五. 1MB 的主存，MAR 和 MDR 在按字寻址的条件下和按字节寻址的条件下都被分配多少位（32 位的机器）

十六. 进行补码加减运算，并判断是否溢出。应该是 $M=-1101$ ， $N=0110$ 知识点：补码表示，双符号位法或最高进位异或法判断溢出。

十七. (a) 给了个屏蔽的表格，然后给定硬件触发顺序 ABCD，最终结果应该是 BDAC？

(b) 画出 CPU 程序轨迹（主程序与中断服务程序的切换过程）。

知识点：中断响应三原则（优先级、屏蔽、嵌套），CPU 程序轨迹图，中断隐指令。

3. 计算题

十八. 使用 Booth 算法计算补码一位乘

4. 数据通路

十九. 给出以下指令，分析其在数据通路中的执行流程：

- ADD R0, R1
- ADD (R1), R0

知识点：寄存器寻址与寄存器间接寻址的数据通路差异，微操作序列，各节拍控制信号。（挺麻烦的一个，主要考的应该是那三大原则，给了时钟信号，第一个是 C1 到 C3，第二个 C1 到 C6）

5. 设计题

二十. 需画出直接映射、组相联映射、全相联映射三种方式下的主存地址划分格式。

- (a) 设计 Cache 的格式（给出各字段位数及含义）。
- (b) 分别画出直接映射、组相联映射、全相联映射的主存地址格式。（分了三问）
- (c) 若按字节寻址，重新画出地址格式。

二十一. 给定芯片：1K×8 位 ROM、4K×1 位 ROM、2K×8 位 ROM，以及若干 RAM 芯片（规格遗忘）。要求设计：

- 4K 的系统程序区
- 2K 的用户程序区

画出 CPU 与存储芯片的连接图（地址线、数据线、片选逻辑）。

知识点：存储器扩展（位扩展、字扩展、字位同时扩展），片选译码逻辑，地址分配。