

主讲: 叶剑

电话: 13728639620

Email: yejian@hit.edu.cn

第十四讲: I2C串行同步通信

- 1、I²C概述
- 2、F28335的I²C模块
- 3、寄存器

1.1 I²C基本概念


- I²C (Inter-Integrated Circuit) 是一种串行通讯总线,使用多主从架构,由飞利浦公司在1980年代为了让主板、嵌入式系统或手机用以连接低速周边装置而发展出来。
- I²C的正确读法为"I-squared-C", 国内多以"I方C"称之。
- 它是同步通信的一种特殊形式,具有接口线少,控制方式简单, 器件封装形式小,通信速率较高等优点。

1.1 I²C基本概念

● 目前常见的应用诸如为了保存使用者的设定而存取NVRAM芯片、存取低速的数模转换数据(DAC)、存取低速的模数转换数据(ADC)、改变监视器的对比度、色调及色彩平衡设定(视讯资料通道)、改变音量大小、取得硬件监视及诊断资料,例如中央处理器的温度及风扇转速读取实时的时钟、在系统设备中用来开启或关闭电源供应。


1.1 I²C基本概念

- 下图所示为多个I²C模块连接在总线上实现多个器件之间的双路 数据传输。
- I²C总线通过上拉电阻接正电源。当总线空闲时,两根线均为高电平。连到总线上的任一器件输出的低电平,都将使总线的信号变低,即各器件的SDA及SCL都是线"与"关系。




1.2 I²C总线的主机与从机

- 每个接到I²C总线上的器件都有唯一的地址。
- 主机与其它器件间的数据传送可以是由主机发送数据到其它器件,这时主机即为发送器。由总线上接收数据的器件则为接收器。




1.2 I²C总线的主机与从机

● 主机不一定是发送器,主机主要特征是初始化发送、产生时钟 信号和终止发送的器件,它可以是发送器也可以是接收器,通 常微处理器在系统中作为主机。被主机寻址的器件即为从机, 同样它也可以是发送器或接收器。




1.2 I²C总线的主机与从机

● 在多主机系统中,可能同时有几个主机企图启动总线传送数据。 为了避免混乱,I²C总线要通过总线仲裁,以决定由哪一台主机 控制总线。




1.3 I²C数据位的有效性规定

● I²C总线进行数据传送时,时钟信号为高电平时,数据线上的数据必须保持稳定,只有在时钟线上的信号为低电平时,数据线上的高电平或低电平状态才允许变化。




1.4 I²C的起始与停止

● I²C总线中唯一违反上述数据有效性的是被定义为起始(S)和停止(P)条件。SCL线为高电平时,SDA线由高电平向低电平的变化表示起始信号;SCL线为高电平期间,SDA线由低电平向高电平的变化表示终止信号。




1.4 I²C的起始与停止


- 起始和终止信号都是由主机发出的。
- 在起始信号产生后,总线就处于被占用的状态。
- 在终止信号产生后,总线就处于空闲状态。



● 接收器件收到一个完整的数据字节后,有可能需要完成一些其它工作,如处理内部中断服务等,可能无法立刻接收下一个字节,这时接收器件可以将SCL线拉成低电平,从而使发送器处于等待状态。直到接收器件准备好接收下一个字节时,再释放SCL线使之为高电平,从而使数据传送可以继续进行。




- (1) 字节传送与应答
- I²C支持传输1~8位长度。数据传送时,先传送最高位(MSB),每一个被传送的字节后面都必须跟随一位应答位。




(1) 字节传送与应答

● 由于某种原因从机不对主机寻址信号应答时(如从机正在进行 实时性的处理工作而无法接收总线上的数据),它必须将数据 线置于高电平,而由主机产生一个终止信号以结束总线的数据 传送。




(1) 字节传送与应答

如果从机对主机进行了应答,但在数据传送一段时间后无法继续接收更多的数据时,从机可以通过对无法接收的第一个数据字节的"非应答"通知主机,主机则应发出终止信号以结束数据的继续传送。




(1) 字节传送与应答

● 当主机接收数据时,它收到最后一个数据字节后,必须向从机 发出一个结束传送的信号。这个信号是由对从机的"非应答" 来实现的。然后,从机释放SDA线,以允许主机产生终止信号。




(2) 数据帧格式

- I²C总线上传送的数据信号是广义的,既包括地址信号,又包括真正的数据信号。在起始信号后必须传送一个从机的地址(7位);第8位是数据的传送方向位(R/W):用"0"表示主机发送数据(T),用"1"表示主机接收数据(R)。
- n is a number from 1 to 8 determined by the bit count (BC) field of I2CMDR.




7 bits of slave address

- (2) 数据帧格式
- 7-Bit Addressing Format



7 bits of slave address

• 10-Bit Addressing Format



(2) 数据帧格式

• I²C Slave Address Register (I2CSAR)

The I^2C slave address register (I2CSAR) is a register for storing the next slave address that will be transmitted by the I^2C module when it is a master.

| 15 | | 10 | 9 | | 0 |
|----|----------|----|---|----------|---|
| | Reserved | | | SAR | |
| | R-0 | | | R/W-3FFh | |

LEGEND: R/W = Read/Write; R = Read only; -n = value after reset

| Bit | Field | Value | Description |
|-------|---|-----------|---|
| 15-10 | Reserved | | These reserved bit locations are always read as zeros. A value written to this field has no effect. |
| 9-0 | SAR | | In 7-bit addressing mode (XA = 0 in I2CMDR): |
| | | 00h-7Fh | Bits 6-0 provide the 7-bit slave address that the I2C module transmits when it is in the master-transmitter mode. Write 0s to bits 9-7. |
| | In 10-bit addressing mode (XA = 1 in I2CMDR): | | In 10-bit addressing mode (XA = 1 in I2CMDR): |
| | | 000h-3FFh | Bits 9-0 provide the 10-bit slave address that the I2C module transmits when it is in the master-transmitter mode. |

(2) 数据帧格式

• I²C Own Address Register (I2COAR)

The I^2C module uses this register to specify its own slave address, which distinguishes it from other slaves connected to the I2C-bus.

| | 15 10 | 9 | 0 |
|---|----------|-------|---|
| Ī | Reserved | OAR | |
| | R-0 | R/W-0 |) |

LEGEND: R/W = Read/Write; R = Read only; -n = value after reset

| Bit | Field | Value | Description |
|-------|----------|-----------|---|
| 15-10 | Reserved | | These reserved bit locations are always read as zeros. A value written to this field has no effect. |
| 9-0 | OAR | | In 7-bit addressing mode (XA = 0 in I2CMDR): |
| | | 00h-7Fh | Bits 6-0 provide the 7-bit slave address of the I2C module. Write 0s to bits 9-7. |
| | | | In 10-bit addressing mode (XA = 1 in I2CMDR): |
| | | 000h-3FFh | Bits 9-0 provide the 10-bit slave address of the I2C module. |

(2) 数据帧格式

每次数据传送总是由主机产生的终止信号结束。但是,若主机 希望继续占用总线进行新的数据传送,则可以不产生终止信号, 马上再次发出起始信号对另一从机进行寻址。

| 1 | 7 | 1 | 1 | <u></u> n → | 1 | <u></u> n → | 1 | 1 |
|---|--------|-----|-----|-------------|-----|-------------|-----|---|
| S | XXXXXX | R/W | ACK | Data | ACK | Data | ACK | Р |

7 bits of slave address

(2) 数据帧格式

在总线的一次数据传送过程中,可以有以下几种组合方式:

- 有阴影部分表示数据由主机向从机传送,无阴影部分则表示数据由从机向主机传送。A表示应答,Ā表示非应答。S表示起始信号,P表示终止信号。
- 主机向从机发送数据,数据传送方向在整个传送过程中不变, 如图。

S。 从机地址。 O。 A。 数据。 A。 数据。 A/A。 P。

(2) 数据帧格式

在总线的一次数据传送过程中,可以有以下几种组合方式:

● 主机在第一个字节(寻址字节)后,立即由从机读数据,如图。 在从机产生响应时,主机从发送变成接收,从机从接收变成发 送。之后,数据由从机发送,主机接收,每个应答由主机产生, 时钟信号仍由主机产生。若主机要终止本次传输,则发送一个 非应答信号(Ā),接着主机产生停止条件。

(2) 数据帧格式


在总线的一次数据传送过程中,可以有以下几种组合方式:

● 在传送过程中,当需要改变传送方向时,起始信号和从机地址 都被重复产生一次,但两次读/写方向位正好反相,如图。


S_e 从机地址。 O_e A_e 数据。 A_e A_e 从机地址 I_e A_e 数据。 T_{Ae} P_e

● 在多主的通信系统中。总线上有多个节点,它们都有自己的寻址地址,可以作为从节点被别的节点访问,同时它们都可以作为主节点向其它的节点发送控制字节和传送数据。但是如果有两个或两个以上的节点都向总线上发送启动信号并开始传送数据,这样就形成了冲突。要解决这种冲突,就要进行仲裁的判决,这就是I²C总线上的仲裁。


- I²C总线上的仲裁分两部分: SCL线的同步和SDA线的仲裁。
- SCL线的同步(时钟同步): SCL同步是由于总线具有线"与"的逻辑功能,即只要有一个节点发送低电平时,总线上就表现为低电平。当所有的节点都发送高电平时,总线才能表现为高电平。



- SDA线的仲裁也是建立在总线具有线"与"逻辑功能的原理上的。
- 如果同时有两个或更多主发送器试图在同一时刻、同一总线上 发送数据,则需启动仲裁程序。仲裁机制将使用各竞争发送器 数据线(SDA)上出现的数据进行仲裁。



● 第一个主发送器将SDA线置高时(被视为释放SDA),数据线就会被另一个置SDA为低的主发送器所控制。仲裁机制总是将优先权给那些发送的数据在二进制形式中值最小的设备。因此,当两个或更多的设备发送相同的首字节,仲裁机制会继续根据随后的字节进行仲裁。



第十四讲: I2C串行同步通信

- 1、I²C概述
- 2、F28335的I²C模块
- 3、寄存器


2.1 I²C总线传输方式

- F28335的I2C总线有两个主要的传输方式。
- 标准模式:发送n个数据,n指的是I²C模块寄存器设置的传输数据 个数。
- 重复模式:一直发送数据直到软件强制产生一个停止(STOP)信号或者一个新的启动(START)信号。

2.2 I²C总线的主要模块


- 一个串行接口:一个数据引脚(SDA)和一个时钟引脚(SCL)
- 数据寄存器和FIFO: 用以暂时保存SDA引脚和CPU之间接收或发送的传输数据
- 控制和状态寄存器
- 外设总线接口:用以使CPU访问I2C模块寄存器和FIFO
- 时钟同步器:用以完成来自DSP时钟发生器的I²C输入时钟和SCL引脚的时钟同步,在不同时钟频率下实现与主设备的同步数据传输
- 分频预定标:将输入时钟分频产生I²C模块时钟
- 噪声滤波器:对SDA和SCL引脚上的信号进行滤波
- 仲裁模块:用于完成I²C模块(作为主模块)与其他模块之间的仲裁处理
- 中断产生逻辑:用以向CPU发送中断信号
- FIF0中断产生逻辑:可以使FIF0访问与I²C模块的数据接收和数据 传输同步。

2.2 I²C总线的主要模块




2.3 I²C时钟产生

- I²C输入时钟与CPU时钟相等,并在I²C模块内2次分频产生模块时钟和主时钟。
- 注意: 为符合所有I²C模块的事件标准,模块时钟必须配置在 7~12MHz范围内。




2.4 I²C的中断

● 除了7个基本I²C中断之外,每个发送FIF0与接收FIF0都能够产生一个中断。



2.4 I²C的中断

● 除了7个基本I²C中断之外,每个发送FIF0与接收FIF0都能够产生 一个中断。



第十四讲: I2C串行同步通信

- 1、I²C概述
- 2、F28335的I²C模块
- 3、寄存器

