

哈尔滨工业大学（深圳）

2025 年春《计算机组成原理》期末考试试题

题目来源：23 级同学回忆 排版：Chi. Ya.

由于回忆版试题内容仍有较多缺失，本人补充了一些问题。

一、选择题（共 20 分，每题 2 分）

1. 下列关于冯·诺依曼结构的叙述中，错误的是 _____
 - A. 程序的功能由中央处理器执行指令实现
 - B. 数据都在指令中给出
 - C. 指令和数据都以二进制形式表示
 - D. 执行前，指令和数据都必须先放在存储器中

2. 在以下编码中，+0 和 -0 的编码相同的是 _____
 - I. 原码 II. 反码 III. 补码 IV. 移码

A. I, II B. II, III C. III, IV D. I, IV

3. `auipc rd, imm` 指令的含义是 _____
 - A. 向给定寄存器中载入给定的立即数
 - B. 向给定寄存器中载入当前程序计数器与给定立即数的和
 - C. 跳转到给定的立即数地址并将当前程序计数器的值写入给定寄存器
 - D. 以上说法都不正确

4. 异步通信的特点是什么？ _____
 - A. 采用统一时钟，不采用握手
 - B. 不采用统一时钟，不采用握手
 - C. 不采用统一时钟，采用握手
 - D. 采用统一时钟，采用握手

5. DMA 执行过程中，并行性体现在 _____
 - A. 多个外设可以并行地通过 DMA 传送数据工作
 - B. 数据传送和程序可以并行工作
 - C. 主存储器和 CPU 可以并行工作
 - D. 主存储器和外设可以并行工作

6. 对数字 BAH, 算术右移一位, 算术左移一位, 逻辑右移一位, 得到的结果分别是 _____
A. DDH, 74H, 5DH
B. 5DH, 75H, F5H
C. DDH, 75H, F4H
D. 5DH, 74H, DDH
7. CPU 不能直接访问的是 _____
A. 寄存器 B. 硬盘 C. 主存 D. Cache
8. 下列过程不会在中断时发生的包括 _____
I. 保护现场 II. 指令入栈 III. DMA IV. 恢复现场 V. 关中断
A. II, III, IV B. II, III, V C. III, V D. 只有 III
9. 4 个中断源 1,2,3,4, 原优先级顺序为 1-2-3-4, 现在改为: 1 的屏蔽字 1111, 2 的屏蔽字 0111, 3 的屏蔽字 0010, 4 的屏蔽字 0011, 优先级从高到低的顺序是 _____
A. 1-3-2-4 B. 1-2-3-4 C. 1-2-4-3 D. 3-4-2-1
10. 在 DMA 周期窃取中, 窃取的是 _____ 周期?
A. 存取 B. 指令 C. CPU D. 总线

二、填空题 (共 10 分, 每空 2 分)

1. 16 位浮点数要表示 $-6 \times 10^4 \sim +6 \times 10^4$ 的数, 在保证精度最高的条件下, 除了一位阶符, 阶码应取 _____ 位; 除了一位数符, 尾数应取 _____ 位。
2. -320 用 IEEE-754 的单精度表示, 其十六进制表示为 _____。
3. 已知原比特数据 1100, 根据配偶原则, 其汉明码是 _____。
4. 主存 32 MB, Cache 16 KB, Cache 的一个块有 8 个字, 一个字 32 位。现已知缓存采用八路组相联映射, 问 ABCDEFH 映射到 Cache 中第 _____ 组。

三、简答题（共 30 分）

1. A、B、C、D 四类指令占比分别为 40%, 20%, 15%, 25%, CPI 分别为 1, 2, 2, 2, CPU 的主频为 500 MHz。现优化部分代码, 使 A 类指令的数量变为原来的一半, 其他指令数量不变。(计算结果保留两位小数)

(1) 计算优化前后 CPI。

(2) 若优化前指令总数为 10^9 , 计算优化前后执行时间 (单位: 秒)。

2. RISC 精简指令集架构指令数量少, 因此 CISC 的一条指令的同等功能往往由多条 RISC 指令实现, 那为什么 RISC 总体上还能比 CISC 运行更快?

3. 简述 DMA 方式和程序中断方式的区别, 至少回答出三个方面。

4. 现要求系统程序区 4 KB，用户程序区 8 KB。有 ROM 芯片（2 K×4 位，4 K×4 位，1 K×8 位）和 RAM 芯片（2 K×4 位，4 K×4 位，8 K×4 位）。

(1) 给出可行的组合方案总数：_____

(2) 任选一种可行方案，说明哪些芯片做了位扩展，哪些做了字扩展。

四、计算题（共 10 分）

设 $X = -\frac{5}{256}$, $Y = -\frac{59}{1024}$ ，使用浮点数补码计算 $X - Y$ ，阶符取 2 位，阶码取 3 位，尾数取 9 位（忽略对阶及尾数舍入）。求结果的二进制表示。

五、程序分析题（共 30 分）

1. 阅读以下 RISC-V 汇编程序，并回答下列问题（共 8 分）：

```
.data
arr:      .word 1,2,3,4,5

.text
.globl _start
_start:
    li    x5, 5
    li    x6, 0
    la    x8, arr
    li    x7, 0

loop:
    beq    x5, x0, end
    lw     x9, 0(x8)
    add    x7, x7, x9
    addi   x8, x8, 4
    addi   x5, x5, -1
    bnez   x5, loop

end:
    nop
```

(1) 执行完毕后，寄存器 x7 的值是：_____。（2 分）

(2) 将伪指令 `bnez x5, loop` 改写为等效的真实指令：_____。bnez 的含义为不等于 0 则跳转。（2 分）

(3) _____
(4 分)

2. 阅读以下 RISC-V 汇编代码，并回答下列问题（共 6 分）：

```
loop:
    beq  x10, x0, exit_loop
    addi x10, x10, -1
    addi x11, x11, 1
    j    loop
exit_loop:
```

(1) 若 $x10$ 的初值为 _____， $x11$ 的初值为 _____，执行结束后， $x11$ 的值为 _____。（3 分）

(2) 若 $x10$ 的初值为 N ，则该代码片段共执行了 _____ 条指令。（3 分）

3. 基于经典五级流水线 RISC-V 处理器执行以下指令序列时，分析在第三个时钟周期各阶段的执行情况。初始 $PC = 36$ 。指令前是十进制指令地址。已加载指令：

```
36:  sub    x10, x10, x8
40:  beq    x1,  x3,  label
44:  jal    x1,  label
48:  addi   x5,  x0,  10
52:  sw     x5,  0(x2)
56:  lw     x6,  0(x2)
60:  add    x7,  x6,  x5
64:  beq    x7,  x5,  label
68:  addi   x7,  x7,  -1
72:  label:
    ...
```

在第三时钟周期：

(1) IF 阶段执行 x 指令：_____；ID 阶段执行指令：_____；EX 阶段执行指令：_____。

(2) IF 阶段 IM 的输出（十六进制）：_____。

(3) 立即数生成器输出：_____。

(4) 加法器输出：_____。

(5) 若 $R[x10]=10$, $R[x8]=8$, 则 ALU 的两个输入分别为 _____、_____, 输出为 _____。