

# 计算机组成原理

第十六讲

哈尔滨工业大学

2022/11/9


#### 第5章 输入输出系统

- 5.1 概述
- 5.2 外部设备
- 5.3 I/O接口
- 5.4 程序查询方式
- 5.5 程序中断方式
- 5.6 DMA方式

#### 5.5 程序中断方式

- •一、中断的概念
- •二、中断的产生
- •三、程序中断方式的接口电路
  - 1. 配置中断请求触发器和中断屏蔽触发器
  - 2.中断优先级排队器
  - 3.中断向量地址形成部件
  - 4. 程序中断方式接口电路的基本组成
- ·四、I/O中断处理过程
- 五、中断服务程序流程


## 5.5 程序中断方式



#### 二、I/O 中断的产生

5.5

#### 以打印机为例 CPU 与打印机并行工作



#### 复习: 处理器中的中断处理机制

异常(中断)发生时,处理器必须做以下基本处理(执行中断隐指令以响应中断):

①保护断点和程序状态:

将返回原程序执行的断点和程序状态保存到堆栈或特殊寄存器中

PC=>堆栈或 EPC PSWR=>堆栈或 EPSWR

(注: PSW (Program Status Word): 程序状态字

PSWR (PSW寄存器):用于存放程序状态。如,X86的FLAGS)

② 识别异常事件,并转到具体的异常处理程序执行

有两种不同的方式:软件识别和硬件识别(向量中断方式)

- (1) 软件识别(MIPS采用):设置一个异常状态寄存器(MIPS中为Cause寄存器),用于记录异常原因。操作系统使用一个统一的异常处理程序(MIPS的入口为0x8000 0180),该程序按优先级顺序查询异常状态寄存器,识别出异常事件。
- (2) 硬件识别(向量中断)(80x86采用):用专门的硬件查询电路按优先级顺序识别异常,得到一个"中断类型号",根据此号到中断向量表中读取对应的中断服务程序的入口地址。

除上述2个任务外,还有一个首要任务!是什么?


关中断(禁止中断)!即:将中断允许(触发器)标志清0。

### 三、程序中断方式的接口电路

5.5

1. 配置中断请求触发器和中断屏蔽触发器

中断请求



**INTR** 

中断请求触发器

INTR = 1 有请求

MASK 中断屏蔽触发器


MASK = 1 被屏蔽

D 完成触发器

#### 2. 排队器

5.5

排队 {硬件 在 CPU 内或在接口电路中(链式排队器) 软件 详见第八章




设备 1#、2#、3#、4# 优先级按 降序排列

$$INTR_i = 1$$
 有请求 即  $INTR_i = 0$ 

#### 2. 排队器

5.5

排队 {硬件 在 CPU 内或在接口电路中(链式排队器) 软件 详见第八章




## 3. 中断向量地址形成部件

5.5

入口地址 { 由软件产生 详见第八章 硬件向量法 由硬件产生


由硬件产生向量地址

再由 向量地址 找到 入口地址



#### 8086/8088的中断向量表


中断向量表,也称中断入口地址表(或异常表),位于0000H~03FFH。
共256组,每组占四个字节 CS:IP。向量地址=中断类型号x4



- 中断向量表(异常表)中每一项是对应异常处理程序的入口地址,被 称为中断向量(Interrupt Vector)
- 有了中断类型号,就可得到中断向量,从而转到中断服务程序执行。但是,中断类型号怎么得到呢?

#### 4. 程序中断方式接口电路的基本组成

5.5



#### 四、I/O 中断处理过程

5.5

- 1. CPU 响应中断的条件和时间
  - (1)条件

允许中断触发器 EINT = 1

用 开中断 指令将 EINT 置 "1"

用 关中断 指令将 EINT 置"0" 或硬件 自动复位

(2) 时间

当 D = 1 (随机) 且 MASK = 0 时

在每条指令执行阶段的结束前

CPU 发 中断查询信号(将 INTR 置"1")

#### 2. I/O 中断处理过程 5.5 以输入为例 向量地址 设备编码器 至低一级 中断响应 的排队器 **INTA** 排队器 **(6)** 中断请求 来自高一级 INTR $\mathbf{MASK}^{\mathbf{Q}}$ 的排队器 **(5)** 中断查询 & 2 启动设备 命令译码 B D 启动命令 4 & 设备工作 **SEL** 结束 地址线 设备选择电路 ③ 输入数据 数据线。22/41/9 **DBR**

## 五、中断服务程序流程

5.5

- 1. 中断服务程序的流程
  - (1) 保护现场

{程序断点的保护 中断隐指令完成 寄存器内容的保护 进栈指令

(2) 中断服务

对不同的 I/O 设备具有不同内容的设备服务

(3) 恢复现场

出栈指令

(4) 中断返回

中断返回指令

2. 单重中断和多重中断

单重 中断 不允许中断 现行的 中断服务程序 多重 中断 允许级别更高 的中断源 中断 现行的 中断服务程序

2022/11/9

3. 单重中断和多重中断的服务程序流程 5.5 单重 取指令 多重 取指令 执行指令 执行指令 否 中断否? 中断否? 是 中 是 中 断隐指令 中断响应 中断响应 断隐指令 中断周期 中断周期 程序断点进栈 程序断点进栈 关中断 关中断 向量地址→PC 向量地址  $\rightarrow$  PC 保护现场 保护现场 中断服务程序 中断服务程序 开中断 设备服务 设备服务 恢复现场 恢复现场 开中断 中断返回 中断返回


16

2022/11/9

5.6


- 8259A是可编程中断控制器
- 8259A的功能
  - 包含中断请求锁存、中断 屏蔽、优先级排队、中断 优先权编码器等电路
  - 既可支持程序查询式中断,又可支持向量式中断
  - 支持8级中断,通过多片级联最多可构成64级中断
  - 各种中断功能可通过编程 设定或更改

芯片有8个数据引脚,中断 类型号最大范围为0-63,即 最多可支持64级中断。




#### 中断控制器的基本结构(如:8259A)

以: 8259A) 5.6




#### 程序中断接口芯片 8259A 的内部结构


5.6



2022/11/9



# 主程序和服务程序抢占 CPU 示意图 5.6




宏观上 CPU 和 I/O 并行 工作 微观上 CPU 中断现行程序 为 I/O 服务

#### 查询方式和中断方式的比较

• 举例:假定某机控制一台设备输出一批数据。数据由主机输出到接口的数据缓冲器OBR,需要1μs。再由OBR输出到设备,需要1ms。设一条指令的执行时间为1μs(包括隐指令)。试计算采用程序传送方式和中断传送方式的数据传输速度和对主机的占用率。

问题: CPU如何把数据送到OBR, I/O接口如何把OBR中的数据送到设备?

CPU执行I/O指令来将数据送OBR;而I/O接口则是自动把数据送到设备。



#### 对主机占用率:

在进行I/O操作过程中,处理器有多少时间花费在输入/出操作上。

数据传送速度(吞吐量、I/O带宽):

单位时间内传送的数据量。

假定每个数据的传送都要重新 启动!即是字符型设备

#### 查询方式和中断方式的比较

(1) 程序直接控制传送方式


若查询程序有10条,第5条为启动设备的指令,则:数据传输率为: 1/(1000+5) μs,约为每秒995个数据。主机占用率=100%

#### (2) 中断传送方式

若中断服务程序有30条,在第20条启动设备,则:

数据传输率为: 1/(1000+1+20)μs,约为 每秒979个数据。

主机占用率为: (1+30)/(1000+1+20)=3%



#### 为什么中断服务程序比查询程序长?

因为中断服务程序有额外开销,如:保存现场、保存旧屏蔽字、 开中断、(查询中断源)等