计算机组成原理

第十三讲

刘松波

哈工大计算学部 模式识别与智能系统研究中心


第5章 输入输出系统

- 5.1 概述
- 5.2 外部设备
- 5.3 I/O接口
- 5.4 程序查询方式
- 5.5 程序中断方式
- 5.6 DMA方式

5.5 程序中断方式

- •一、中断的概念
- •二、中断的产生
- •三、程序中断方式的接口电路
 - 1. 配置中断请求触发器和中断屏蔽触发器
 - 2.中断优先级排队器
 - 3.中断向量地址形成部件
 - 4. 程序中断方式接口电路的基本组成
- ·四、I/O中断处理过程
- 五、中断服务程序流程


5.5 程序中断方式



二、I/O 中断的产生

5.5

以打印机为例 CPU 与打印机并行工作




程序中断方式的接口电路

5.5

1. 配置中断请求触发器和中断屏蔽触发器

中断请求



INTR

中断请求触发器

INTR = 1 有请求

MASK 中断屏蔽触发器


MASK=1 被屏蔽

D 完成触发器

2. 排队器

5.5

排队 {硬件 在 CPU 内或在接口电路中(链式排队器) 软件 详见第八章




设备 1#、2#、3#、4# 优先级按 降序排列

 $INTR_i = 1$ 有请求 即 $\overline{INTR}_i = 0$

2. 排队器

5.5

排队 {硬件 在 CPU 内或在接口电路中 (链式排队器) 软件 详见第八章



3. 中断向量地址形成部件


5.5

入口地址 { 由软件产生 硬件向量法

详见第八章

由硬件产生向量地址

再由 向量地址 找到 入口地址



4. 程序中断方式接口电路的基本组成 5.5 向量地址 设备编码器 至低一级 中断响应 的排队器 **INTA** 排队器 中断请求 来自高一级 0 的排队器 **INTR** MASK 中断查询 启动设备 Q 命令译码 D B 启动命令 & 设备工作 **SEL** 结束 地址线 设备选择电路 输入数据 数据线。 **DBR**

四、I/O 中断处理过程

5.5

- 1. CPU 响应中断的条件和时间
 - (1)条件

允许中断触发器 EINT = 1

用 开中断 指令将 EINT 置 "1"


用 关中断 指令将 EINT 置 " 0" 或硬件 自动复位

(2) 时间

当 D = 1 (随机) 且 MASK = 0 时

在每条指令执行阶段的结束前

CPU 发中断查询信号(将 INTR 置"1")



五、中断服务程序流程

5.5

- 1. 中断服务程序的流程
 - (1) 保护现场

【程序断点的保护 中断隐指令完成 寄存器内容的保护 进栈指令

(2) 中断服务

对不同的 I/O 设备具有不同内容的设备服务

(3) 恢复现场

出栈指令

(4) 中断返回

中断返回指令

2. 单重中断和多重中断

单重 中断 不允许中断 现行的 中断服务程序 多重 中断 允许级别更高 的中断源 中断 现行的 中断服务程序

3. 单重中断和多重中断的服务程序流程 5.5 单重 多重 取指令 取指令 执行指令 执行指令 否 否 中断否? 中断否? 是 是 中 中 中断响应 中断响应 断隐指令 断 中断周 中 程序断点进栈 隐指令 程序断点进栈 断 关中断 周 关中断 期 期 向量地址 \rightarrow PC 向量地址 \rightarrow PC 保护现场 保护现场 中断服务程序 中断服务程序 开中断 设备服务

恢复现场

开中断

中断返回

2022/8//24

14


设备服务

恢复现场


中断返回

程序中断接口芯片 8259A 的内部结构

5.5



主程序和服务程序抢占 CPU 示意图 5.5




宏观上 CPU 和 I/O 并行 工作 微观上 CPU 中断现行程序 为 I/O 服务

5.6 DMA 方式

一、DMA方式的特点

1. DMA 和程序中断两种方式的数据通路




2. DMA与主存交换数据的三种方式 5.6

(1) 停止 CPU 访问主存 控制简单

CPU 处于不工作状态或保持状态

未充分发挥 CPU 对主存的利用率




(2) 周期挪用(或周期窃取)

5.6

DMA 访问主存有三种可能


- · CPU 此时不访存
- · CPU 正在访存
- · CPU 与 DMA 同时请求访存 此时 CPU 将总线控制权让给 DMA



(3) DMA与CPU交替访问

5.6

CPU工作周期 {C₁专供 DMA 访存 C₂专供 CPU 访存 所有指令执行过程中的一个基准时间



不需要 申请建立和归还 总线的使用权

二、DMA接口的功能和组成

5.6


- 1. DMA接口功能
 - (1) 向 CPU 申请 DMA 传送
 - (2) 处理总线 控制权的转交
 - (3) 管理系统总线、控制数据传送
 - (4) 确定 数据传送的 首地址和长度

修正 传送过程中的数据 地址 和 长度

(5) DMA 传送结束时,给出操作完成信号

2. DMA接口组成

5.6



三、DMA的工作过程

5.6

1. DMA 传送过程

预处理、数据传送、后处理

(1) 预处理

通过几条输入输出指令预置如下信息

- · 通知 DMA 控制逻辑传送方向(入/出)
- 设备地址 → DMA 的 DAR
- 主存地址 → DMA 的 AR
- · 传送字数 → DMA 的 WC

(2) DMA 传送过程示意

CPU

预处理:

主存起始地址 → DMA 设备地址 → DMA 传送数据个数 → DMA 启动设备

数据传送:

继续执行主程序 同时完成一批数据传送

后处理:

中断服务程序 做 DMA 结束处理


继续执行主程序

5.6 数据传送 DMA请求 否 允许传送? 是 主存地址送总线 数据送I/O设备(或主存) 修改 主存地址 修改 字计数器 否 数据块 传送结束? 是 向CPU申请 程序中断

哈尔滨工业大学 刘宏伟

(3) 数据传送过程(输入)

5.6



(4) 数据传送过程(输出)

5.6

