논리회로 설계 및 실험

- 1주차 : 강의소개 -

담당 교수: 권동현 교수

조교: 송수현 박사과정 (1분반, 월요일)

컴퓨터보안연구실: https://sites.google.com/view/csl-pnu


지능형융합보안대학원 : http://aisec.pusan.ac.kr





무엇을 배우는가?

- 1. 주어진 입력에 대해 논리 연산을 수행하여 원하는 결과를 출력하는 논리 회로를 설계
- 2. 설계한 논리 회로를 FPGA 실습 보드에 로드하여 물리적으로 구현
- 3. 실습을 바탕으로 텀프로젝트 수행





텀프로젝트 주제 예시

- 1. 전자시계
- 2. 전자계산기
- 3. 암복호화기
- 4. 디지털 피아노
- 5. 테트리스





강의 소개



- 1. 매주 짧은 이론 수업 후 실습을 진행, 실습 결과를 조교에게 확인 받고 퇴실.
- 2. 실습 및 텀 프로젝트는 2인 1조로 진행
- 3. 실습 강의 전, 실습 자료를 미리 업로드 할 예정. 해당 실습을 미리 진행하고 실습에 참석하는 경우, 결과 검사 후 퇴실 가능

배점 및 채점

실험: 60%, 텀프로젝트: 20%, 기말고사: 20%

실험점수 : 매주 실험 시 채점 텀프로젝트 : 추후 협의 후 공지

기말고사: 12월 중순 경 전 분반 동시 실시







■ 주요 강의 일정

주차	수업 내용	
1주	강의 소개 및 Intel Quartus 툴 설치 , 로그인 계정 생성	
2주	기본적인 논리식 을 Quartus 툴을 사용하여 설계 및 시뮬레이션 수행	
3주	가산기 및 4bit Ripple Carry Adder 설계	
4주	Flip-Flop 동작 이해 및 State에 대한 개념 이해, Register 이해	
5주	카운터 회로 설계 및 SRAM에 대한 이해	
6주	유한상태머신 설계 및 과제 수행	
7주	FPGA 보드 실습	
8주	Key pad and LED control 실습	
9주	7 segment 실습	
10주	FPGA 보드상의 여러 입출력 모듈(Piezo 센서, 스텝모터, LED) 실습	



강의 소개



강의 자료: PLATO 업로드

조교

월: 송수현 <u>sshpnu@pusan.ac.kr</u>

*수업 일정, 실습 내용, 출석 인정등 문의


*특히 출석인정요청은 교수님보다 조교에게 직접 전달





설치 사이트

- 1. <u>Intel@ FPGA Development Tools</u> 사이트 접속
- 2. 회원가입 진행



회원가입 진행









설치 사이트로 이동

설계 요구 사항에 적합한 에디션 및 OS 선택

지원 장치

에디션을 비교하려면 인포그래픽 참조

Pro Edition	Standard Edition	Lite Edition
 Agilex™ FPGA Arria® 10 장치 Stratix® 10 장치 Cyclone® 10 GX 장치 Pro Edition에서 무료로 지원 	 Arria® 10개 장치, Arria® V FPGA, Arria® V GZ FPGA, Arria® II FPGAs Cyclone® 10 LP 장치, Cyclone V 장치, Cyclone IV FPGA MAX 10 장치, MAX V CPLD, MAX II CPLDs Stratix V, Stratix IV 	Arria II FPGA Cyclone® 10 LP 장치, Cyclone V 장치, Cyclone IV FPGA MAX 10 장치, MAX V CPLD, MAX II CPLD
다운로드로 이동	다운로드로 이동	다운로드로 이동





Users should upgrade to the latest version of the Intel® Quartus® Prime Design Software. The selected version does not include the latest functio security updates. If you must use this version of software, follow the technical recommendations to help improve security. For critical support recontact our support team.

The Intel® Quartus® Prime Lite Edition Design Software, Version 20.1.1 is subject to removal from the web when support for all devices in this reli available in a newer version, or all devices supported by this version are obsolete. If you would like to receive customer notifications by e-mail, pl subscribe to our subscribe to our customer notification mailing list.

Critical Issues and Patches for the Intel® Quartus® Prime Lite Edition Software, Version 20.1. Knowledge Base: Search for Errata. Also see Critical Issues and Patches.

Problems and Answers on specific IP or Products.

Downloads

Multiple Download

3. Multiple Download 클릭

Multiple Download

설치파일 용량 : 5.9GB Quartus 프로그램 : 16GB 여유 용량 확인해주세요.

Intel® Quartus® Prime Lite Edition Design Software Windows

A newer version of this software is available, which includes functional and security updates. Customers should c

20.1.1

Users should upgrade to the latest version of the Intel® Quartus® Prime Design Software. The selected version does r security updates. If you must use this version of software, follow the technical recommendations to help improve sec contact our support team.

The Intel® Quartus® Prime Lite Edition Design Software, Version 20.1.1 is subject to removal from the web when suppavailable in a newer version, or all devices supported by this version are obsolete. If you would like to receive custom subscribe to our subscribe to our customer notification mailing list.

Critical Issues and Patches for the Intel® Quartus® Prime Lite Edition Software, Version 20.1. Knowledge Base: Search for Errata. Also see Critical Issues and Patches. Problems and Answers on specific IP or Products.


11/22/2020









압축해제 및 setup 파일 관리자 권한으로 실행






경로는 기본경로로 설정 (변수간 충돌 발생 우려) 용량 부족할 것 같으면 Cyclone 계열 체크 해제








설치 완료(이후 드라이버 설치 에러가 나도 상관 없음)






Quartus Prime Lite version 실행 확인 (오른쪽 마우스 클릭->"관리자 권한으로 실행") -> 프로젝트 생성 시 문제 발생





ModelSim 또한 설치가 완료 됬는지 확인










4. Quartus Prime Lite Edtion을 실행 (실행 시 관리자 권한으로 실행!!)


New Project Wizard 클릭





Quartus prime Project 생성

4. Project 생성








Quartus prime Project 생성

4. Project 생성 예시

C:/ 에 별도의 수업용 폴더를 생성하는 것을 추천









Quartus prime Project 생성

4. Project 생성








이후 Finish를 누르면 됨




4. schematic 파일 생성






4. schematic 파일 생성










화면에서 마우스 우클릭 후 inset의 symbol을 클릭하여도 가능

















4. schematic design

2. input/output port를 위해 클릭




1. 클릭 후 esc 버튼을 누름









1. Input port 2개를 화면에 배치

pin_name2









2. Input의 끝에서 xor 게이트의 입력으로 연결
[꺽는 부분이 있을 시 마우스 클릭을 놓고 다시 연결]
A
3. Output 포트의 입력과
Xor 게이트의 출력을 연결

1. Port 이름 변경[더블클릭 하면 변경 가능]




4. schematic compile








4. schematic compile





2. Simulation을 위한 파일 생성











4. VWF 파일 생성








왼쪽 bar 에서 마우스 우클릭 후 Insert Node or Bus 를






4. VWF 파일 생성




List 클릭 후 옆에 뜨는 in/out port를 선택 후 오른쪽으로 이동





4. VWF 파일 생성




다음과 같은 화면이 나온다면 OK, 다음 화면도 OK





4. VWF 파일 생성




다음과 같은 화면이 나와야함






4. VWF 파일 생성





4. VWF 파일 생성




Input A,B를 어느정도 범위를 설정





4. VWF 파일 생성



1. Simulation의 settings 선택

```
Testbench Generation Command (Functional Simulation):
form.vwf" --testbench_file="C:/quartus_prime_test/simulation/qsim/C:/quartus_prime_test/Waveform.vwf.vt"
Netlist Generation Command (Functional Simulation):
quartus_eda --write_settings_files=off --simulation --functional=on --flatten_buses=off --tool=modelsim_oen
ModelSim Script (Functional Simulation):
 onerror (exit -code 1)
 vlib work
 vlog -work work introduction.vo
 vlog -work work C:/quartus_prime_test/Waveform.vwf.vt
 vsim <mark>-novopt</mark> -c -t 1ps -L cyclonev  ver -L altera  ver -L altera  mf  ver -L 220model  ver -L sgate  ver -L altera  ln
 vcd file -direction introduction.msim.vcd
 vcd add -internal introduction vlg vec tst/*
 vcd add -internal introduction vlg vec tst/i1/*
 proc simTimestamp {} {
   echo "Simulation time: $::now ps"
   if { [string equal running [runStatus]] } {
     after 2500 simTimestamp
                                               The command to generate the simulation netlist
  }
 after 2500 simTimestamp
 run -all
```


2. -novopt 옵션 삭제 !!!






quit-f

4. VWF 파일 생성



저장 후 Run functional simulation 선




다음과 같은 에러가 발생시 다시 setting을 oper





4. settings 수정



1. 중복된 경로 삭제

```
ModelSim Script (Functional Simulation):

onerror {exit -code 1}

vlib work

vlog -work work introduction vo
```

vlog -work work C:/quartus_prime_test/Waveform.vwf.vt

vsim -c -t 1ps -L cyclonev_ver -L altera_ver -L altera_mf_ver -L 220model_ver -L sgate_ver -L altera_lnsim_ver vcd file -direction introduction.msim.vcd

2. waveform.vwf.vt가 저장된 경로로 파일 수정

Ex) c:/quartus_prime_test/simulation/qsim/Waveform.vwf.vt







4. settings 수정 예시

Testbench Generation Command (Functional Simulation):

artus_prime_test/Waveform.vwf" --testbench_file="C:/quartus_prime_test/simulation/qsim/Waveform.vwf.vt"

Netlist Generation Command (Functional Simulation):

m --format=verilog --output_directory="C:/quartus_prime_test/simulation/qsim/" introduction -c introduction

ModelSim Script (Functional Simulation):

onerror (exit -code 1)

vlib work

vlog -work work introduction.vo

vlog -work work C:/quartus_prime_test/simulation/qsim/Waveform.vwf.vt


vsim -c -t 1ps -L cyclonev_ver -L altera_ver -L altera_mf_ver -L 220model_ver -L sgate_ver -L altera_lnsim_ver vcd file -direction introduction msim vcd

저장 후 다시 simulation의 run functional simulation 실행





4. Simulation 실행 결과



다음과 같은 Xor 게이트의 모습을 보여줌





다른 에러 발생시 구글링 or 조교에게 연락 바람

송수현 조교: sshpnu@pusan.ac.kr

