视频通路使用指导

导入 · 仿真 · 烧录（SC520CS）

2026 FPGA 创新设计赛道（安路）赛题二

上板阶段 • 08_board_bringup/01_video_passthrough

读者：拿到摄像头与开发板的全体队员
目标：跑通”SC520CS 摄像头画面到屏幕” 的完整通路
工程：SC520CS 适配版官方例程 Lab1（1280x720@60fps）
配套：ModelSim 整链仿真（虚拟传感器）+ 本指导 PDF

使用顺序建议

先读第 1～3 章认识链路与工程 → 第 4 章 TD 编译出 bit → 第 6 章烧录上电验收；
第 5 章仿真可在等编译时并行做（不需要板子）。

目录

1 这一步在干什么 **2**
1.1 链路全景 . . . 2
1.2 与前阶段的关系 . . . 2

2 硬件连接 **2**
2.1 连接清单 . . . 2
2.2 本工程用到的板级引脚（pin.adc 摘录） . . . 3

3 工程文件地图 **3**
3.1 目录结构 . . . 3
3.2 SC520CS 适配要点（厂商《代码改动说明》+ 我们核对的） . . . 3

4 TD 导入与编译 **4**
4.1 环境 . . . 4
4.2 GUI 步骤（推荐首次使用） . . . 4
4.3 TCL 方式（可选，二次以后用） . . . 4

5 ModelSim 整链仿真（不需要板子） **4**
5.1 目的与边界 . . . 4
5.2 一键运行 . . . 5
5.3 仿真链路构成（为什么这样搭） . . . 5
5.4 结果判读 . . . 5


6 烧录与上电验收 **6**
6.1 两种下载方式 . . . 6
6.2 JTAG 下载（调试模式） . . . 6
6.3 QSPI 固化（上电即运行） . . . 6
6.4 上电五步联调节奏（每步过了才下一步） . . . 7

7 故障排查表 **7**

8 下一步衔接 **8**

1 这一步在干什么

1.1 链路全景



中间还有 DDR2 帧缓存（写读跨时钟域）。整个工程是官方例程 Lab1 的 SC520CS 适配版（厂商已把 Lab1/2/3 统一配置为 SC520CS 原厂 1280x720@60fps HD 模式），本步**不加任何视觉算法**——先把” 画面能上屏” 这一段在真机上点亮。

1.2 与前阶段的关系

- 前五个 Step 的视觉算法（检测/OSD/云台）都是在这条通路的 96bit 节点上” 窃流” 挂载的——本步通路是它们的宿主；
- 嵌入式教程（一）讲的 `system_top` 集成、行为替身，就是围绕这条通路做的仿真版；本步把它换成真硬件；
- 通路上板成功后，按嵌入式教程（二）的 runbook 固化，再逐级挂视觉模块（五步联调节奏）。

2 硬件连接

2.1 连接清单

连接	接口	注意
摄像头模组	板上 CAM FPC 座	排线**金手指方向**按座子丝印，勿反插
HDMI 显示器	板上 HDMI TX 座	显示器需支持 1280x720@60
电源	板上电源口	先接显示器再上电（或按板卡手册顺序）
下载器	JTAG/USB	调试下载与固化共用

反插排线是第一大硬件事故源

FPC 排线插反可能短路烧摄像头。插线前：断电、对照座子丝印的触点位置与排线蓝面/金手指方向。插好后再上电。

2.2 本工程用到的板级引脚（pin.adc 摘录）

信号	引脚	作用
I_sys_clk	C4	系统时钟
I_rst_n	R10	复位（低有效）
O_cam_scl / IO_cam_sda	K3 / J3	摄像头 I2C 配置总线
O_cam_24m	L3	摄像头 24MHz 主时钟
O_cam_rst	L2	摄像头复位
O_tmds_ch0/1/2_p, O_tmds_clk_p	G16/F17/H14/C17	HDMI TMDS
I_button[1:0]	N2 / J14	板上按键（例程功能）
O_screen_pwm	R11	屏幕背光 PWM

摄像头的数据 lane 走 MIPI D-PHY 硬核专用引脚（不在 pin.adc 中出现，由 PHY IP 固定）。**这些约束已在工程里配好，不需要改。**

3 工程文件地图

3.1 目录结构

```
08_board_bringup/01_video_passthrough/
├── lab_ex1/                          # 完整工程（整体拷贝即可用）
│   ├── td_project/
│   │   ├── camera_to_dsi_display.al  # TD 工程主文件（相对路径，可搬移）
│   │   ├── camera_to_dsi_display.sdc # 时序约束
│   │   ├── al_ip/                    # 官方 IP
│   │   └── *_Runs/                   # 厂商历史运行报告（参考）
│   └── user_source/
│       ├── hdl_source/               # 96 个 RTL
│       │   ├── design_top_wrapper.v  # 顶层
│       │   ├── isp/ demosaic 等      # ISP 明码链
│       │   ├── mipi_dphy_rx/ hdmi_*  # PHY 与 HDMI(加密 .enc)
│       │   ├── ph1p35_ddr/           # DDR2 控制（官方）
│       │   └── uics520_cfg/          # SC520CS 配置（寄存器表 +I2C 引擎）
│       └── constraints_source/       # pin.adc + timing.sdc
├── sim/                              # ModelSim 仿真（第 5 章）
└── README.md
```

3.2 SC520CS 适配要点（厂商《代码改动说明》+ 我们核对的）

- Lab1/2/3 已统一为 SC520CS **1280x720@60fps** 原厂 HD 模式；
- 摄像头配置引擎 `uicfgcs520` 上电先读传感器 ID，**0xEE4B 或 0x9E4B** 才算识别通过，然后写入 `uics520reg_720p60` 寄存器表（24MHz MCLK、2-lane、RAW10）；
- Lab1 另存有 `uics520reg_full_2560x1920_30.v` 备用表（2560x1920@30，**未接入**工程，切换需同步改 MIPI/ISP/DDR/ HDMI/时钟全套——官方 ROM 文件头有连锁清单）；
- `.al` 工程内全部是**相对路径**，整个 `lab_ex1` 文件夹拷到任何位置都能打开。

分辨率变更的连锁清单（官方原文精神）

换分辨率/帧率**不是换一张寄存器表**：MIPI 接收参数、图像宽高、ISP、DDR 帧缓存、HDMI 时序、HDMI TX 参数、时钟与约束必须同组。本项目锁定 720p60 不动；要改走接口变更流程（嵌入式教程（二））。

4 TD 导入与编译

4.1 环境

TD 6.2.1（`D:\TD6.2.1`，与工程创建版本 6.2.168116 相同）。加密核（MIPI PHY / HDMI TX）随 TD 的 license 解密编译，无需额外操作。

4.2 GUI 步骤（推荐首次使用）

1. 打开 TD → `File` → `Open Project`，选择工程文件（仓库 `08_board_bringup/` 下）：`01_video_passthrough/lab_ex1/td_project/camera_to_dsi_display.al`；
2. 打开后核对：器件 `PH1P35MDG324 -3`、顶层 `design_top_wrapper`、源文件列表非空（约 57 项）、约束已挂（pin.adc + sdc）。若提示路径问题，用 Open Project 重选.al，TD 以.al 所在目录为根重新解析相对路径；
3. 双击流程窗口依次执行：`Compile`（综合）→ `Place & Route`（布局布线，含时序分析）→ `Generate Bitstream`（出 bit）；
4. 查看时序报告：`Report` → Timing Summary，**WNS ≥ 0** 为收敛。厂商历史 Runs 目录里有参考报告；
5. 产物：`td_project` 下 Runs 目录内的 `.bit`。

4.3 TCL 方式（可选，二次以后用）

```
# TD 的 Tcl 控制台（命令名以本机 TD 6.2.1 补全为准）
prj_open camera_to_dsi_display.al
compile -impl syn_1
pnr     -impl syn_1
bitgen  -impl syn_1
rep_timing -impl syn_1
```

三条导入纪律

1. 不要把 sim/ 下的任何文件加进 TD 工程（替身会与真网表/ 真原语抢模块名）；**2. 不要手改加密文件**（.enc 由 TD 解密）；**3. 编译报” 找不到文件” 时先检查整个 lab_ex1 文件夹是否完整拷贝**（.al 用相对路径引用 `../user_source/`，父目录缺文件即报错）。

5 ModelSim 整链仿真（不需要板子）

5.1 目的与边界

仿真回答一个问题：” **摄像头数据经过 ISP 后，画面长什么样、能不能完整到达显示端**”。它覆盖的是**明码段**：RAW10 输入 → demosaic → 128/96 重排 → AWB；MIPI PHY、DDR2、HDMI 是

加密/物理黑盒，不在仿真内（HDMI 以” 逐帧转储图片” 替身验证）。

5.2 一键运行

```
cd 08_board_bringup\01_video_passthrough\sim
run_sim.bat                          :: 或在 ModelSim 控制台: do msim_passthrough.do
```

期望输出（本仓库实测）：

```
# TB_RESULT: PASS frames_dumped=2 tuser_total=2 tlast_total=1370 ser_ovf=0
```

出图（把仿真” 画面” 转成 PNG 肉眼看）：

```
python tools/dump2png.py 08_board_bringup/01_video_passthrough/sim passthrough_frame 0 1
```

5.3 仿真链路构成（为什么这样搭）

```
raw10_beats.hex (虚拟传感器: BGGR 灰底 + 红块, 4 帧)
   |  1/8 占空馈送 (真实 MIPI 节拍; 满速会淹没下游消费端)
   v
isp_top (官方明码副本: demosaic -> 128->96 -> AWB)
   |  96bit 抽头 (AWB 输出 = 视觉算法将来挂载的同一节点)
   v
px_serializer_fifo (仿真专用弹性串化器: 8192 beat FIFO + 真反压)
   |  1 像素/拍
   v
frame_dump24 -> passthrough_frame_N.hex -> dump2png -> PNG
```

为什么不用 ser96to24（工程里的窃流串化器）

它是**无反压**设计（13 深小 FIFO），吸不住 demosaic 的行级突发，整链仿真里会丢 30% 以上像素（帧永远不完整） 。真实链路里这一级由 DDR 帧缓存承担缓冲——仿真里用 `px_serializer_fifo` 充当” 浅 DDR”，带真反压，实测 `ser_ovf=0` 零丢拍。

5.4 结果判读

字段	实测	含义
frames_dumped	2	完整转储帧数（每帧恰 921600 像素）
tuser_total	2	帧首标志数（每帧 1 次）
tlast_total	1370	行尾标志数（厂商 zhenghe 行窗口有合并，以**像素完整性**为准，不影响图像正确性）
ser_ovf	0	弹性串化器零拒收

注：厂商 demosaic 行窗对输出有节流（实测约 155ms/帧仿真时间），TB 看门狗设 700ms 保证 2 帧完整；仿真跑完约 10 分钟属正常。

PNG 里应看到：灰色底（128 中灰）+ 0.2% 确定性噪声点 + 中上部一个**红色条纹方块**（虚拟传感器的目标物；因厂商 demosaic 的 CFA 行相位约定，方块呈红/绿隔行——红色行已足够检测链识

别）。这就是” 画面完整到达” 的仿真证据；真机色彩以实际 SC520CS 为准（其 CFA 相位由硬件决定，天然匹配厂商链路）。

搭建这个仿真时踩掉的三个坑（复用价值最高）

1. 虚拟传感器向量为负值：生成器用 numpy int32 做移位打包，`p0<<30` 溢出——背景拍高 10bit 截断、噪声拍变负数，`$readmemh` 遇 - 非法字符**终止加载、其后全 X**。修复：打包前先转 Python int（见 `gen_raw10_sensor.py` 注释）。

2. ERAM 替身参数名不匹配：官方 wrapper 传 `.ADDR_WIDTH_A(11)`，替身端口宽度却声明为 `ADDRA_WIDTH(14)`——传入宽度没作用到端口，formal 高位悬空 Z，`mem[Z 索引]` 读出 X 污染整帧。修复：参数名逐一对齐官方实例化（替身 v3，见 `ph1p_logic_eram_stub.v` 头注释）。

3. TB 馈送违反 AXI 握手：valid 在两个馈送槽之间保持高，**同一 beat 被 ISP 重复消费 8 次**，eol/tuser 计数 x8 打乱 Bayer 行相位，颜色被抹平。修复：valid 置起 → ready 消费 → 立刻拉低，每拍恰好一次。

三条都在嵌入式方向迭代记录（第 9、10 轮）有完整复盘。

给后续算法联调的礼物

96bit 抽头（AWB 输出）正是视觉检测链的挂载点。要预演算法效果，把 detect_top 挂进这个仿真即可离线调阈值——嵌入式教程（一）的 `tb_system_integration` 就是这么做的。

6 烧录与上电验收

6.1 两种下载方式

方式	工具	用途
JTAG 下载（SRAM）	TD 下载器	调试：快，断电即失
QSPI 固化	BitWizard	交付：上电即运行（赛事要求）

首次调试建议先 JTAG 下载（快），行为确认后再固化。

6.2 JTAG 下载（调试模式）

1. 连接下载器与板上 JTAG 口，板上电；
2. TD → `Tools` → `Download` （下载器界面）→ 识别到 FPGA；
3. 加载.bit → `Download`（SRAM 模式）；
4. 显示器应在数秒内出图。

6.3 QSPI 固化（上电即运行）

1. TD → `Tools` → `BitWizard`；
2. 目标器件选**板载 QSPI Flash**（不是 FPGA SRAM）；
3. 加载.bit，用 Boot Image Tool 转换/直接烧写 Flash；
4. 烧写完成 → **断电** → 拔下载器 → 重新上电；
5. 验收：显示器 15 秒内出图；再拔掉电脑（只留显示器与板子）重新上电仍出图——” **无 PC 参与” 达标**。

6.4 上电五步联调节奏（每步过了才下一步）

1. 例程原样跑通出图（本步目标）；
2. 挂 detect_top（旁路）：画面无变化 + ChipWatcher 见 t_valid；
3. 挂 OSD：屏幕出现 TRK0 文字与目标框；
4. 接舵机（独立 5V 共地）：duty 随目标移动；
5. 固化 + 冷启动验收。

7 故障排查表

症状	先查	处置
完全黑屏	摄像头 I2C 配置是否完成	逻辑分析仪/ILA 抓 SCL/SDA；读 ID 应为 EE4B/9E4B；查 FPC 方向与 O_cam_rst/24m
有数据无帧同步	demosaic tuser 链	嵌入式教程（一）第 5 节的界碑问题；确认 TD 仿真库环境与真机时序
图像花屏/错位	DDR 帧缓存	分辨率连锁清单是否被改动；DDR 引脚与供电；复位时序
颜色怪（偏色）	AWB 自适应	正常现象；演示前锁曝光或用阈值组切换
HDMI 无信号	显示器与 TMDS	显示器支持 720p60；换线；查 VTC 时序参数
时序不收敛（WNS<0）	综合后报告	官方已知现象；视觉逻辑挂载后重跑报告确认恶化量；关注 gimbal_ctrl 帧拍单周期路径
图像整体错行一行	综合报告	确认 bin_smooth3x3 行缓存与 ser96to24 缓冲（均组合读）映射为 LUTRAM（误映射 BRAM 会错行；外脑评审转检查单）

黑屏排查的最短路径

按信号流顺序二分：I2C 配置完成（ID 对）→ 摄像头出流（MIPI 波形）→ ISP 输出（ChipWatcher 抓 O_tvalid）→ DDR 读写 → HDMI。每级都有可抓的观测点，从第一处断点定位问题——不要跳着猜。

8 下一步衔接

- 通路点亮后，按 `filelist.f`（嵌入式教程（二））把视觉 13 个 RTL 加入工程，挂 detect_top / osd_track / vision_top；
- 云台舵机的引脚与整定见嵌入式教程（二）与 Step3 教程；
- 所有接口位图以 `06_interfaces/current/` 为唯一权威；
- 遇到本 PDF 未覆盖的问题，先查 `08_board_bringup/README.md` 的”已知注意点”。

验收清单（本步）

仿真：TB_RESULT PASS，PNG 出图（红块清晰）

TD 编译零错误，WNS ≥ 0

JTAG 下载后显示器出图

QSPI 固化后冷启动 15 秒内出图

拔 PC 重新上电仍出图