AXI2AHB-Lite IP 用户手册

上海安路信息科技股份有限公司

IPUG162（v1.0）2023 年 10 月

目录

1 IP 介绍 3

1.1 主要特性 3

1.2 资源利用 3

1.3 时序 Fmax 4

1.4 基本结构 4

2 端口描述与参数描述 5

2.1 端口描述 5

2.2 参数描述 6

3 使用说明 8

3.1 事务类型转换 8

3.2 读写保护和缓存控制 9

3.3 Time Out 功能 10

4 IP 例化 11

4.1 GUI 配置界面 11

4.2 参数配置说明 11

版本信息 13

免责声明 13

1 IP 介绍

AXI2AHB-Lite IP 可以将标准 AXI4 事务转换成为 AHB-Lite 事务，该 IP 可以作为 AXI Slave 及 AHB-Lite Master 设备接入系统，用户可以使用此 IP 将 AXI Master 和 AHB-Lite Slave 连接起来。

1.1 主要特性

- 符合 AMBA4.0、AMBA3.0 标准协议
- 支持 1:1(AXI:AHB-Lite)同步时钟频率
- 支持 32-64bit 地址位宽
- 支持 32/64bit 数据位宽
- 支持 1-16bit ID 位宽(AXI 侧)
- 可配置的响应超时功能
- 支持窄传输

1.2 资源利用

AXI2AHB-Lite 在不同的配置下有不同的资源消耗，以 TD5.8 为例，器件选择 PH1A90SBG484，AXI2AHB-Lite IP 工作在不同配置模式下的 FPGA 资源消耗情况如表 1-1 所示。

表 1-1 AXI2AHB-Lite IP 典型应用资源利用表

Address Width	Data Width	AXI ID Width	Narrow Transfer	Time Out Cycles	LUTs	REGs
32	32	1	0(off)	0	345	302
32	32	4	0(off)	0	354	320
32	32	4	1(on)	0	465	322
32	64	4	0(off)	0	834	479
64	64	16	1(on)	0	1217	618
64	64	16	0(off)	0	940	615
64	64	16	0(off)	128	951	625
64	64	4	1(on)	256	1228	557
64	64	16	1(on)	256	1238	629

1.3 时序 Fmax

AXI2AHB-Lite IP 时序 Fmax 是在 TD5.8 版本，器件选择 PH1A90SBG484 下统计所得，AXI2AHB-Lite IP 工作在不同配置模式下的时序 Fmax 如表 1-2 所示。

表 1-2 AXI2AHB-Lite IP 时序 Fmax

Address Width	Data Width	AXI ID Width	Narrow Transfer	Time Out Cycles	aclk 最大频率 Fmax
32	32	1	0(off)	0	322.061MHz
64	64	4	1(on)	0	262.055MHz
64	64	16	1(on)	0	261.165MHz
64	64	16	1(on)	256	261.370MHz

1.4 基本结构




图 1-1 AXI2AHB-Lite 基本结构

图 1-1 为 AXI2AHB-Lite IP 的实现框图，根据其功能主要划分为以下五个部分

- us(upstream)，用户接口，用于接入用户的 AXI Master
- ds(downstream)，用户接口，用于接入用户的 AHB-Lite Slave
- us 侧逻辑模块，用于接收 us 口的数据信息，处理后转发至 ds 侧逻辑模块；接收 ds 侧逻辑模块数据信息，处理后通过 us 口输出
- ds 侧逻辑模块，用于接收 ds 口的数据信息，处理后转发至 us 侧逻辑模块；接收 us 侧逻辑模块数据信息，处理后通过 ds 口输出
- timeout logic，用于处理 AHB-Lite Slave 设备响应超时，并输出控制信息

2 端口描述与参数描述

2.1 端口描述

AXI2AHB-Lite IP 包含一个 us 端口和一个 ds 端口，其中 us 端口符合标准 AXI4 协议，ds 端口符合标准 AMBA3.0 AHB-Lite 协议，详细描述见表 2-1。

表 2-1 AXI2AHB-Lite IP 端口描述

端口名	方向	位宽	说明
aclk	In	1	全局时钟
aresetn	In	1	全局复位，低电平有效
us_axi_awid	In	AL_US_AXI_ID_WIDTH	us 端口写地址 ID 信号
us_axi_awlen	In	8	us 端口写突发长度信号
us_axi_awsize	In	3	us 端口写突发大小信号
us_axi_awburst	In	2	us 端口写突发类型信号
us_axi_awcache	In	4	us 端口写缓存控制信号
us_axi_awaddr	In	AL_US_AXI_ADDR_WIDTH	us 端口写地址信号
us_axi_awprot	In	3	us 端口写保护信号
us_axi_awvalid	In	1	us 端口写地址有效信号
us_axi_awready	Out	1	us 端口写地址准备信号
us_axi_awlock	In	1	us 端口写锁定信号
us_axi_wdata	In	AL_US_AXI_DATA_WIDTH	us 端口写数据信号
us_axi_wstrb	In	AL_US_AXI_DATA_WIDTH/8	us 端口写字节有效信号
us_axi_wlast	In	1	us 端口写数据结束信号
us_axi_wvalid	In	1	us 端口写数据有效信号
us_axi_wready	Out	1	us 端口写数据准备信号
us_axi_bid	Out	AL_US_AXI_ID_WIDTH	us 端口写响应 ID 信号
us_axi_bresp	Out	2	us 端口写响应类型信号
us_axi_bvalid	Out	1	us 端口写响应有效信号
us_axi_bready	In	1	us 端口写响应准备信号
us_axi_arid	In	AL_US_AXI_ID_WIDTH	us 端口读地址 ID 信号
us_axi_araddr	In	AL_US_AXI_ADDR_WIDTH	us 端口读地址信号
us_axi_arprot	In	3	us 端口读保护信号
us_axi_arcache	In	4	us 端口读缓存控制信号
us_axi_arvalid	In	1	us 端口读地址有效信号
us_axi_arready	Out	1	us 端口读地址准备信号
us_axi_arlen	In	8	us 端口读突发长度信号

端口名	方向	位宽	说明
us_axi_arsize	In	3	us 端口读突发大小信号
us_axi_arburst	In	2	us 端口读突发类型信号
us_axi_arlock	In	1	us 端口读锁定信号
us_axi_rid	Out	AL_US_AXI_ID_WIDTH	us 端口读数据 ID 信号
us_axi_rdata	Out	AL_US_AXI_DATA_WIDTH	us 端口读数据信号
us_axi_rresp	Out	2	us 端口读响应类型信号
us_axi_rvalid	Out	1	us 端口读数据有效信号
us_axi_rready	In	1	us 端口读数据准备信号
us_axi_rlast	Out	1	us 端口读数据结束信号
ds_ahb_haddr	Out	AL_DS_AHB_ADDR_WIDTH	ds 端口地址信号
ds_ahb_hwrite	Out	1	ds 端口传输方向信号
ds_ahb_hsize	Out	3	ds 端口突发大小信号
ds_ahb_hburst	Out	3	ds 端口突发类型信号
ds_ahb_hprot	Out	4	ds 端口保护控制信号
ds_ahb_htrans	Out	2	ds 端口传输类型信号
ds_ahb_hmastlock	Out	1	ds 端口锁定信号
ds_ahb_hwdata	Out	AL_DS_AHB_DATA_WIDTH	ds 端口写数据信号
ds_ahb_hready	In	1	ds 端口数据/地址准备信号
ds_ahb_hrdata	In	AL_DS_AHB_DATA_WIDTH	ds 端口读数据信号
ds_ahb_hresp	In	1	ds 端口响应类型信号

2.2 参数描述

顶层模块的参数描述见表 2-2。

表 2-2 AXI2AHB-Lite 参数描述

Parameter	取值范围	默认值	说明
AL_US_AXI_ADDR_WIDTH	32-64	32	AXI 读/写地址信号位宽
AL_US_AXI_DATA_WIDTH	32、64	32	AXI 读/写数据信号位宽
AL_DS_AHB_ADDR_WIDTH	32-64	32	AHB-LIte 地址位宽，与 AXI 地址信号位宽保持一致
AL_DS_AHB_DATA_WIDTH	32、64	32	AHB-LIt 读/写数据信号位宽，与 AXI 读/写数据信号位宽保持一致
AL_US_AXI_ID_WIDTH	1-16	4	AXI ID 信号位宽
AL_SUPPORTS_NARROW_BURST	0、1	0	AXI2AHB-Lite 是否支持窄传输。 0：关闭 1：开启

Parameter	取值范围	默认值	说明
AL_TIMEOUT_CYCLE	0、16、32、 64、128、256	0	Timeout 响应超时周期个数。 0：关闭 timeout 功能 其他：timeout 响应超时周期个数

3 使用说明

- 不支持 Unaligned transfer 及 reorder 功能
- 在同一时刻，AXI read request 优先级高于 AXI write request
- AXI4 侧响应类型仅使用 OKAY 及 SLVERR，EXOKAY 及 DECERR 未使用

3.1 事务类型转换

AXI2AHB-Lite IP 的主要功能为标准 AXI4 事务转换成为 AHB-Lite 事务，对于不同的 AXI4 transaction，经过转换后的 AHB-Lite transcation 也不同。AXI2AHB-Lite IP 对于 transaction 的转换如表 3-1 所示。

表 3-1 AXI2AHB-Lite transaction 转换表

AXI4 Transaction	AHB-Lite Transaction
Length 为 1 的 INCR 类型 Transaction	Single 类型 Transaction
Length 为 4、8 和 16 的 INCR 类型 Transaction，且地址未跨过 1KB 边界	INCR4、INCR8 和 INCR16 类型 Transaction
Length 为 4、8 和 16 的 INCR 类型 Transaction，且地址跨过 1KB 边界	未定义 Length 长度的 INCR 类型 Transaction
其他 Length 长度的 INCR 类型 Transaction (Length 从 2 到 256，不包括 4、8 和 16)	未定义 Length 长度的 INCR 类型 Transaction
Length 为 4、8 和 16 的 WRAP 类型 Transaction	WRAP4、WRAP8 和 WRAP16 类型 Transaction
Length 为 2 的 WRAP 类型 Transaction	两个 Single 类型 Transaction
Length 从 1-16 的 FIXED 类型 Transaction	相同地址的 Single 类型 Transaction

AHB-Lite 协议中规定每次 burst 传输的地址不能跨越 1KB，AXI2AHB-Lite IP 会将地址跨过 1KB 的 AXI4 transaction 转换为多个小的 AHB-Lite transaction 以满足协议要求。如图 3-1 所示为 Length 等于 4、Size 等于 4Byte、burst 类型为 INCR 的 AXI4 transaction 波形图，起始地址 us_axi_araddr 为 0x0775_87F0，距离最近的 1KB 地址边界为 0x0x0775_8800，计算可知该 AXI4 transaction 未跨过 1KB 地址边界，经过 AXI2AHB-Lite IP 转换后，ds_ahb_htrans 仅在 ds_ahb_haddr 等于 0x0775_87F0 时为 2’b10(NONSEQ)，依旧是一个 AHB-Lite transaction。图 3-2 所示为 Length 等于 4、Size 等于 8Byte、burst 类型为 INCR 的 AXI4 transaction 波形图，起始地址同样为 0x0775_87F0，显然该 AXI4 transaction 跨过了 1KB 地址边界，经过 AXI2AHB-Lite IP 转换后，ds_ahb_htrans 在 ds_ahb_haddr 等于 0x0775_87F0 及 0x0775_8800 时为 2’b10(NONSEQ)，被分割成为了两个小的 AHB-Lite transaction。




图 3-1 Length 等于 4、Size 等于 4Byte、burst 类型为 INCR 的 AXI4 读 transaction 波形图




图 3-2 Length 等于 4、Size 等于 8Byte、burst 类型为 INCR 的 AXI4 读 transaction 波形图

3.2 读写保护和缓存控制

AXI2AHB-Lite IP 支持有限的读写保护及缓存控制，这是 AXI4 协议与 AHB-Lite 协议中关于读写保护和缓存控制相关规定的差异引起的，AXI4 使用了 AxPROT 及 AxCACHE 两个信号分别指示读写保护方式及缓存控制，在 AHB-Lite 协议中仅使用 HPROT 信号来指示读写保护方式及缓存控制。AXI2AHB-Lite IP

对于读写保护及缓存控制的转换如表 3-2 所示。

表 3-2 读写保护及缓存控制转换表

AXI4		AHB-Lite	类型说明
US_AXI_AxCACHE[3:0]	US_AXI_AxPROT[2:0]	DS_AHB_HPROT[3:0]	
xxx	xx1	0x1x	AXI4:Privileged AHB-Lite:Privileged
xxxx	xx0	0x0x	AXI4:Normal access AHB-Lite:User access
xxxx	0xx	0xx1	AXI4:Data access AHB-Lite:Data access
xxxx	1xx	0xx0	AXI4:Instruction access AHB-Lite:Opcode fetch
00x1	xxx	01xx	AXI4:Bufferable AHB-Lite:Bufferable
00x0	xxx	00xx	AXI4:Non-bufferable AHB-Lite:Non-bufferable
xxxx	xxx	0xxx	AXI4:\ AHB-Lite:Non-cacheable

3.3 Time Out 功能

AXI2AHB-Lite IP 支持 timeout 功能，该功能与 ds_ahb_hready 信号相关。在 AHB-Lite 的一次 burst 中，传输每一拍 beat 时都需要 ds_ahb_hready 信号置位，当 ds_ahb_hready 信号未置位时，timeout 功能便会根据用户设置的最大时钟周期数进行计时，超过后将发出响应送至 AXI4 侧输出 SLVERR 类型错误响应（us_axi_bresp/us_axi_rresp 为 2’b10），同时 AHB-Lite 侧会进入 IDLE 状态（ds_ahb_htrans 为 2’b00）。

4 IP 例化

4.1 GUI 配置界面

IP 选择完成后进入 AXI2AHB-Lite IP 参数设置界面。如下图所示，左边 Symbol 为接口框图，右边为参数配置窗口：




图 4-1 AXI2AHB-Lite IP 参数配置界面

参数配置完成后点击右下角 OK 按钮即可生成用户设置参数的 AXI2AHB-Lite IP。

4.2 参数配置说明

AXI2AHB-Lite IP 参数 Configuration 窗口位于配置界面的右侧，相关参数设置说明参见下表。

表 4-1 GUI 界面参数配置说明表

参数名	选项	说明
Address Width	32-64	该参数同时决定 AXI 侧及 AHB-Lite 侧的地址位宽
Data Width	32、64	该参数同时决定 AXI 侧及 AHB-Lite 侧的数据位宽
AXI ID Width	1-16	AXI 侧 ID 信号位宽

Narrow Transfer	Narrow Transfer Enable	勾选该选项时，AXI2AHB-Lite IP 将支持窄传输
Time Out Cycles	0、16、32、64、128、256	timeout 最大时钟周期个数，设置为 0 时为关闭该功能

版本信息

日期	版本	修订记录
2023/10/11	1.0	初始版本

版权所有©2024 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其它方式授予任何知识产权许可。除安路科技在其产品的销售条款和条件中声明的责任之外，安路科技概不承担任何法律或非法律责任。安路科技对安路科技产品的销售和/或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。安路科技对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，安路科技保留修改文档中任何内容的权利，恕不另行通知。安路科技不承诺对这些文档进行适时的更新。