رابط وسایل جانبی SPI در میکروکنترلرهای AVR

1. مقدمه 2. آشنایی با واسط SPI و انواع مدهای اطلاعاتی 3. شبکه بندی میکروکنترلرها به کمک SPI

مقدمه

SPI (Serial Peripheral Interface)


- SPI یا واسط وسایل جانبی سریال، اولین بار توسط شرکت موتورولا تدوین گردید.
 - ▶ یک روش انتقال اطلاعات به صورت سریال (سنکرون) است.
- در مدارات دیجیتال به صورت گسترده استفاده می شود و در میکروکنترلر AVR از واسط SPI برای ارتباط با دیگر وسایل جانبی که از این واسط پشتیبانی می کنند، استفاده می شود.
 - ▶ این واسط دارای سرعت انتقال بالا است و برای فواصل کوتاه به کار می رود.


4

خصوصیات SPI در AVR

واسط SPI در میکروکنترلرهای AVR دارای خصوصیات زیر می باشد :

- ▶ ارسال اطلاعات از طریق سه خط به صورت همزمان و تبادل دوطرفه
 - ► Slave و Master عملكرد به صورت
 - اولویت در ارسال MSB یا LSB
 - ▶ قابلیت انتخاب سرعت انتقال
 - 🕨 وجود پرچم وقفه در پایان ارسال
 - 🖊 وجود پرچم تداخل
- ◄ دو برابر شدن سرعت در مد SPI Master (فقط در برخی از AVR ها)





عملكرد كلي

با نوشتن یک بایت در رجیستر داده ی SPI که SPDR نام دارد:

- 1) مولد پالس ساعت SPI شروع به تولید پالس نموده سخت افزار هشت بیت داده را به سمت SIave شیفت می دهد.
 - 2) پس از انتقال یک بایت از اطلاعات مولد پالس ساعت متوقف شده و پرچم SPIF بالا می رود.
- 3) اگر بیت توانا ساز وقفه ی SPI، (SPI) و بیت وقفه ی سراسری فعال باشند، یک وقفه درخواست خواهد شد. دو شیفت رجیستر ۸ بیتی در MASTER و SLAVE را می توان به عنوان یک شیفت رجیستر چرخشی ۱۶ بیتی در نظر گرفت که همزمان با هم کار می کنند به این صورت که در طول هشت پالس ساعت SPI، داده های MASTER و SLAVE با هم عوض می شوند.

در SPI در حالت ارسال تا هنگامی که داده ی قبلی به طور کامل ارسال نشده باشد، نمی توان در رجیستر SPDR مقداری نوشت و زمان دریافت باید بلافاصله بعد از دریافت، اطلاعات را از رجیستر SPDR خواند.

8

مد های SPI

- 🗖 می توان میکروکنترلر را در یکی از دو مد Slave یا Master پیکربندی و استفاده نمود
- مد Master : هنگامی که بیت MSTR در رجیستر High ،SPCR شود، SPI به عنوان SPI به عنوان SPI به عنوان ییکربندی خواهد شد.
- SPI عد SIave و نین مد پین \overline{SS} به عنوان ورودی شناخته می شود. اگر این پین در وضعیت Low قرار بگیرد، \overline{SS} فعال شده و MISO به صورت خروجی توسط کاربر تعریف و بقیه پین ها ورودی می باشند. برای غیر فعال کردن \overline{SS} به صورت خروجی توسط کاربر تعریف و بقیه پین های \overline{SS} ورودی شده و \overline{SS} با High نمود، که در این حالت همه ی پین های \overline{SS} ورودی شده و \overline{SS} با شد.

از این قابلیت می توان به منظور به کارگیری یک Master و چند Slave استفاده کرد.

عملکرد پین SS

Mode	SS Configuration	SS Pin-level	Description
Slave	Always Input	High	Slave deactivated (deselected)
		Low	Slave activated (selected)
Master	Input	High	Master activated (selected)
		Low	Master deactivated, switched to slave mode
	Output	High	Master activated (selected)
		Low	

در مد Master، اگر \overline{ss} به صورت ورودی تعریف شود: باید آن را High کرد تا در عملکرد SPI مشکلی ایجاد نکند. ولی اگر این پین از خارج Low شود، رابط SPI آن را به عنوان فرمانی برای رفتن به مد Slave تلقی می کند و وارد مدعود Slave شده و سخت افزار SPI عملیات زیر را انجام می دهد: (ادامه در اسلاید بعد)

10

ادامه ...

- MOSI فورد مد SIave شود، که در رجیستر SPCR پاک شده تا SPI وارد مد SIave شود، که در نتیجه ی این عمل SPCR و $\rm SPCR$.1. SPCK
- 2. پرچم SPIF بالا رفته و اگر وقفه ی SPI و بیت فعال ساز وقفه سراسر فعال باشند، روتین سرویس وقفه به اجرا در خواهد آمد.

در شرایطی که AVR برای مد MASTER، پیکربندی شده باشد و از High ماندن \overline{ss} مطمئن نباشیم، باید وضعیت بیت MSTR، قبل از نوشته شدن یک بایت جدید توسط روتین وقفه چک شود که آیا یک شده است یا نه. همچنین بعد از اینکه بیت Master توسط Low شدن \overline{ss} پاک شود باید این بیت دوباره توسط اپلیکیشن فعال شود تا به مد Master برویم.

SPI حمک Slave 1 و چند و Master و چند و Master و چند و Master و چند و Slave 1 و چند و Slave التفاده نمود.

Slave التفاده نمود و Master و چند و Master و چند و Master و چند و Master و Slave التفاده نمود و Master و چند و Master و Slave و Sla

Slave 3 SCLK MOSI Slave ها را High می کند تا با ایجاد یک کانال

ارتباطی شروع به تبادل اطلاعات نمایند.

بیت های رجیستر SPCR

6. SPE (SPI Enable)

هنگامی که این بیت یک باشد، رابط SPI فعال خواهد شد.

5. DORD (Data Order)

اگر DORD=1 باشد ابتدا بیت LSB ارسال می شود.

اگر DORD=0 باشد ابتدا بیت MSB ارسال می شود.

4. MSTR (Master/Slave Select)

اگر MSTR=1 باشد: مد

اگر MSTR=0 باشد : مد Slave

14

بیت های رجیستر SPCR

3. CPOL (Clock Polarity)

این بیت وضعیت پین SCK را در حالت Idle مشخص می کند. اگر CPOL یک باشد، پین SCK یک خواهد بود و اگر صفر باشد پین SCK یک خواهد شد. پین SCK نیز صفر خواهد شد.

2. CPHA (Clock Phase)

این بیت مشخص می کند که اطلاعات برروی پایه های MOSI یا MISO در لبه ی پایین رونده پالس ساعت، معتبر است یا در لبه ی بالا رونده.

CPHA=1 در لبه ی پایین رونده و CPHA=0 در لبه ی بالا رونده

1,0. SPRO, SPR1 (SPI Clock Rate Select)

به کمک این دو بیت و بیت SPI2X در رجیستر SPSR می توان فرکانس پالس ساعت تولیدی SPI برروی پین SCK را برای SCK می SPIZX تعیین نمود. این دو بیت تاثیری روی Slave ندارند.

1.5

بیت های رجیستر SPCR

جدول زیر روابط بین SCK و فرکانس نوسان ساز (fosc) را نشان می دهد.

SPI2X	SPR1	SPR0	SCK Frequency
0	0	0	f _{osc} /4
0	0	1	f _{osc} /16
0	1	0	f _{osc} /64
0	1	1	f _{osc} /128
1	0	0	f _{osc} /2
1	0	1	f _{osc} /8
1	1	0	f _{osc} /32
1	1	1	f _{osc} /64

14

معرفی رجیسترهای SPI (2)

SPSR (SPI Status Register) رجیستر ا

این رجیستر برای اطلاع از وضعیت خط باس SPI است و همچنین پرچم وقفه در این رجیستر فعال می شود.

Bit	7	6	5	4	3	2	1	0	
	SPIF	WCOL	ı	-	-	-	-	SPI2X	SPSR
Read/Write	R	R	R	R	R	R	R	R/W	ı
Initial Value	0	0	0	0	0	0	0	0	

بیت های رجیستر SPSR

7. SPIF (SPI Interrupt Flag)

زمانی که ارسال داده به پایان رسید، پرچم SPIF بالا می رود. در این موقع اگر بیت SPIE در رجیستر SPCR و بیت وقفه سراسری فعال باشد، یک وقفه تولید می شود. در زمان اجرای سرویس وقفه، این پرچم پاک خواهد شد. این بیت با اولین خواندن رجیستر SPSR، پاک شده و سپس می توان به رجیستر داده (SPDR) دسترسی یافت.

6. WCOL (Write Collision Flag)

اگر در زمان انتقال داده، در رجیستر SPDR مقداری نوشته شود، بیت WCOL یک شده که نشان دهنده ی برخورد به هنگام نوشتن است. بیت WCOL با اولین خواندن رجیستر SPSR یاک می شود.

5..1. Bits

این بیت ها برای مصارف بعدی رزرو شده و همیشه صفر را بر میگردانند.

18

بیت های رجیستر SPSR

O. SPI2X (SPI Double Speed Mode)

با یک شدن این بیت، سرعت پالس ساعت SPI در حالت Master دو برابر خواهد شد. البته این بیت فقط در بعضی AVR ها وجود دارد.

معرفی رجیسترهای SPI (3)

SPDR (SPI Data Register) جيستر 🚨

از رجیستر SPDR به منظور نوشتن و خواندن جهت ارسال و دریافت در SPI استفاده می شود. با نوشتن درون این رجیستر ارسال داده آغاز شده و خواندن از آن باعث خوانده شدن بافر شیفت رجیستر می شود.

Bit	7	6	. 5	. 4	3	2	. 1	. 0	_
	MSB							LSB	SPDR
Read/Write	R/W								
Initial Value	X	Χ	Χ	X	X	X	X	X	Undefined

20

مدهای اطلاعات

با ترکیب دو بیت CPOL و CPHA چهار مد اطلاعاتی طبق جدول زیر به وجود می آید.

	Leading Edge	Trailing Edge	SPI Mode
CPOL = 0, CPHA = 0	Sample (Rising)	Setup (Falling)	0
CPOL = 0, CPHA = 1	Setup (Rising)	Sample (Falling)	1
CPOL = 1, CPHA = 0	Sample (Falling)	Setup (Rising)	2
CPOL = 1, CPHA = 1	Setup (Falling)	Sample (Rising)	3

در حالت کلی باید گفت وقتی CPHA=0 است، از داده در اولین تغییرات لبه ی clockنمونه برداری می شود. (Leading Edge) در حالیکه وقتی CPHA=1 باشد، از داده در دومین تغییرات لبه ی clockنمونه برداری می شود. (Trailing Edge). برون توجه به اینکه لبه ی clock است!

