ریز پردازنده (میکروکنترلرهای AVR) وقفه ها

محسن راجي

دانشگاه شیراز بخش مهندسی و علوم کامپیوتر



وقفه ها

- وقفه مکانیزمی را برای پاسخ گویی به برخی وقایع لحظهای فراهم می کند
- برنامه ای که CPU در زمان رخداد وقفه به آن رجوع میکند، روتین سرویس وقفه (ISR) نام دارد
- ISR هر وقفه در جایی از حافظه ذخیره می شود که آدرس شروع آن را اصطلاحا آدرس بردار وقفه می گویند

وقفه ها

- میکرو کنترلر به محض دریافت وقفه مراحل زیر را انجام می دهد:
 - دستوری را که در حال اجرای آن می باشد به اتمام می رساند
 - آدرس دستور العمل بعدی را در پشته ذخیره می کند
- به جدول بردار وقفه (Interrupt Vector Table: IVT) مراجعه نموده و آدرس بردار وقفه (آدرس شروع ISR مربوط به وقفه رخ داده) را به دست می آورد
- با انجام پرشی به آدرس به دست آمده در مرحله قبل، دستورات ISR را تا رسیدن به دستور RETI (بازگشت از وقفه) اجرا می کند
- پس از اجرای RETI، آدرس دستور بعدی از پشته استخراج شده و اجرای برنامه از سر گرفته می شود

جدول بردار وقفه

ector No.	Program Address ⁽²⁾	Source	Interrupt Definition
1	\$000(1)	RESET	External Pin, Power-on Reset, Brown-out Reset, Watchdog Reset, and JTAG AVR Reset
2	\$002	INT0	External Interrupt Request 0
3	\$004	INT1	External Interrupt Request 1
4	\$006	TIMER2 COMP	Timer/Counter2 Compare Match
5	\$008	TIMER2 OVF	Timer/Counter2 Overflow
6	\$00A	TIMER1 CAPT	Timer/Counter1 Capture Event
7	\$00C	TIMER1 COMPA	Timer/Counter1 Compare Match A
8	\$00E	TIMER1 COMPB	Timer/Counter1 Compare Match B
9	\$010	TIMER1 OVF	Timer/Counter1 Overflow
10	\$012	TIMER0 OVF	Timer/Counter0 Overflow
11	\$014	SPI, STC	Serial Transfer Complete
12	\$016	USART, RXC	USART, Rx Complete
13	\$018	USART, UDRE	USART Data Register Empty
14	\$01A	USART, TXC	USART, Tx Complete
15	\$01C	ADC	ADC Conversion Complete
16	\$01E	EE_RDY	EEPROM Ready
17	\$020	ANA_COMP	Analog Comparator
18	\$022	TWI	Two-wire Serial Interface
19	\$024	INT2	External Interrupt Request 2
20	\$026	TIMERO COMP	Timer/Counter0 Compare Match
21	\$028	SPM_RDY	Store Program Memory Ready


پیاده سازی جدول بردار وقفه در حافظه

Address	Labels	Code		C	omments
\$000		jmp	RESET	ï	Reset Handler
\$002		jmp	EXT_INT0	;	IRQ0 Handler
\$004		jmp	EXT_INT1	;	IRQ1 Handler
\$006		jmp	TIM2_COMP	ï	Timer2 Compare Handler
\$008		jmp	TIM2_OVF	;	Timer2 Overflow Handler
\$00A		jmp	TIM1_CAPT	;	Timerl Capture Handler
\$00C		jmp	TIM1_COMPA	ï	Timer1 CompareA Handler
\$00E		jmp	TIM1_COMPB	;	Timerl CompareB Handler
\$010		jmp	TIM1_OVF	;	Timer1 Overflow Handler
\$012		jmp	TIMO_OVF	;	Timer0 Overflow Handler
\$014		jmp	SPI_STC	;	SPI Transfer Complete Handler
\$016		jmp	USART_RXC	;	USART RX Complete Handler
\$018		jmp	USART_UDRE	;	UDR Empty Handler
\$01A		jmp	USART_TXC	;	USART TX Complete Handler
\$01C		jmp	ADC	;	ADC Conversion Complete Handler
\$01E		jmp	EE_RDY	;	EEPROM Ready Handler
\$020		jmp	ANA_COMP	;	Analog Comparator Handler
\$022		jmp	TWSI	;	Two-wire Serial Interface Handler
\$024		jmp	EXT_INT2	;	IRQ2 Handler
\$026		jmp	TIMO_COMP	;	Timer0 Compare Handler
\$028		jmp	SPM_RDY	;	Store Program Memory Ready Handler
;					
\$02A	RESET:	ldi	r16, high (RAMEND)	;	Main program start
\$02B		out	SPH,r16	;	Set stack pointer to top of RAM
\$02C		ldi	r16,low(RAMEND)		
\$02D		out	SPL,r16		
\$02E		sei		;	Enable interrupts
\$02F		<inst< td=""><td>r> xxx</td><td></td><td></td></inst<>	r> xxx		

وقفه های خارجی (External Interrupts)

- وقفه های میکروکنترلر
- داخلی: ناشی از اجزای داخلی میکرو مانند تایمر/کانتر (سرریز در تایمر)، مبدل آنالوگ به دیجیتال (اتمام کار تبدیل)، پورت سریال (اتمام فرآیند ارسال یا دریافت)، مقایسه کننده آنالوگ و ...
 - خارجی: دستگاه های جانبی یا کاربر
- میکروکنترلر های AVR حداکثر از ۷ منبع خارجی وقفه پشتیبانی می کنند که توسط پینهای INTO:7 راه اندازی می شوند

پایه های وقفه های خارجی در ATmega16




7

وقفه های خارجی (External Interrupts)

- وقفه های خارجی می توانند با یک لبه پایین رونده یا بالارونده و یا سطح پایین فعال (تحریک trigger) شوند
 - تنظیم نحوه تحریک وقفه ها: به کمک رجیسترهای MCUCR, MCUCSR

فعال كردن وقفه ها

- فعال نمودن وقفه سراسری
- قبل از به کارگیری وقفه ها باید بیت فعال ساز وقفه سراسری (I) در رجیستر وضعیت SREG را فعال نمود



9

رجیستر کنترل (MCUCR)

• شامل بیت های کنترل کننده نحوه دریافت وقفه می باشد

Bit	7	6	5	4	3	2	1	0	_
	SM2	SE	SM1	SM0	ISC11	ISC10	ISC01	ISC00	MCUCR
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	•
Initial Value	0	0	0	0	0	0	0	0	

(10

رجیستر کنترل(MCUCR)

• بيتهاى ISC<mark>0</mark>0 و ISC<mark>0</mark>1

•از این بیت ها جهت تعیین نحوه دریافت وقفه خارجی روی لبه، حساس به سطح و یا حساس به هر تغییری روی پین INTO استفاده می شود (طبق جدول زیر)

Table 35. Interrupt 0 Sense Control

ISC01	ISC00	Description
0	0	The low level of INT0 generates an interrupt request.
0	1	Any logical change on INT0 generates an interrupt request.
1	0	The falling edge of INT0 generates an interrupt request.
1	1	The rising edge of INT0 generates an interrupt request.

11

رجیستر کنترل(MCUCR)

• بيتهاى ISC10 و ISC<u>1</u>1

• وظیفه این بیت ها مانند بیت های ISC00 و ISC01 است اما برای INT1 (طبق جدول زیر)

Table 34. Interrupt 1 Sense Control

ISC11	ISC10	Description
0	0	The low level of INT1 generates an interrupt request.
0	1	Any logical change on INT1 generates an interrupt request.
1	0	The falling edge of INT1 generates an interrupt request.
1	1	The rising edge of INT1 generates an interrupt request.

(12

رجیستر کنترل و وضعیت (MCUCSR)

- ISC2
- •این بیت به منظور تعیین نحوه دریافت INT2 استفاده می شود
 - INT2 فقط حساس به لبه است
- اگر صفر باشد INT2 با لبه پایین رونده دریافت می شود و اگر یک باشد با لبه بالا رونده دریافت می شود.

JTD	ISC2	-	JTRF	WDRF	BORF	EXTRF	PORF	MCUCSR

13

رجيستر كنترل وقفه عمومی(GICR)

- به کمک این رجیستر میتوان وقفه های خارجی را فعال یا غیرفعال نمود
- بیت های INT2 ، INT1 ،INT0 بیت فعال ساز وقفه خارجی که از طریق پایه هایی به همین نام دریافت می شوند
- اگر هر کدام از بیت های INT2 ، INT1 ،INT0 صفر باشد، وقفه خارجی مربوط به پایه مربوطه غیرفعال می شود
 - اگر هر كدام از اين بيت ها يك باشند، وقفه مربوطه فعال مي شود

	Bit	7	6	5	4	3	2	1	0	_
		INT1	INT0	INT2	-	_	-	IVSEL	IVCE	GICR
	Read/Write	R/W	R/W	R/W	R	R	R	R/W	R/W	•
(14)	Initial Value	0	0	0	0	0	0	0	0	

رجیستر پرچم وقفه عمومی (GIFR)

Bit	7	6	5	4	3	2	1	0	
	INTF1	INTF0	INTF2	-	-	_	-	-	GIFR
Read/Write	R/W	R/W	R/W	R	R	R	R	R	•
Initial Value	0	0	0	0	0	0	0	0 []N	111

- زمانی که یک وقفه (طبق تنظیمات ISC10:11) روی پایه INT1 رخ دهد بیت INTF1 یک خواهد شد
- در این حالت، اگر بیت I در SREG و بیت INT1 در GICR یک باشند،
 CPU به آن وقفه سرویس دهی خواهد کرد (یعنی به محل بردار وقفه پرش خواهد کرد)
- این پرچم در حین اجرای وقفه پاک می شود. زمانی که INT1 به صورت یک وقفه سطح پیکربندی شده باشد ، بصورت خودکار صفر می شود
 - مشابه این عملکرد برای INT0 و INT2 نیز وجود دارد

15

اولویت بندی وقفه های همزمان

- اگر چندین وقفه (داخلی و خارجی) با هم رخ دهند، اولویت بندی بین
 آن ها با توجه به موقعیت آن ها در جدول بردار وقفه تعیین می شود
 - هر چه در جدول بردار وقفه بالاتر باشد (عدد بردار vector number وقفه کوچکتر) اولویت بالاتری خواهد داشت

 کوچکتر) اولویت بالاتری خواهد داشت

Ve	ctor No.	Program Address ⁽²⁾	Source	Interrupt Definition
	1	\$000(1)	RESET	External Pin, Power-on Reset, Brown-out Reset, Watchdog Reset, and JTAG AVR Reset
	2	\$002	INTO	External Interrupt Request 0
	3	\$004	INT1	External Interrupt Request 1
	4	\$006	TIMER2 COMP	Timer/Counter2 Compare Match
	5	\$008	TIMER2 OVF	Timer/Counter2 Overflow
	6	\$00A	TIMER1 CAPT	Timer/Counter1 Capture Event
	7	\$00C	TIMER1 COMPA	Timer/Counter1 Compare Match A
	8	\$00E	TIMER1 COMPB	Timer/Counter1 Compare Match B
	9	\$010	TIMER1 OVF	Timer/Counter1 Overflow
	10	\$012	TIMERO OVF	Timer/Counter0 Overflow
	11	\$014	SPI, STC	Serial Transfer Complete
	12	\$016	USART, RXC	USART, Rx Complete
	13	\$018	USART, UDRE	USART Data Register Empty
	14	\$01A	USART, TXC	USART, Tx Complete
	15	\$01C	ADC	ADC Conversion Complete
	16	\$01E	EE_RDY	EEPROM Ready
	17	\$020	ANA_COMP	Analog Comparator
	18	\$022	TWI	Two-wire Serial Interface
	19	\$024	INT2	External Interrupt Request 2
	20	\$026	TIMERO COMP	Timer/Counter0 Compare Match
	21	\$028	SPM_RDY	Store Program Memory Ready

نکته تکمیلی • ملاحظات استفاده از وقفه ها در مدهای مختلف sleep

Table 14. Active Clock Domains and Wake Up Sources in the Different Sleep Modes

	Active Clock domains					Oscilla	tors	Wake-up Sources					
Sleep Mode	clk _{CPU}	clk _{flash}	clk _{IO}	clk _{ADC}	clk _{asy}	Main Clock Source Enabled	Timer Osc. Enabled	INT2 INT1 INT0	TWI Address Match	Timer 2	SPM / EEPROM Ready	ADC	Other I/O
Idle			Х	Х	Х	×	X ⁽²⁾	Х	Х	Х	Х	Х	Х
ADC Noise Redu- ction				х	x	x	X ⁽²⁾	X ⁽³⁾	×	x	×	х	
Power Down								X ⁽³⁾	x				
Power Save					X ⁽²⁾		X ⁽²⁾	X ⁽³⁾	х	X ⁽²⁾			
Standby ⁽¹⁾						х		X ⁽³⁾	Х				
Exten- ded Standby ⁽¹⁾					X ⁽²⁾	х	X ⁽²⁾	X ⁽³⁾	х	X ⁽²⁾			

Notes: 1. External Crystal or resonator selected as clock source.
2. If AS2 bit in ASSR is set.
3. Only INT2 or level interrupt INT1 and INT0.