

BÁO CÁO BÀI TẬP

# Ngôn ngữ mô tả phần cứng & FPGA

 $H\hat{\tilde{o}}$  Đức  $V\tilde{u}$ 

Ngày 14 tháng 5 năm 2024




# Sinh viên thực hiện 106200284 - Hồ Đức Vũ - 20KTMT2 Giáo viên hướng dẫn TS. Huỳnh Việt Thắng Môn học Ngôn ngữ mô tả phần cứng & FPGA Xuất bản Đà Nẵng, Ngày 14 tháng 5 năm 2024 Số trang 12

# Mục lục

1	Sequence Detector		
	1.1	Sơ đồ khối của hệ thống	2
	1.2	Giản đồ máy trạng thái	2
	1.3	Chương trình thiết kế (sequence_detector_2.v)	3
	1.4	Chương trình Test Bench (sequence_detector_2_tb.v)	4
	1.5	Kết quả mô phỏng trên phần mềm Icarus	5
	1.6	Kết luận	5
2	Counter to 10		
	2.1	Sơ đồ khối của hệ thống	5
	2.2	ASM chart	6
	2.3	Chương trình thiết kế (counter_to_10.v)	6
	2.4	Chương trình Test Bench (counter_to_10_tb.v)	7
	2.5	Kết quả mô phỏng trên phần mềm Icarus	8
	2.6	Kết luận	8
3	Cot	inter to 100	9
	3.1	Sơ đồ khối của hệ thống	9
	3.2		9
	3.3	Chương trình thiết kế (counter_to_100.v)	10
	3.4	Chương trình Test Bench (counter_to_100_tb.v)	
	3.5	Kết quả mô phỏng trên phần mềm Icarus	
	2.6		11


# 1 Sequence Detector

# 1.1 Sơ đồ khối của hệ thống



Hình 1.1: Sơ đồ khối của hệ thống.

# 1.2 Giản đồ máy trạng thái



Hình 1.2: Giản đồ máy trạng thái mạch Sequence Detector.

- Mạch có 1 tín hiệu đầu vào w, 1 tín hiệu đầu ra z, 1 tín hiệu clock clk sườn lên và 1 tín hiệu reset mức cao.
- Tín hiệu đầu ra z=1 khi tín hiệu đầu vào có chuỗi w=1001 hoặc w=101. Nếu trường hợp khác thì z=0.

#### 1.3 Chương trình thiết kế (sequence\_detector\_2.v)

```
module sequence_detector_2(w, z, clk, reset);
2
    input wire w, clk, reset;
    output z;
5
    localparam [2:0] a = 0, //00
6
                        b = 1, // 01
                        c = 2, // 10
8
                        d = 3, // 11
9
                        e = 4; // 100
10
11
    reg [2:0] state_reg, state_next;
12
13
    always @(posedge clk)
14
       if (reset) begin
15
         state_reg <= a;
16
       end
17
18
       else
         state_reg <= state_next;</pre>
19
20
    assign z = (state_reg == d) ? 1 : 0;
^{21}
22
    always @(state_reg or w)
23
       case(state_reg)
24
         a: begin
25
          if(w)
27
            state_next = b;
28
             state_next = state_reg;
29
         end
30
         b:
31
         begin
32
         if(w)
33
           state_next = a;
34
35
           state_next = c;
36
37
         end
38
         c:
         begin
39
         if (w) begin
40
           state_next = d;
41
42
         else begin
43
           state_next = e;
44
           \verb"end"
45
         end
46
         d:
47
         begin
48
           if (w)
```

```
state_next = b;
50
51
            else
              state_next = c;
52
         end
53
         e:
54
         begin
            if(w) begin
56
              state_next = d;
57
58
            end
59
            else begin
60
              state_next = a;
            end
61
         end
62
       endcase
64 endmodule
```

#### 1.4 Chương trình Test Bench (sequence\_detector\_2\_tb.v)

```
'timescale 1ns/ 10ps
  'include "sequence_detector_2.v"
3
4 module sequence_detector_2_tb;
    reg w, clk, reset;
6
    wire z;
    localparam T = 20;
    sequence_detector_2 detector(.w(w), .z(z), .clk(clk),.reset(reset));
9
10
    always
11
    begin
12
    clk = 1'b1;
13
    #(T/4);
14
    clk = 1'b0;
15
    \#(T/4);
16
    \verb"end"
17
18
    initial
19
    begin
20
       $dumpfile("sequence_detector_2_tb.vcd");
21
       $dumpvars(0, sequence_detector_2_tb);
22
23
24
    initial
25
26
    begin
      reset = 1; w = 0;
27
28
      \#(T/2); reset <= 0; w <= 0;
29
      \#(T/2); w <= 1;
30
      \#(T/2); w \le 0;
31
       \#(T/2); w \le 0;
32
      \#(T/2); w <= 1;
33
34
      \#(T/2); w <= 1;
35
       \#(T/2); w \le 0;
36
      \#(T/2); w \le 1;
37
38
       #(T/2); reset <= 1;
39
```

```
\#(T/2); reset <= 0;
40
       \#(T/2); w \le 0;
41
       \#(T/2); w \le 0;
42
       \#(T/2); w <= 1;
43
       \#(T/2); w \le 1;
44
45
       \#(T/2); reset <= 1;
46
       \#(T/2); reset <= 0;
47
       \#(T/2); w \le 0;
48
49
       \#(T/2); w <= 1;
50
       \#(T/2); w <= 1;
       #(T*4); $finish;
51
     end
52
  endmodule
```

### 1.5 Kết quả mô phỏng trên phần mềm Icarus



Hình 1.3: Dạng sóng tín hiệu mô phòng mạch Sequence Detector.

#### 1.6 Kết luận

Mạch hoạt động với đầu ra tương ứng so với đầu vào theo nguyên lý hoạt động của mạch. Đối với đầu vào w có giá trị liên tục 1001 thì đầu ra z=1, với đầu vào w có giá trị liên tục 101 thì đầu ra z cũng là 1, các trường hợp còn lại thì z=0. Giá trị w có 2 chuỗi 1001 và 101 liên tục thì đầu ra z vẫn hoạt động đúng theo nguyên lý mạch.

Mạch có thể được ứng dụng trong việc xử lý chuổi tín hiện, đông bộ hóa trong truyền tín hiệu số và cũng có thể được ứng dụng trong việc kiểm tra và xác minh thông tin trong mạch số.


#### 2 Counter to 10

### 2.1 Sơ đồ khối của hệ thống

Thiết kế module đếm 10 thực hiện mạch đếm đồng bộ đếm 10 (từ 0 đến 9) cho phép đếm lên/xuống với các tín hiệu vào như sau:


- Clk: xong clock tác động theo sườn lên.
- reset: tín hiệu xóa bô đếm về 0, mức tích cư là 1.
- D: tín hiệu điều khiển chiều đếm, D=0 đếm lên, D=1 đếm xuống.
- Q: tín hiệu ra, lưu giữ giá tri đếm.

- C: tín hiệu ra báo cho biết bộ đếm tràn khi đếm lên hoặc xuống, có 2 trường hợp:
  - Đếm lên: C = 1 khi bộ đếm đang đếm lên và giá trị bộ đếm chuyển từ 9 sang 0, ngược lại C = 0.
  - Đếm xuống: C=1 khi bộ đếm đang đếm xuống với giá trị bộ đếm chuyển từ 0 sang 9, ngược lại C=0.



Hình 2.1: Sơ đồ khối của hệ thống.

#### 2.2 ASM chart



Hình 2.2: ASM Chart thể hiện nguyên lý hoạt động của mạch counter to 10.

# 2.3 Chương trình thiết kế (counter\_to\_10.v)


```
n module counter_to_10(clk, reset, up_down, count, carry);
2
    input wire clk, reset, up_down;
3
    output reg carry;
    output reg[3:0] count;
    always @(posedge clk)
    begin
       if(reset) begin
         count = 4, b0;
         carry = 0;
11
       end
12
       if(up_down) begin
13
         if(count == 4'b0) begin
14
           count <= 4'b1001;
15
           carry <= 1'b1;
16
         end
17
         else begin
           count <= count - 4'b1;</pre>
19
           carry <= 0;
20
21
         end
       end
22
       else begin
23
         if(count == 4'b1001) begin
24
           count <= 4'b0;
25
           carry <= 1'b1;
         end
27
         else begin
28
           count <= count + 4'b1;</pre>
29
           carry <= 0;
30
         end
31
       end
32
    end
34 endmodule
```

#### 2.4 Chương trình Test Bench (counter\_to\_10\_tb.v)

```
'timescale 1ns/1ns
  'include "counter_to_10.v"
  module counter_to_10_tb();
    reg clk, reset, d;
    wire c;
    wire[3:0] q;
    localparam T = 20;
9
    //module counter_to_10(clk, reset, up_down, count, carry);
10
    counter_to_10 counter (clk, reset, d, q, c);
    always
12
    begin
13
      clk = 1'b1;
14
15
      \#(T/4);
      clk = 1'b0;
16
      \#(T/4);
^{17}
    \verb"end"
18
19
```

```
initial
20
21
     begin
     $dumpfile("counter_to_10_tb.vcd");
22
     $dumpvars(0, counter_to_10_tb);
23
24
25
     initial
26
     begin
27
       reset <= 1; d <= 0;
28
29
       #(T)
       \#(T/2); reset <= 0; d <=0;
30
       \#(T*5);
31
       reset <= 1;
32
       \#(T/2); reset <= 0; d <=1;
33
       \#(T*5);
34
       \#(T/2); d <=0;
35
       \#(T*2); d <=1;
36
       \#(T); d <=0;
37
       \#(T*3); d<=1;
38
39
40
       #(T*4); $finish;
41
  endmodule
42
```

### 2.5 Kết quả mô phỏng trên phần mềm Icarus




Hình 2.3: Dạng sóng tín hiệu mô phòng mạch counter to 10.

# 2.6 Kết luận

Mạch hoạt động với đầu ra tương ứng so với đầu vào theo nguyên lý hoạt động của mạch. Khi tín hiệu reset ở mức cao, giá trị của q quay về lại giá trị ban đầu là 0 và khi reset ở mức thấp thì nó không tác động đến đầu ra q. Khi tín hiệu đầu vào d ở mức thấp, giá trị q được đếm tăng dần đều, khi q=9 và vẫn đếm lên thì q được chuyển sang giá trị 0, tín hiệu đầu ra c lúc này =1. Khi tín hiệu đầu vào d ở mức cao, giá trị q được đếm giảm dần đều, khi q=0 và vẫn đếm xuống thì q lúc này có giá trị là 9 và tín hiệu c=1. Thử thay đổi giá trị d liên tự từ d lên d0 và d0 thì giá trị đầu ra d0 thì giá trị đầu ra d1 theo giá trị đầu vào d2 động của mạch.


# 3 Counter to 100

# 3.1 Sơ đồ khối của hệ thống



Hình 3.1: Sơ đồ khối của hệ thống

#### 3.2 ASM chart



Hình 3.2: ASM chart biểu diễn nguyên lý hoạt động của mạch counter to 100.

### 3.3 Chương trình thiết kế (counter\_to\_100.v)

```
module counter_to_100(clk, reset, up_down, count10, count100, carry10, carry100);
2
3
    input wire clk, reset, up_down;
    output reg carry10, carry100;
    output reg[3:0] count10, count100;
    always @(posedge clk or posedge reset)
    begin
      if(reset) begin
9
         count10 = 4'b0; count100 = 4'b0;
10
         carry10 = 1'b0; carry100 = 1'b0;
11
12
       if(up_down) begin
13
         if(count10 == 4'b1001) begin
14
           carry10 = 1'b1;
15
16
           count10 <= 4'b0;
         end
17
         else begin
18
           carry10 = 1'b0;
19
           count10 <= count10 + 4'b1;</pre>
20
21
         if(carry10 == 1'b1) begin
22
           if (count100 == 4'b1001) begin
           count100 <= 4'b0;
24
           carry100 = 1'b1;
25
26
           end
           else begin
27
             count100 <= count100 + 4'b1;</pre>
28
             carry100 = 1'b0;
29
30
           end
         end
31
       end
32
       else begin
33
         if(count10 == 4'b0) begin
34
35
           carry10 = 1'b1;
           count10 <= 4'b1001;
36
37
         end
         else begin
           count10 <= count10 - 4'b1;</pre>
39
           carry10 = 0;
40
         end
41
         if(carry10 == 1) begin
42
           if (count100 == 4'b0) begin
43
             count100 <= 4'b1001;
44
             carry100 = 1;
^{45}
           end
46
           else begin
47
             count100 <= count100 - 4'b1;</pre>
48
              carry100 = 0;
49
           end
50
         end
51
       end
52
    end
54 endmodule
```

#### 3.4 Chương trình Test Bench (counter\_to\_100\_tb.v)

```
'timescale 1ns/1ns
  'include "counter to 100.v"
3
  module counter_to_100_tb();
    reg clk, reset, up_down;
    wire carry10, carry100;
6
    wire[3:0] count10, count100;
    localparam T = 20;
9
    //module counter_to_100(clk, reset, up_down, count10, count100, carry10,
10
        carry100);
    counter_to_100 countBlock (clk, reset, up_down, count10, count100, carry10,
11
        carry100);
12
    always
13
14
    begin
      clk = 1'b1;
15
      \#(T/4);
16
      clk = 1'b0;
17
18
      \#(T/4);
19
20
    initial
21
    begin
22
    $dumpfile("counter_to_100_tb.vcd");
23
    $dumpvars(0, counter_to_100_tb);
24
25
26
    initial
27
    begin
28
29
      \#(T/2) reset <= 1;
      #(T/2); reset <= 0; up_down <=1;
30
      \#(T*10);
31
      //reset <= 1;
32
      #(T); up_down <=0;
33
34
      #(T*10);
      up_down <= 1;
35
      \#(T*2) up_down <= 0;
36
      #(T*4); $finish;
37
    end
38
  endmodule
39
```

#### 3.5 Kết quả mô phỏng trên phần mềm Icarus

Dạng sóng mô phỏng được biểu diện tại hình 3.3 tại trang 12.

### 3.6 Kết luận

Mạch hoạt động với đầu ra tương ứng so với đầu vào theo nguyên lý hoạt động của mạch. Khi tín hiệu reset ở mức cao, giá trị của count 10 và count 100 quay về lại giá trị ban đầu là 0 và khi reset ở mức thấp thì nó không tác động đến giá trị các đầu ra. Khi tín hiệu đầu vào up\_down ở mức thấp, giá trị count 10 và count 100 được đếm giảm dần đều, khi count 10=0 và vẫn đếm xuống thì count 10 được chuyển sang giá trị 9, tín hiệu đầu ra carry 10 lúc này =1, count 100 sẽ tăng lên 1 giá



Hình 3.3: Dạng sóng tín hiệu mô phòng mạch counter to 100.

trị, tương tự như count 10, nếu count 100 = 0 thì nó sẽ chuyển về 9 và carry 100 = 1. Khi tín hiệu đầu vào up\_down ở mức cao, giá trị count 10 và count 100 được đếm tăng dần đều, khi count 10 = 9 và vẫn đếm lên thì count 10 được chuyển sang giá trị 0, tín hiệu đầu ra carry 10 lúc này = 1, count 100 sẽ tăng lên 1 giá trị, nếu count 100 = 9 thì nó sẽ chuyển về 0 và carry 100 = 1. Thử thay đổi giá trị d liên tự từ 0 lên 1 và 1 về 0 thì giá trị các đầu ra thay đổi theo giá trị đầu vào đúng theo nguyên lý hoạt động của mạch.