



BÁO CÁO BÀI TẬP

# Ngôn ngữ mô tả phần cứng & FPGA

*Hồ Đức Vũ*

Ngày 14 tháng 5 năm 2024



---

Sinh viên thực hiện  
106200284 - Hồ Đức Vũ - 20KTMT2

---

Giáo viên hướng dẫn  
TS. Huỳnh Việt Thắng

---

Môn học  
Ngôn ngữ mô tả phần cứng & FPGA

---

Xuất bản  
Đà Nẵng, Ngày 14 tháng 5 năm 2024

Số trang  
**12**


---

## Mục lục

<b>1</b>	<b>Sequence Detector</b>	<b>2</b>
1.1	Sơ đồ khối của hệ thống	2
1.2	Giản đồ máy trạng thái	2
1.3	Chương trình thiết kế ( <b>sequence_detector_2.v</b> )	3
1.4	Chương trình Test Bench ( <b>sequence_detector_2_tb.v</b> )	4
1.5	Kết quả mô phỏng trên phần mềm Icarus	5
1.6	Kết luận	5
<b>2</b>	<b>Counter to 10</b>	<b>5</b>
2.1	Sơ đồ khối của hệ thống	5
2.2	ASM chart	6
2.3	Chương trình thiết kế ( <b>counter_to_10.v</b> )	6
2.4	Chương trình Test Bench ( <b>counter_to_10_tb.v</b> )	7
2.5	Kết quả mô phỏng trên phần mềm Icarus	8
2.6	Kết luận	8
<b>3</b>	<b>Counter to 100</b>	<b>9</b>
3.1	Sơ đồ khối của hệ thống	9
3.2	ASM chart	9
3.3	Chương trình thiết kế ( <b>counter_to_100.v</b> )	10
3.4	Chương trình Test Bench ( <b>counter_to_100_tb.v</b> )	11
3.5	Kết quả mô phỏng trên phần mềm Icarus	11
3.6	Kết luận	11


# 1 Sequence Detector

## 1.1 Sơ đồ khối của hệ thống



Hình 1.1: Sơ đồ khối của hệ thống.

## 1.2 Giải đồ máy trạng thái



Hình 1.2: Giải đồ máy trạng thái mạch Sequence Detector.

- Mạch có 1 tín hiệu đầu vào w, 1 tín hiệu đầu ra z, 1 tín hiệu clock clk sườn lên và 1 tín hiệu reset mức cao.
- Tín hiệu đầu ra  $z = 1$  khi tín hiệu đầu vào có chuỗi  $w = "1001"$  hoặc  $w = "101"$ . Nếu trường hợp khác thì  $z = 0$ .

### 1.3 Chương trình thiết kế (**sequence\_detector\_2.v**)

```

1 module sequence_detector_2(w, z, clk, reset);
2
3   input wire w, clk, reset;
4   output z;
5
6   localparam [2:0] a = 0, //00
7                     b = 1, // 01
8                     c = 2, // 10
9                     d = 3, // 11
10                    e = 4; // 100
11
12   reg [2:0] state_reg, state_next;
13
14   always @(posedge clk)
15     if (reset) begin
16       state_reg <= a;
17     end
18     else
19       state_reg <= state_next;
20
21   assign z = (state_reg == d) ? 1 : 0;
22
23   always @(state_reg or w)
24     case(state_reg)
25       a: begin
26         if(w)
27           state_next = b;
28         else
29           state_next = state_reg;
30       end
31       b:
32       begin
33         if(w)
34           state_next = a;
35         else
36           state_next = c;
37       end
38       c:
39       begin
40         if (w) begin
41           state_next = d;
42         end
43         else begin
44           state_next = e;
45         end
46       end
47       d:
48       begin
49         if (w)

```

```

50         state_next = b;
51     else
52         state_next = c;
53     end
54 e:
55     begin
56         if(w) begin
57             state_next = d;
58         end
59         else begin
60             state_next = a;
61         end
62     end
63 endcase
64 endmodule

```

## 1.4 Chương trình Test Bench ([sequence\\_detector\\_2\\_tb.v](#))

```

1  `timescale 1ns/ 10ps
2  `include "sequence_detector_2.v"
3
4  module sequence_detector_2_tb;
5
6      reg w, clk, reset;
7      wire z;
8      localparam T = 20;
9      sequence_detector_2 detector(.w(w), .z(z), .clk(clk),.reset(reset));
10
11     always
12     begin
13         clk = 1'b1;
14         #(T/4);
15         clk = 1'b0;
16         #(T/4);
17     end
18
19     initial
20     begin
21         $dumpfile("sequence_detector_2_tb.vcd");
22         $dumpvars(0, sequence_detector_2_tb);
23     end
24
25     initial
26     begin
27         reset = 1; w = 0;
28
29         #(T/2); reset <= 0; w <= 0;
30         #(T/2); w <= 1;
31         #(T/2); w <= 0;
32         #(T/2); w <= 0;
33         #(T/2); w <= 1;
34
35         #(T/2); w <= 1;
36         #(T/2); w <= 0;
37         #(T/2); w <= 1;
38
39         #(T/2); reset <= 1;


```

```

40    #(T/2); reset <= 0;
41    #(T/2); w <= 0;
42    #(T/2); w <= 0;
43    #(T/2); w <= 1;
44    #(T/2); w <= 1;
45
46    #(T/2); reset <= 1;
47    #(T/2); reset <= 0;
48    #(T/2); w <= 0;
49    #(T/2); w <= 1;
50    #(T/2); w <= 1;
51    #(T*4); $finish;
52    end
53    endmodule

```

## 1.5 Kết quả mô phỏng trên phần mềm Icarus



Hình 1.3: Dạng sóng tín hiệu mô phỏng mạch Sequence Detector.

## 1.6 Kết luận

Mạch hoạt động với đầu ra tương ứng so với đầu vào theo nguyên lý hoạt động của mạch. Đối với đầu vào  $w$  có giá trị liên tục 1001 thì đầu ra  $z = 1$ , với đầu vào  $w$  có giá trị liên tục 101 thì đầu ra  $z$  cũng là 1, các trường hợp còn lại thì  $z = 0$ . Giá trị  $w$  có 2 chuỗi 1001 và 101 liên tục thì đầu ra  $z$  vẫn hoạt động đúng theo nguyên lý mạch.

Mạch có thể được ứng dụng trong việc xử lý chuỗi tín hiệu, đồng bộ hóa trong truyền tín hiệu số và cũng có thể được ứng dụng trong việc kiểm tra và xác minh thông tin trong mạch số.


# 2 Counter to 10

## 2.1 Sơ đồ khối của hệ thống

Thiết kế module đếm 10 thực hiện mạch đếm đồng bộ đếm 10 (từ 0 đến 9) cho phép đếm lên/xuống với các tín hiệu vào như sau:


- Clk: xung clock tác động theo sườn lên.
- reset: tín hiệu xóa bộ đếm về 0, mức tích cực là 1.
- D: tín hiệu điều khiển chiều đếm,  $D = 0$  đếm lên,  $D = 1$  đếm xuống.
- Q: tín hiệu ra, lưu giữ giá trị đếm.

- C: tín hiệu ra báo cho biết bộ đếm tràn khi đếm lên hoặc xuống, có 2 trường hợp:
  - Đếm lên:  $C = 1$  khi bộ đếm đang đếm lên và giá trị bộ đếm chuyển từ 9 sang 0, ngược lại  $C = 0$ .
  - Đếm xuống:  $C = 1$  khi bộ đếm đang đếm xuống với giá trị bộ đếm chuyển từ 0 sang 9, ngược lại  $C = 0$ .



Hình 2.1: Sơ đồ khối của hệ thống.

## 2.2 ASM chart



Hình 2.2: ASM Chart thể hiện nguyên lý hoạt động của mạch counter to 10.

## 2.3 Chương trình thiết kế (**counter\_to\_10.v**)

```

1 module counter_to_10(clk, reset, up_down, count, carry);
2
3   input wire clk, reset, up_down;
4   output reg carry;
5   output reg[3:0] count;
6
7   always @(posedge clk)
8   begin
9       if(reset) begin
10          count = 4'b0;
11          carry = 0;
12      end
13      if(up_down) begin
14          if(count == 4'b0) begin
15              count <= 4'b1001;
16              carry <= 1'b1;
17          end
18          else begin
19              count <= count - 4'b1;
20              carry <= 0;
21          end
22      end
23      else begin
24          if(count == 4'b1001) begin
25              count <= 4'b0;
26              carry <= 1'b1;
27          end
28          else begin
29              count <= count + 4'b1;
30              carry <= 0;
31          end
32      end
33  end
34 endmodule

```

## 2.4 Chương trình Test Bench (**counter\_to\_10\_tb.v**)

```

1 `timescale 1ns/1ns
2 `include "counter_to_10.v"
3
4 module counter_to_10_tb();
5   reg clk, reset, d;
6   wire c;
7   wire[3:0] q;
8
9   localparam T = 20;
10  //module counter_to_10(clk, reset, up_down, count, carry);
11  counter_to_10 counter (clk, reset, d, q, c);
12  always
13  begin
14      clk = 1'b1;
15      #(T/4);
16      clk = 1'b0;
17      #(T/4);
18  end
19


```






### 3 Counter to 100

#### 3.1 Sơ đồ khối của hệ thống



Hình 3.1: Sơ đồ khối của hệ thống

#### 3.2 ASM chart



Hình 3.2: ASM chart biểu diễn nguyên lý hoạt động của mạch counter to 100.

### 3.3 Chương trình thiết kế (**counter\_to\_100.v**)

```
1 module counter_to_100(clk, reset, up_down, count10, count100, carry10, carry100);
2
3   input wire clk, reset, up_down;
4   output reg carry10, carry100;
5   output reg[3:0] count10, count100;
6
7   always @(posedge clk or posedge reset)
8   begin
9       if(reset) begin
10          count10 = 4'b0; count100 = 4'b0;
11          carry10 = 1'b0; carry100 = 1'b0;
12      end
13      if(up_down) begin
14          if(count10 == 4'b1001) begin
15              carry10 = 1'b1;
16              count10 <= 4'b0;
17          end
18          else begin
19              carry10 = 1'b0;
20              count10 <= count10 + 4'b1;
21          end
22          if(carry10 == 1'b1) begin
23              if (count100 == 4'b1001) begin
24                  count100 <= 4'b0;
25                  carry100 = 1'b1;
26              end
27              else begin
28                  count100 <= count100 + 4'b1;
29                  carry100 = 1'b0;
30              end
31          end
32      end
33      else begin
34          if(count10 == 4'b0) begin
35              carry10 = 1'b1;
36              count10 <= 4'b1001;
37          end
38          else begin
39              count10 <= count10 - 4'b1;
40              carry10 = 0;
41          end
42          if(carry10 == 1) begin
43              if (count100 == 4'b0) begin
44                  count100 <= 4'b1001;
45                  carry100 = 1;
46              end
47              else begin
48                  count100 <= count100 - 4'b1;
49                  carry100 = 0;
50              end
51          end
52      end
53  end
54 endmodule
```

### 3.4 Chương trình Test Bench (`counter_to_100_tb.v`)


```
1 'timescale 1ns/1ns
2 'include "counter_to_100.v"
3
4 module counter_to_100_tb();
5     reg clk, reset, up_down;
6     wire carry10, carry100;
7     wire[3:0] count10, count100;
8
9     localparam T = 20;
10    //module counter_to_100(clk, reset, up_down, count10, count100, carry10,
11        carry100);
12
13    counter_to_100 countBlock (clk, reset, up_down, count10, count100, carry10,
14        carry100);
15
16    always
17    begin
18        clk = 1'b1;
19        #(T/4);
20        clk = 1'b0;
21        #(T/4);
22    end
23
24    initial
25    begin
26        $dumpfile("counter_to_100_tb.vcd");
27        $dumpvars(0, counter_to_100_tb);
28    end
29
30    initial
31    begin
32        #(T/2) reset <= 1;
33        #(T/2); reset <= 0; up_down <=1;
34        #(T*10);
35        //reset <= 1;
36        #(T);up_down <=0;
37        #(T*10);
38        up_down <= 1;
39        #(T*2) up_down <= 0;
40        #(T*4); $finish;
41    end
42 endmodule
```

### 3.5 Kết quả mô phỏng trên phần mềm Icarus

Dạng sóng mô phỏng được biểu diễn tại hình 3.3 tại trang 12.

### 3.6 Kết luận

Mạch hoạt động với đầu ra tương ứng so với đầu vào theo nguyên lý hoạt động của mạch. Khi tín hiệu reset ở mức cao, giá trị của count10 và count100 quay về lại giá trị ban đầu là 0 và khi reset ở mức thấp thì nó không tác động đến giá trị các đầu ra. Khi tín hiệu đầu vào up\_down ở mức thấp, giá trị count10 và count100 được đếm giảm dần đều, khi count10 = 0 và vẫn đếm xuống thì count10 được chuyển sang giá trị 9, tín hiệu đầu ra carry10 lúc này = 1, count100 sẽ tăng lên 1 giá



Hình 3.3: Dạng sóng tín hiệu mô phỏng mạch counter to 100.

trị, tương tự như count10, nếu count100 = 0 thì nó sẽ chuyển về 9 và carry100 = 1. Khi tín hiệu đầu vào up\_down ở mức cao, giá trị count10 và count100 được đếm tăng dần đều, khi count10 = 9 và vẫn đếm lên thì count10 được chuyển sang giá trị 0, tín hiệu đầu ra carry10 lúc này = 1, count100 sẽ tăng lên 1 giá trị, nếu count100 = 9 thì nó sẽ chuyển về 0 và carry100 = 1. Thử thay đổi giá trị d liên tục từ 0 lên 1 và 1 về 0 thì giá trị các đầu ra thay đổi theo giá trị đầu vào đúng theo nguyên lý hoạt động của mạch.