

CMT2281F2 用户指南

概要

CMT2281F2 是一款低功耗,高性能的 OOK 无线接收单片机。它能够覆盖 300 - 960MHz 的无线通信频段,同时内嵌一个 RISC 的 Flash 型 MCU。它们都属于 CMOSTEK NextGenRF TM 系列的产品。该产品系列包含了发射机,接收机,收发一体机和 SoC 等短距离无线通信芯片。

本文档涵盖的产品型号如下表所示。

表 1. 本文档涵盖的产品型号

产品型号	工作频率	调制方式	灵敏度	接收电流	配置方式	封装			
CMT22181F2	2181F2 300 - 960MHz		-109dBm	4.5mA	内嵌 MCU	SOP16			
注: 灵敏度和接收电流测试条件为 433.92MHz,1kbps,0.1% BER									

目录

1	芯片架构	构介绍	6
	1.1	总体工作原理	6
	1.2	IO 管脚说明	7
2	RF 配置	【和控制机制	9
	2.1	工作模式和状态	9
	2.2	简易工作模式	9
	2.2.	_ 3,7,1115	9
	2.2.	.2 简易模式状态切换	9
	2.2.	.3 自动周期复位功能	10
	2.2.	.4 低功耗处理	11
	2.3	高级配置模式	
	2.3.	_ ;; ; ; ;	
	2.3.	V V / / / U U U U U U U U	12
	2.3.	.3 控制寄存器	15
	2.3.	.4 工作状态详细介绍	17
	2.3.	.5 软复位(Softrst)	17
	2.3.	.6 低功耗处理	18
	2.3.	.7 RF 控制接口时序	19
	2.3.	.8 OOK 解调与时钟恢复	20
	2.3.	.9 RSSI 检测与读取	20
	2.3.	.10 电压检测(Battery Voltage Detect)	21
3	程序存储	诸器	22
4	功能寄存	存器(SFR)	23
	4.1	地址映射	23
	4.1.	.1 Bank0 SFR	23
	4.1.	.2 Bank1 SFR	24
	4.1.	.3 TMR0 (Addr:0x01)	25
	4.1.	.4 STATUS (Addr:0x03)	25
	4.1.	.5 PORTA (Addr:0x05)	26
	4.1.	.6 PORTC (Addr:0x07)	26
	4.1.	.7 INTCON (Addr:0x0B)	27
	4.1.	.8 PIR1 (Addr:0x0C)	28
	4.1.	.9 TMR2 (Addr:0x11)	28
	4.1.	.10 T2CON (Addr:0x12)	29

		4.1.11	WDTCON (Addr:0x18)	29
		4.1.12	CMCON0 (Addr:0x19)	30
		4.1.13	PR0 (Addr:0x1A)	31
		4.1.14	MSCKCON (Addr:0x1B)	32
		4.1.15	SOSCPR (Addr:0x1C/0x1D)	32
		4.1.16	OPTION (Addr:0x81)	33
		4.1.17	TRISA (Addr:0x85)	33
		4.1.18	TRISC (Addr:0x87)	_
		4.1.19	PIE1 (Addr:0x8C)	
		4.1.20	PCON (Addr:0x8E)	35
		4.1.21	OSCCON (Addr:0x8F)	35
		4.1.22	PR2 (Addr:0x92)	
		4.1.23	WPUA (Addr:0x95)	
		4.1.24	IOCA (Addr:0x96)	
		4.1.25	VRCON (Addr:0x99)	
		4.1.26	EEDAT (Addr:0x9A)	
		4.1.27	EEADR (Addr:0x9B)	
		4.1.28	EECON1 (Addr:0x9C)	
		4.1.29	EECON2 (Addr:0x9D)	39
		4.1.30	配置寄存器 UCFGx	39
		4.1.31	PCL 和 PCLATH	41
		4.1.32	INDF 和 FSR 寄存器	
5	系统	充时钟源		42
	5.1	时钟	中源模式	43
	5.2	外音	邓时钟模式	43
		5.2.1	振荡器起振定时器(OST)	43
		5.2.2	EC 模式	43
		5.2.3	LP 和 XT 模式	43
	5.3	内部	『时钟模式	43
		5.3.1	频率选择位(IRCF)	44
		5.3.2	HFINTOSC 和 LFINTOSC 时钟切换时序	44
	5.4	时钟	中切换	45
		5.4.1	系统时钟选择(SCS)位	45
		5.4.2	振荡器起振超时状态(OSTS)位	46
	5.5	双速	时钟启动模式	46
		5.5.1	双速启动模式配置	46

	;	5.5.2	双速启动顺序	46
	5.6	故	[障保护时钟监控器	47
	;	5.6.1	故障保护检测	47
	;	5.6.2	故障保护操作	47
	;	5.6.3	故障保护条件清除	47
		5.6.4	复位或从休眠中唤醒	48
6	复位	时序		49
	6.1	P	OR 上电复位	50
	6.2		部复位 MCLR	
	6.3	P۱	WRT(上电计时器)	50
	6.4	В	OR(LVR)低电压复位	51
	6.5		误指令复位	
	6.6	超]时动作	51
7	вос	отт		54
8	看门	狗定时	器	55
9	定时	器 0		56
	9.1	Ti	mer0 简介	56
	9.2		mer0 定时器模式	
	9.3	Ti	mer0 计数器模式	56
	,	9.3.1	软件可配置预分频电路	57
	9	9.3.2	Timer0 中断	57
	9	9.3.3	用外部时钟驱动定时器 0	58
10	定时	器 2		59
11	比较	器		61
12	数据	EEPP	ROM	62
13	时钟	测量		63
14	中断	模式		64
	14.1	IN	IT 中断	64
	14.2	P	ORTA 电平变化中断	65
	14.3	中	断响应	65
	14.4	中	断过程中的现场保存	66
15	MCL	J睡眠省	旨电模式	67
	15.1	唤	醒模式	67
	15.2	看	·门狗唤醒	67
16	I/O 🕏	端口		68
	16.1	P	ORTA 端口和 TRISA 寄存器	68

	16.2	端口	的其它功能	68
	16.2.	1	弱上拉	68
	16.2.	2	状态变化中断	68
	16.3	端口	描述	69
	16.3.	1	PORTA<2:0>	69
	16.3.		PORTA3	
	16.3.	3	PORTA4	71
	16.3.	4	PORTA5	72
	16.3.		PORTA6	
	16.3.	6	PORTA7	74
	16.3.	7	PORTC<7:0>	75
17	指令集列	表		76
18	文档变更	记录		78
19	联系方式			79

1 芯片架构介绍

1.1 总体工作原理

CMT2281F2 是数模一体化接收单片机,它们采用晶体振荡器提供 PLL 的参考频率和数字时钟,支持数据率从 1Kbps 到 40Kbps 的 OOK 解调输出,并支持基于 MCU 程序控制的 Duty-Cycle 工作模式,以便实现低功耗应用场合。




图 1-1. CMT2281F2 系统结构

芯片内部采用 LNA+MIXER+IFFILTER+LIMITTER+PLL 的低中频结构实现 1G 以下频率的无线接收功能。模拟电路负责将射频信号下混频至中频,并通过 Limiter 模块做对中频信号数模转换处理,输出 I/Q 两路单比特信号到数字电路做后续的(G)FSK 解调。同时,会通过 SARADC 将实时的 RSSI 转换为 8-bit 的数字信号,并送给数字部分做后续的 OOK 解调和其它处理。数字电路负责将中频信号下混频到零频(基带)并进行一系列滤波和判决处理,同时进行 AGC 动态地控制模拟电路,最后将 1-bit 的原始的信号解调出来。信号解调出来之后,直接输出到 RFDATA。

芯片内各个模拟模块的电压和电流源都需要通过数字部分协助进行校正后才能正常工作。芯片内部采用 SPI 通讯口,MCU 按 SPI 串口时序对 RF 部分进行控制。

1.2 IO 管脚说明




图 1-2. CMT2281F2 管脚俯视图

表 1-1. CMT2281F2 SOP16 管脚描述

管脚号	名称	类型	I/O		功能说明
1	VDDL	数字	Ю	内有电压参	考源输出,需要外接滤波电容
2	RFIN	数字	I	信号输入,	到内部 LNA
3	GND	数字	4-	芯片供电电	源地
4	AVDD/PC0 ^[1]	模拟	Ю	AVDD	RF 部分引脚,RF 供电电源正
4	AVDD/FC0	快功	10	PC0	通用 IO, 芯片内部连接到 RF 部分
5	PA5/MCLRB	模拟		PA5	仅为输入,支持 IOC ^[2]
5	PAS/IVICERB	1天1以		MCLRB	外部复位输入,可配置上拉
6	PA4	数字	Ю	通用IO,支	支持 IOC,可配置上拉
7	PA3	数字	Ю	通用IO,支	支持 IOC,可配置上拉
			Ю	PA2	通用 IO,支持 IOC,可配置上拉
8	PA2/T0CKI/INT/C1OUT	数字		T0CKI	Timer0 时钟源输入(Max=4MHz)
0	PAZ/TUCKI/INT/CTOUT			INT	外部中断输入
				C1OUT	比较器 1 输出
				PA0	通用 IO,支持 IOC,可配置上拉
9	PA0/C1IN+/ICSPCLK	数字	Ю	C1IN+	比较器输入+
				ICSPCLK	Debug/烧录模式串口 Clock 信号
				PA1	通用 IO,支持 IOC,可配置上拉
10	PA1/C1IN-/ICSPDAT	数字	Ю	C1IN-	比较器输入-
				ICSPDAT	Debug/烧录模式串口 Data 信号
			_	PA7	通用 IO,支持 IOC,可配置上拉
11	PA7/OSC1/CLKI	数字	Ю	OSC1	MCU 晶体脚
				CLKI	外部时钟输入脚
12	PA6/OSC2/CLKO	数字	Ю	PA6	通用 IO,支持 IOC,可配置上拉

管脚号	名称	类型	I/O		功能说明	
				OSC2	MCU 晶体脚	
				CLKO	测试时钟输出	
13	DVDD	数字	I	芯片供电电	源正	
				SDIO	3 线 SPI 串线总线数据 SDIO	
14	PC4/SDIO/RFDATA	粉亭	10	DEDATA	Rx 状态下输出解调的数据流;	
14	PC4/SDIO/RFDATA	数字	IO	RFDATA	Sleep 状态下输出低电平;	
				PC4	通用 IO, 芯片内部连接到 RF 部分	
15	NC			不连接, 悬空		
16	XTAL	模拟	I	RF 部分晶体	体振荡器输入	
나 살기기				CSB	3线 SPI 串行总线片选 CSB, 芯片内部带上拉	
内部引	PC3/CSB ^[3]	数字	Ю	CSB	电阻	
脚				PC3	通用 IO, 芯片内部连接到 RF 部分	
.h >n 그!				SCLV	3线 SPI 串行总线时钟 SCLK, 芯片内部带下	
内部引	PC2/SCLK ^[3]	数字	Ю	SCLK	拉电阻	
脚				PC2	通用 IO, 芯片内部连接到 RF 部分	

注意:

- 1. AVDD 内部通过 PC0 进行供电控制,无需把此管脚接 5V;需要 RF 工作,把 PC0 设置输出高即可;需要 RF 休眠,把 PC0 设置为输出 0;针对不同供电范围,推荐如下:
 - 2.0V~3.6V 供电应用,可以把 PC0/AVDD 再连接到 VDDL;
 - 3.0V~5.0V 供电应用, PC0/AVDD 和 VDDL 各自独立悬空, 只需要接小滤波电容;
- 2. IOC 为 IO change 唤醒,即端口电平边沿跳变唤醒功能;
- 3. PC3/CSB 和 PC2/SCLK 为芯片内部控制引脚,没有引出到芯片管脚;
 - 当 CSB=1 时, PC4/SDIO/RFDATA 为 RFDATA 功能;
 - 当 CSB=0 时, PC4/SDIO/RFDATA 为 SDIO 功能;

2 RF 配置和控制机制

2.1 工作模式和状态

CMT2281F2 内置的 OOK 接收功能有两种工作模式:

- 简易工作模式:上电默认进入的模式
- 高级配置模式:通过 SPI 总线配置寄存器和控制工作状态的模式

2.2 简易工作模式

2.2.1 上电初始化

芯片上电后,MCU 不对 RF 部分进行任何控制(指 SPI 配置操作),RF 自动进入简易工作模式,这是一个默认模式。在这个模式下,仅对 RF 部分的端口进行初始化便可让 RF 工作起来,步骤如下:

- 1. PC3/CSB 设置为输出,输出高;
- 2. PC2/SCLK设置为输出,输出低;
- 3. AVDD/PC0 设置为输出,输出高(即 RF 部分供电);
- 4. PC4/SDIO/RFDATA 设置为输入(即 RFData 开始输送给 MCU 部分);

此模式下, 倍频系数固定为 15.9875, 所以目标工作频率和工作晶体按下面计算公式:

$$F_{XTAL} = \frac{F_{RF}}{15.9875}$$
, 300 MHz $\leq F_{RF} \leq 480$ MHz

其中,F_{XTAL}为晶体频率,F_{RF}为工作目标频率,能实现频率范围是 300~480MHz。

举例:

- 外围只需要搭配 27.1412MHz 晶体,便可实现 433.92MHz 的 OOK 接收解调输出;
- 当需要实现 315MHz 的 OOK 接收解调,则晶体为: 315MHz÷15.9875 = 19.7029MHz。

2.2.2 简易模式状态切换

此模式的典型应用场景,即 POR(上电复位)释放后,自动进行 TUNE(功能配置,频率校正),并进入接收,并在后面的工作过程中进行自动周期复位(周期时间为 16.8 秒 。




图 2-1. CMT2281F2 RF 部分上电默认模式状态切换图

2.2.3 自动周期复位功能

自动周期复位,顾名思义,会周期性地将 CMT2281F2 RF 部分自动复位到 POR 状态,然后重新进行 TUNE 并进入接收状态。它的作用是,防止在各种复杂的应用环境下,由于不可预测的外部因素导致芯片出现异常,包括配置异常,频率锁定异常,电压异常,等等。当某一个工作周期出现异常后,自动复位能够让芯片重新工作,恢复正常。自动周期复位的时序如下所示:




图 2-2. CMT2281F2 RF 部分自动周期复位时序图

芯片第一次上电后,RF内部POR释放;过固定的4秒之后,RF部分会进行第一次的自动复位(与MCU无关,且不参与)。随后,RF部分会按照16.8秒工作时间周期性复位。每一次复位后,芯片都会重新走一次上电流程,即进行TUNE(缩写为T)的动作,然后进入接收。

由于 T 的时间非常短(相对与 16.8 秒工作周期),大约就是 5ms 以内,因此用户在 CMT2001 使用过程中,直观感觉是芯片一直处于接收状态,自动复位的过程对于用户来说是透明的。

注意:

工作周期的 16.8 秒由片内 RF 部分 LFOSC 做时钟基准,随工作环境温度产生+/-30%的变动,所以按照 16.8 秒计算,即范围是 11.76~21.84 秒。

2.2.4 低功耗处理

在简易工作模式下的,需要对 RF 进行低功耗非常简单,仅需把 PC0/AVDD 置 0 输出,但需要注意的是,PC3/CSB 和 PC2/SCLK 由于内部存在上拉或下拉,所以同时需要把这两个端口设置为高阻输入状态。

在需要恢复工作时,先把 PC3/CSB 切换为输出,置 1; PC2/SCLK 切换为输出,置 0,最后把 PC0/AVDD 置 1 输出即可。

2.3 高级配置模式

当用户需要实现更多功能以及更高性能,如:目标工作频率为 868MHz、目标空中速率需要达到 20Kbps 等等情况下,就需要使用高级配置模式。在此工作模式下:

- 可以选择更多倍频比系数,从而实现 300~960MHz 的频率范围覆盖;
- 可以选择适当的带宽,以提升接收效果;
- 可以支持更多速率选择,支持高速率通信应用;

2.3.1 工作状态

高级配置模式,可以通过 SPI 来控制 RF 部分进行状态切换,如下图所示:




图 2-3. CMT2281F2 的 RF 部分手动工作模式状态切换图

2.3.2 初始化配置参数及配置流程

在高级配置模式下,RF 部分需要 MCU 通过 SPI 配置寄存器的方式进行初始操作(即图 2-3 中 INI),而配置的参数则需要通过 RFPDK 选择 CMT2210LH 导出等效使用。具体的方式是:用户在 RFDPK 界面上,把应用需要的工作频率、速率等参数填好,点击 Export,软件会自动把用户需求转换为寄存器配置值(表格),软件再把这些参数通过 SPI 配置到 RF 部分当中即可。这些参数具体含义,用户无需理解。

RFPDK 的配置界面如下:




图 2-4. CMT2210LH 的 RFPDK 的配置界面

用户点击 Export, RFPDK 会导出一个.exp 文件, 如下所示:

- ; CMT2210LH Configuration File
- ; Generated by CMOSTEK RFPDK 1.46 Beta
- ; 2017.11.06 16:04

j-----

- ; Mode = Advanced ; Part Number = CMT2210LH ; Frequency = 433.920 MHz
- ; Xtal Freq. = 27.1412 MHz

; Demodulation ; Data Rate ; Tx Freq. Offset ; RxXtalTol. ; AGC ; Auto Reset Time ; BW Options ; Demod Method	= OOK = 2.4 kbps = 75 kHz = 20 ppm = On = 16.8 Sec = Auto-Select = Middle	
; Long-Zero Number	= 31	
; Auto Squelch Enable	= Off	♦ .
; Auto Squelch Options	= NA	
; Auto Squelch TH	= NA	
; FILE CRC	= 5618	
; The following are the EEP		70,
0x25EC 0x10D0 0x0100		
0xA0DD		
0x0BA1		
0xE150		
0x0000		
0xDE10		
0x54A5		
0xA7C4		
0x009C		
0x0001		
0x563E 0x0000		
0x0000		
0x0080		
; The following is the CRC r ; the above EEPROM conte	ents	
0x5618		
; The following are for CM0		
; use, customers can ignore		
;		
0x0000		

0x0010

在上面导出的文件中,展示的 RF 需要配置的内容(红色字体部分),通过写入寄存器方式来完成配置。 因此用户需要将 16 位的数据格式转换为 8 位的寄存器内容的格式。转换的方法是,对于每一个 16 位的 Word, 高 8 位是奇数地址,低 8 位是偶数地址。用户只需要转换前 13 个 Word 就可以了,得出的寄存器地址范围是 0x00 – 0x19,最后的 3 个 Word 可以忽略。在这个例子中,转换得到的寄存器内容如下所示:

16 位的 Word 寄存器地址 8位的寄存器内容 0x00 0x5C 0x2E5C 0x01 0x2E 0x02 0xD0 0x10D0 0x03 0x10 0x04 0x00 0x0100 0x05 0x01 0x06 0xDD 0xA0DD 0x07 0xA0 80x0 0xA1 0x0BA1 0x09 0x0B 0x0A 0x50 0xE150 0x0B 0xE1 0x0C 0x00 0x0000 0x0D 0x00 0x0E 0x10 0xDE10 0x0F 0xDE 0xA5 0x10 0x54A5 0x11 0x54 0x12 0xC4 0xA7C4 0x13 0xA7 0x14 0x9C 0x009C 0x15 0x00 0x16 0x01 0x0001 0x17 0x00 0x18 0x3E 0x563E 0x19 0x56

表 2-1. CMT2281F2 的参数列表

下面是 INI (初始化) 流程:

- 1. 芯片上电后,会自动进入 RX,用户无须理会,将 AUTO_RESET_DIS(0x21<6>)设为 1,关闭自动周期复位。
- 2. 发送软复位命令,等待 5ms,确认芯片重新进入 RX 状态。
- 3. 发送 go_stby 命令,确认芯片进入 STBY 状态。
- 4. 将 RFPDK 导出的 16 位 Word 内容转换为 8 位的寄存器内容,配置到地址 0x00 -0x19。
- 5. 将 CONF_RETAIN (0x21<5>) 设置为 1, 关闭 EEPROM 拷贝功能,即保持配置寄存器维持不变功能。
- 6. 发送 go rx 命令,等待 1 ms,确认芯片进入 RX 状态。

- 7. 自此之后,用户可以自由地重复 3 和 4 步骤,在 STBY 和 RX 状态之间切换。
- 8. 如果在应用过程中,芯片长时间停留在 STBY 状态,当需要进行接收时,建议用户每次使用软复位退出 STBY 状态然后重新进入 RX 状态,这样可以让芯片重新进行一系列校正,维持最好的性能。
- 9. 如果在应用过程中芯片进行了复位,就需要重新做步骤3-8来完成对芯片的配置。

2.3.3 控制寄存器

关于 RF 状态控制部分的寄存器,就需要用户了解并掌握使用,下面给出了这部分寄存器的概览:

表 2-2. CMT2281F2 内部 RF 部分寄存器概览表

Address	R/W	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Bank
0x20	RW	CUS_PWR_CTL	RESV	PD_XO_DLDO_SEL	PD_XO	PD_DLDO	PD_LFOSC_SEL	PD_LFOSC	LV_RSTN_SEL	LV_RSTN	
0x21	RW	CUS_FUNC_EN	HIGH_SPEED_SPI_EN	AUTO_RESET_DIS	CONF_RETAIN	RESV	RESV	RESV	RESV	RESV	HV控制区
0x22	RW	CUS_MODE_CTL	CHIP	CHIP_MODE_STA <2:0>			CHIP_MODE_SWT <3:0>				(0x20 - 0x24)
0x23	R	CUS_RSSI_READ		RSSI_DBM <7:0>							
0x24	R	CUS_LBD_RESULT		LBD RESULT <7:0>							
0x3F	W	CUS_SOFTRST		SOFTRST							软复位
注意,请不要改动RESV位的值,维持默认值即可										•	

表 2-3. CUS_PWR_CTL 寄存器功能说明

			表 2-3. CUS_PWR_CTL	
寄存器名	位数	R/W	比特名	功能说明
				XO 和 DLDO 手动控制选择位:
	6	RW	PD_XO_DLDO_SEL	0: 内部控制 (默认)
				1: 手动控制
				XO 的手动开关:
	E	RW	DD VO	0: 打开(默认)
	5	RVV	PD_XO	1: 关闭
				该比特只有在 PD_XO_DLDO_SEL = 1 时才生效
				DLDO 的手动开关:
		D\4/		0: 打开(默认)
	4	RW	PD_DLDO	1: 关闭
				该比特只有在 PD_XO_DLDO_SEL = 1 时才生效
OLIO DIAID OTI				LFOSC 手动控制选择位:
CUS_PWR_CTL	3	RW	PD_LFOSC_SEL	0: 内部控制 (默认)
(0x20)				1: 手动控制
		RW		LFOSC 的手动开关:
	9		PD_LFOSC	0: 打开(默认)
	2			1: 关闭
				该比特只有在 PD_LFOSC_SEL = 1 时才生效
				LV 复位手动控制选择位:
	1	RW	LV_RSTN_SEL	0: 内部控制 (默认)
				1: 手动控制
				LV 复位的手动开关:
	_			0: 打开(默认)
	0	RW	LV_RSTN	1: 关闭
				该比特只有在 LV_RSTN_SEL = 1 时才生效

表 2-4. CUS_FUNC_EN 寄存器功能说明

寄存器名	位数	R/W	比特名	功能说明
				SPI 总线速率上限选择:
	7	RW	HIGH_SPEED_SPI_EN	0: 上限 500KHz
				1: 上限 2MHz
				自动周期复位的使能位:
CUS_FUNC_EN	6	RW	AUTO_RESET_DIS	0: 使能(默认)
(0x21)				1: 关闭
				禁止拷贝 EEPROM 功能,即配置寄存器保持
	5	RW	CONE DETAIN	不变功能(针对软复位有效,上电除外)
	3	KVV	CONF_RETAIN	0: 关闭(默认)
				1: 使能

表 2-5. CUS_MODE_CTL 寄存器功能说明

寄存器名	位数	R/W	比特名	功能说明
CUS_MODE_CTL (0x22)	7:5	R	CHIP_MODE_STA<3:0>	芯片状态: 000: IDLE, 上电短暂过渡状态,请忽略 010: STBY, 待机状态 100: RX,接收状态 其它: 过度状态或无效状态,请忽略
(0X22)	3:0	RW	CHIP_MODE_SWT<3:0>	状态切换的命令: 0010: go_stby 1000: go_rx 其余组合: 不允许发送。

表 2-6. CUS_RSSI_READ 寄存器功能说明

寄存器名	位数	R/W	比特名	功能说明		
CUS_RSSI_READ	7:0	D	RSSI DBM	当前信号强制值,范围 0~255,值越高代表信		
(0x23)	7.0		K99I_DPIM	号越强,详细请见本章 2.3.9		

表 2-7. CUS LBD RESULT 寄存器功能说明

寄存器名	位数	R/W	比特名	功能说明
CUS_LBD_RESULT (0x24)	7:0	R	LBD_RESULT	供电电压测量值,详细请见本章 2.3.10

表 2-8. CUS_SOFTRST 寄存器功能说明

			· · · · · · · · · · · · · · · · · · ·	,, ,,, ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
寄存器名	位数	R/W	比特名	功能说明
CUS_SOFTRST (0x3F)	7:0	W	SOFTRST	RF 部分软复位命令,发送 0xFF,详细请见本章 2.3.5

2.3.4 工作状态详细介绍

● POR 状态与上电流程

RF 部分在 AVDD/PC0 置 1 上电后,通常需要等待大概 1ms 的时间,POR 才会释放。POR 释放之后,晶体也会启动,启动时间默认为 N ms,根据晶体本身特性而定;启动后需要等待晶体稳定系统才能开始工作,默认的等待稳定时间是 2.48ms*(1 +/- 30%),有误差是因为芯片是用 LFOSC 来进行计时等待的。在晶体稳定之前,芯片都会停留在 IDLE 状态。在晶体的稳定之后,芯片就会离开 IDLE,开始按照默认的参数做各个模块的校正。芯片完成校正后就会自动进入 RX 状态。在任何时候,只要进行软复位,或者自动周期复位,芯片就会回到 IDLE 并重新进行一次上电流程。




图 2-5. CMT2281F2 的 RF 部分上电流程图

● INI 流程

INI 不是一个状态,而是指前文提到的初始化流程,该流程的作用是从上电默认工作模式切换到手动工作模式。这个流程只需要在芯片第一次上电后做一次。

● TUNE 状态

该状态用户不可见,是芯片自动完成的,其中包括了 EEPROM 参数拷贝和频率校正等工作。其中 EEPROM 拷贝会让所有配置生效。

● STBY 状态

在 STBY 下,晶体开启了,数字电路的 LDO 也会开启,但解调电路关闭,相对接收状态是电流少很多。

● RX 状态

在 RX 所有关于接收机的模块都会打开。从 STBY 切换到 RX 需要加上 250us 的 PLL 校正和稳定时间。

2.3.5 软复位(Softrst)

RF 部分功能的软复位,是通过用 SPI 将 0xFF 写入地址 0x3F 实现的。芯片收到这个命令后,会立即进行

复位操作,回到 IDLE 状态,并立即重新进行芯片上电流程。所以用户发送软复位命令后,是查询不到 IDLE 状态的,因为这个状态一闪而过。通常软复位更适合在高级配置模式下操作,因为简易工作模式下,会有自动周期复位功能(参见 2.2.3 自动周期复位功能)。

在高级配置模式情况下,按初始化流程(INI,参见 2.3.2)执行后,自动周期复位功能是被禁止的,所以 RF 的控制权完全由 MCU 部分进行操控。为更好应对各种复杂的工作环境,用户需要在软件设计中,考虑通过 周期性的发软复位(soft_reset)命令给 RF,以便 RF 能更好适应各种复杂的工作环境。执行 soft_reset 后,芯片仍然会按照之前配置维持(因为 CONF_RETAIN 生效),除非芯片掉电后重新上电(如,把 PCO/AVDD 置 0 输出,对 RF 进行掉电,然后恢复 PCO/AVDD 置 1 输出),恢复默认的简易工作模式后,才会让自动周期复位功能恢复生效。

2.3.6 低功耗处理

在高级配置模式下,RF低功耗处理方面,有两个方式:

- 1. 通过 PC0/AVDD 直接控制 RF 部分的掉电,这个方式能彻底让 RF 部分掉电,也彻底进入最低功耗状态。但需要注意当再次给 RF 部分供电时,就是重新执行一次上电复位的过程。所以如果用户是在手动模式,就需要在供电后,再次进行一次初始化流程(详细请见本章 2.3.5);另外,SPI 端口方面的设置方式与简易工作模式下的低功耗处理相同,参见本章 2.2.4。
- 2. 保持 PC0/AVDD 的持续供电,通过 SPI 发送 go_stby 命令进入低功耗状态。这样好处是 RF 不需要掉电,不用频繁做上电复位后的初始化流程。但缺点也比较明显,不能完全彻底做到 0 功耗。因为在 STBY 下,存在如下几个部分电路在耗电,如:晶体,数字电路的 LDO 等(参见表 2-9 和表 2-10),但用户可以在 STBY 状态下,手动关闭部分的电路,使其进入相应的低功耗状态。具体可以结合表 2-9 和表 2-10,并按下文的"关闭流程"和"开启流程"进行处理。

状态 二进制码 切换命令 开启模块 **IDLE** 000 soft rst 5V-PAD, POR STBY 010 5V-PAD, POR, XTAL, DLDO, LFOSC go stby FS 011 go_fs 5V-PAD, POR, XTAL, DLDO, LFOSC, PLL 5V-PAD, POR, XTAL, DLDO, LFOSC, PLL, LNA+MIXER+IF RX100 go rx

表 2-9. CMT2281F2 的 RF 状态和模块开启表

表 2-10. RF 状态各模块功耗表

功能模块	电流
5V-PAD	150 uA
POR	5 uA
XTAL	400 uA
DLDO	80 uA
LFOSC	20 uA

注意:

1. 通过 PC0/AVDD 控制掉电情况下,在控制掉电前,需要同时把 PC3/CSB 和 PC2/SCLK 都置 0 或切换为仅

为输入的高阻态,以免电流通过 CSB 上拉和 SCLK 的下拉产生影响。

2. 除了 5V-PAD 和 POR 必须一直打开,而 XTAL, DLDO 和 LFOSC 是可以手动关闭的,用户可以通过 SPI 按照固定的步骤配置下面的寄存器来实现开启和关闭这 2 个模块,达到省电效果(简单说,手动模式下,保持 PC0/AVDD 供电,通过 SPI 最低能实现 155uA 的漏电流状态)。

关闭流程(必须在 STBY 状态下执行):

- 1) 将 PD XO DLDO SEL 设为 1;
- 2) 将 LV_RSTN_SEL 设为 1;
- 3) 将 PD LFOSC SEL 设为 1;
- 4) 将 PD XO 设为 1;
- 5) 将 LV RSTN 设为 0;
- 6) 将 PD_DLDO 设为 1;
- 7) 将 PD_LFOSC 设为 1。

开启流程(必须在关闭流程执行后执行,也要在 STBY 状态下执行,如果不开启,芯片无法正常工作):

- 1) 将 PD_DLDO 设为 0,等待 200us;
- 2) 将 LV RSTN 设为 1;
- 3) 将 PD_XO 设为 0,等待 5ms;
- 4) 将 PD LFOSC 设为 0;
- 5) 将 LV_RSTN_SEL 设为 0;
- 6) 将 PD XO DLDO SEL 设为 0;
- 7) 将 PD_LFOSC_SEL 设为 0。

2.3.7 RF 控制接口时序

芯片内部的 RF 部分是通过 3-线的 SPI 口进行控制。MCU 端口 PC3 连接的是 CSB,串口片选信号,低有效; PC2 连接的是 SCLK,串口时钟,最快速度可以到 2MHz(需要将 HIGH_SPEED_SPI_EN 打开,在关闭的情况下最高速度为 500 kHz),在 SCLK 的下降沿送出数据,在上升沿采集数据。PC4 连接的是 SDIO,双向端口,用于输入和输出数据。地址和数据部分都是从 MSB 开始传送。

当访问 RF 部分的时候,PC3(CSB)要拉低。然后首先发送一个 R/W 位,后面跟着 7 位的寄存器地址。在 PC3(CSB)拉低之后,必须等待至少半个 PC2(SCLK)周期,才能开始发送 R/W 位。在发送出最后一个 PC2(SCLK)的下降沿之后,必须等待至少半个 SCLK 周期,再把 PC3(CSB)拉高。




图 2-6. SPI 读寄存器时序




图 2-7. SPI 写寄存器时序

2.3.8 OOK 解调与时钟恢复

CMT22281F2 的具备 COUNTING 时钟恢复功能,输出脉宽的占空比调整功能。同时,有两个解调输出模式: Middle (默认)和 Average (一个使用平均滤波器对解调输出进行去毛刺的功能,可以根据实际测试效果来决定是否使用)。这些解调和时钟恢复与 CMT2210LH 一致,所以使用时可以在 RFPDK 上通过 CMT2210LH 设置等效导出配置参数(仅适用于高级配置模式,简易工作模式是固定为 Middle 模式)。

2.3.9 RSSI 检测与读取

RSSI 测量的目的是让用户能够准确地读取当前接收的信号强度。当发射功率一定时,用户通过读取接收信号 RSSI 的值,能够将其在一定程度上反映出通讯距离。RSSI 测量是实时的,一边接收信号一边输出 RSSI 以dBm 为单位的数值。下面是 RSSI 测量的原理图。




图 2-8. OOK 模式下的 RSSI 测量和对比结构图

OOK 是幅度调制,RSSI 会呈现高低跳变,而用户需要的是一个恒定的代表信号 1 的 RSSI 值,因此电路中会使用 PEAK DETECTOR 将信号中的峰值(即为 1 时 RSSI 的值)提取出来,作为平稳的 RSSI 的值。这个值会被转换到 dBm 位单位后,再实时更新到可读的 RSSI_DBM (0x23) 寄存器里。

当这个 RSSI_DBM 的值检测出来后,用户还可以用它跟自定义的一个 8 位的门限进行对比,当 RSSI 高于门限时,使能解调输出;当 RSSI 低于门限时,屏蔽解调输出。这就是利用 RSSI 对比达到解调输出静音的原理。 另外,除了利用 RSSI_DBM 来静音,用户还可以选择使用芯片内部实时探测的 SNR 来静音,这时用户设置的门限值就是与 SNR 对应的一个码值。转换关系为 3 个码对应 1dB。例如,如果希望达到 SNR 低于 10 dB 的时候解调输出静音,那么就将门限设为 30^[注]。

注意:

静音功能设置可以在 RFPDK 上面进行,仅适用于 Average 解调模式; Middle 解调模式不支持

2.3.10 电压检测 (Battery Voltage Detect)

RF 部分具有供电电压检测功能。工作原理是 RF 部分在进入 Rx 状态的时候做一次供电电压测量^[il],测量的结果存放在 LBD_RESULT(0x24),换算公式如下:

VDD =
$$4.8 \text{ V} \times \text{LBD} \text{ RESULT} \div 255$$

注意:

由于电压测量不是实时,是进入 Rx 状态时才进行一次。所以用户需要测量时,建议先切换到 Stby 再切换回到 Rx 的方式,触发电压测量。



3 程序存储器

程序地址寄存器为13位,最多支持访问8K空间($0x0000\sim0x1FFF$),但实际芯片程序存储器为2K Words,外加上4个额外的用户配置(UCFGx)、工程配置区(FCFGx),共有64 Words,它们均由EEPROM构成。

其中,0~0x7FF 对应主程序区访问,其中未实现部分 0x800~0x1FFF 保留。用户和工厂配置信息区从 0x2000 开始,到 0x203F 结束。




图 3-1. 程序空间地址映射

4 功能寄存器 (SFR)

4.1 地址映射

4.1.1 Bank0 SFR

表 4-1. Bank0 寄存器列表

ADDR	Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	POR reset
0	INDF			I 月 FSR 的内	と 容对数据存储	と 器进行访问		 		xxxx xxxx
1	TMR0		Timer0<7:0>							xxxx xxxx
2	PCL		程序计数器 PC<7:0>							0000 0000
3	STATUS	-	-	PAGE	/TF	/PF	Z	НС	С	01 1xxx
4	FSR			I	间接寻址	指针寄存器	E			
5	PORTA	PA7	PA6	PA5	PA4	PA3	PA2	PA1	PA0	00x0 0000
6										
7	PORTC	PC7	PC6	PC5	PC4	PC3	PC2	PC1	PC0	0000 0000
8										
9										
Α	PCLATH	-	-	-		程	是序计数器 PC<	:13:8>		0 0000
В	INTCON	GIE	PEIE	TOIE	INTE	PAIE	T0IF	INTF	PAIF	0000 0000
С	PIR1	EEIF	CKMEAIF	-	C2IF	C1IF	OSFIF	TMR2IF	-	00-0 000-
D										
Е										
F										
10										
11	TMR2				Timer	2<7:0>				0000 0000
12	T2CON	-		TOUTPS	S<3:0>		TMR2ON	T2CKI	PS<1:0>	-000 0000
13										
14										
15										
16										
17										
18	WDTCON	-	-	-		WDT	PS<3:0>		SWDTEN	0 1000
19	CMCON0	C2OUT	C1OUT	C2INV	C1INV	CIS		CM<2:0>		0000 0000
1A	PR0				PR0	<7:0>		T		1111 1111
1B	MSCKCON	-	-	-	SLVREN	-	CKMAVG	CKCNTI	-	0 -00-
1C	SOSCPPRL				SOSCI	PR<7:0>				1111 1111
1D	SOSCPRH	-	-	-	-		sosc	PR<11:8>		1111
1E										
1F										
20-7F				Ban	k0的 SRAM,	96Byte i	通用 RAM			xxxx xxxx

4.1.2 Bank1 SFR

表 4-2. Bank1 寄存器列表

ADDR	Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	POR	reset
80	INDF		使用	FSR 的内容》	付数据存储器	进行访问(非特	物理寄存器)			xxxx	xxxx
81	OPTION	/PAPU	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0	1111	1111
82	PCL				程序计数器	PC[7:0]				0000	0000
83	STATUS	-	-	PAGE	/TF	/PF	Z	HC	С	01	1xxx
84	FSR				间接寻址指针	十寄存器					
85	TRISA	TRIS	6A<7:6>	PA5		Т	RISA<4:0>			11x1	1111
86											
87	TRISC				TRISC<	7:0>				1111	1111
88											
89											
8A	PCLATH	-	-	-		程序计	数器 PC<13	:8>		0	0000
8B	INTCON	GIE	PEIE	TOIE	INTE	PAIE	TOIF	INTF	PAIF	0000	0000
8C	PIE1	EEIE	CKMEAIE	-	C2IE	C1IE	OSFIE	TMR2IE	-	00-0	000-
8D											
8E	PCON							/POR	/BOR		q q
8F	OSCCON	LFMOD		IRCF<2:0>		OSTS	HTS	LTS	SCS	0101	x000
90											
91										0000	0000
92	PR2			PR2<	7:0>, Timer2	period registe	r			1111	1111
93											
94											
95	WPUA	WPL	JA<7:6>	-		٧	VPUA<4:0>			11-1	1111
96	IOCA				IOCA<7	:0>					
97											
98											
99	VRCON	VREN	-	VRR	-		VR<3	:0>		0-0-	0000
9A	EEDAT				EEDAT<	7:0>				0000	0000
9B	EEADR				EEADR<	7:0>				0000	0000
9C	EECON1	-	-	WREN3	WREN2	WRERR	WREN1	-	RD	00	x 0 - 0
9D	EECON2	-	-	-	-	-	-	-	WR		0
9E											
9F											
A0-BF				Bank1	的 SRAM,32	2Byte 通用 RA	M			xxxx	xxxx
C0-EF											
F0-FF				SRAM,	访问为 Bank(的 0x70~0x	7F			xxxx	xxxx

注意:

- 1. INDF 不是物理寄存器;
- 2. 灰色部分表示没有实现,请不要访问;

3. "-"表示未实现,未实现的寄存器位不要写1或使用,以后芯片升级需要用到。

4.1.3 TMR0 (Addr:0x01)

表 4-3. TMR0 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
TMR0			Tim	ner0<7:0>,	计数结果寄存	字器		
Reset	Х	Х	Х	Х	Х	Х	Х	Х
Туре				R	W			

4.1.4 STATUS (Addr:0x03)

表 4-4. STATUS 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
STATUS	-	-	PAGE	/TF	/PF	Z	HC	С
Reset	-	-	0	1	1	X	Х	Х
Туре	ı	-	RW	R	R	RW	RW	RW

表 4-5. STATUS 位功能描述

Bit	Name	Function
7:6	-	没有功能,读0
		寄存器 BANK 选择:
5	PAGE	0 = BANK0 (00h-7Fh)
		1 = BANK1 (80h-FFh)
		Time Out Bit
4	/TF	1 = 上电后(POR),执行过 CLRWDT 或 SLEEP 指令
		0 = 看门狗(WDT)发生过 Time-out
		Power Down Bit
3	/PF	1 = 上电后(POR),或执行过 CLRWDT 指令
		0 = 执行 SLEEP 指令
		Zero Bit
2	Z	1 = 加减计算结果或逻辑运算为 0
		0 = 加减计算结果或逻辑运算非 0
		半进/借位(ADDWF、ADDLW、SUBLW、SUBWF 指令)
1	HC	1 = 计算结果产生 Bit4 进/借位
		0 = 计算结果没有产生 Bit4 进/借位
		进/借位(ADDWF、ADDLW、SUBLW、SUBWF 指令)
0	С	1 = 计算结果产生进/借位
		0 = 计算结果没有产生进/借位

表 4-6. 各复位状态下标志情况

/TF	/PF	条件
1	1	上电或者低电复位
0	u	WDT 复位
0	0	WDT 唤醒
u	u	正常运行下发生 MCLR 复位
1	0	睡眠状态下发生 MCLR 复位

注意:

- 1. 和其他寄存器一样,状态寄存器也可以作为任何指令的目标寄存器。如果一条指令影 Z、HC 或 C 位的指令以状态寄存器作为目标寄存器,将禁止对这三位的写操作,他们只受逻辑结果影响,被置 1 或 清 0。因此,当执行一条把状态寄存器作为目标寄存器的指令后,STATUS 内容可能和预想的不一致;
- 2. 建议只使用 BCR、BSR、SWAPR 和 STR 指令来改变状态寄存器。

4.1.5 PORTA (Addr:0x05)

表 4-7. PORTA 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PORTA	PA7	PA6	PA5	PA4	PA3	PA2	PA1	PA0
Reset	Х	Х	Х	X	Х	Х	Х	Х
Туре	RW	RW	R	RW	RW	RW	RW	RW

表 4-8. PORTA 位功能描述

Bit	Name	Function
7	PA7	PORTA7 数据
6	PA6	PORTA6 数据
5	PA5	PORTA5 只有输入功能,不存在相应的输出数据寄存器
4	PA4	PORTA4 数据
3	PA3	PORTA3 数据
2	PA2	PORTA2 数据
1	PA1	PORTA1 数据
0	PA0	PORTA0 数据

4.1.6 PORTC (Addr:0x07)

表 4-9. PORTC 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PORTC	PC7	PC6	PC5	PC4	PC3	PC2	PC1	PC0
Reset	Х	Х	Х	Х	Х	Х	Х	Х
Туре	RW							

表 4-10. PORTC 位功能描述

Bit	Name	Function
7	PC7	PORTC7 数据
6	PC6	PORTC6 数据
5	PC5	PORTC5 数据
4	PC4	PORTC4 数据
3	PC3	PORTC3 数据
2	PC2	PORTC2 数据
1	PC1	PORTC1 数据
0	PC0	PORTC0 数据

4.1.7 INTCON (Addr:0x0B)

表 4-11. INTCON 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
INTCON	GIE	PEIE	T0IE	INTE	PAIE	TOIF	INTF	PAIF
Reset	0	0	0	0	0	0	0	0
Туре	RW							

表 4-12. INTCON 位功能描述

Bit	Name	Function
		全局中断使能
7	GIE	1 = 使能所有已经设置打开的中断
		0 = 禁止所有中断
		外设中断使能
6	PEIE	1 = 使能所有已经设置打开的外设中断
		0 = 禁止所有外设中断
		Timer0 溢出中断使能
5	TOIE	1 = 使能
		0 = 禁止
		PA2/INT 外部中断使能
4	INTE	1 = 使能
		0 = 禁止
		PORTA 端口变化中断
3	PAIE	1 = 使能 PORTA<7:0>端口变化中断
		0 = 禁止 PORTA<7:0>端口变化中断
		Timer0 溢出中断标志位
2	TOIF	1 = Timer0 产生溢出(必须通过软件清除)
		0 = Timer0 仍未产生溢出
		PA2/INT 外部中断标志位
1	INTF	1 = PA2/INT 外部中断产生(必须通过软件清除)
		0 = PA2/INT 外部中断未产生

		PORTA 端口变化中断标志位	
0	PAIF	1 = PORTA<7:0>任意一个或多个端口产生变化(必须通过软件清除)	
		0 = PORTA<7:0>中任何一个端口状态没有变化	

4.1.8 PIR1 (Addr:0x0C)

表 4-13. PIR1 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PIR1	EEIF	CKMEAIF	-	C2IF	C1IF	OSFIF	TMR2IF	-
Reset	0	0	-	0	0	0	0	
Туре	RW	RW	-	RW	RW	RW	RW	-

表 4-14. PIR1 位功能描述

Bit	Name	Function
7	EEIF	EEPROM 写中断标志 1 = EE 写操作完成(必须软件清除)
		0 = EE 写操作未完成
		快时钟测量慢时钟操作完成中断标志
6	CKMEAIF	1 = 快时钟测量慢时钟操作完成(必须软件清除)
		0 = 块时钟测量慢时钟未完成
5	-	保留位,不要写 1
		比较器 2 中断标志位
4	C2IF	1 = 比较器 2 输出发生了变化
		0 = 比较器 2 输出未发生改变
		比较器 1 中断标志位
3	C1IF	1 = 比较器 1 输出发生了变化
		0 = 比较器 1 输出未发生改变
		振荡器故障中断标志位
2	OSFIF	1 = 系统振荡器发生故障,时钟输入切换为 INTOSC(必须软件清除)
		0 = 系统时钟运行正常
		Timer2 与 PR2 比较相等中断标志位
1	TMR2IF	1 = Timer2 的值等于 PR2(必须软件清除)
		0 = Timer2 的值不等于 PR2
0	-	保留位,不要写 1

4.1.9 TMR2 (Addr:0x11)

表 4-15. TMR2 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	
TMR2		TMR2<7:0>							
Reset				0000	0000				
Туре		RW							

4.1.10 T2CON (Addr:0x12)

表 4-16. T2CON 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
T2CON	-		TOUTP	² S<3:0>	TMR2ON	T2CKP	S<1:0>	
Reset	-		0000				0	0
Туре	-		RW				R	W

表 4-17. T2CON 位功能描述

Bit	Name	Function
7	-	保留位,读0
6:3	TOUTPS<3:0>	Timer2 输出后分频比选择 0000 = 1:1 后分频比 0001 = 1:2 后分频比 0010 = 1:3 后分频比 0011 = 1:4 后分频比 0100 = 1:5 后分频比 0101 = 1:6 后分频比 0110 = 1:7 后分频比 0111 = 1:8 后分频比 1000 = 1:9 后分频比 1001 = 1:10 后分频比 1011 = 1:12 后分频比 1011 = 1:13 后分频比 1101 = 1:14 后分频比 1111 = 1:16 后分频比
2	TMR2ON	Timer2 开关 1 = Timer2 打开 0 = Timer2 关闭
1:0	T2CKPS<1:0>	Timer2 驱动时钟分频比选择 00 = 1:1 分频比; 01 = 1:4 分频比; 1x = 1:16 分频比

4.1.11 WDTCON (Addr:0x18)

表 4-18. WDTCON 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
WDTCON	-	-	-		WDTP	S<3:0>		SWDTEN
Reset	-	-	-	0	1	0	0	0
Туре	-	-	-	RW	RW	RW	RW	RW

表 4-19. WDTCON 位功能描述

Bit	Name	Function
7:5	-	保留位,读0
7:5 4:1	- WDTPS<3:0>	保留位,读 0 看门狗定时器周期选择 0000 = 1:32 0001 = 1:64 0010 = 1:128 0011 = 1:256 0100 = 1:512 (复位值) 0101 = 1:1024 0110 = 1:2048 0111 = 1:4096 1000 = 1:8192 1001 = 1:16384
		1010 = 1:32768 1011 = 1:65536 11xx = 1:65536
0	SWDTEN	软件开关看门狗定时器 1 = 打开 0 = 关闭

4.1.12 CMCON0 (Addr:0x19)

表 4-20. CMCON0 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
CMCON0	C2OUT	C10UT	C2INV	C1INV	CIS		CM<2:0>	
Reset	0	0	0	0	1	0	0	0
Туре	R	R	RW	RW	RW	RW	RW	RW

表 4-21. CMCON0 位功能描述

Bit	Name	Function					
		比较器 2 输出位					
		当 C2INV=0 时,					
		1: C2VIN+ > C2VIN-					
7	C2OUT	0: C2V IN+ < C2VIN-					
		当 C2INV=1 时,					
		1: C2VIN+ < C2VIN-					
		0: C2V IN+ > C2VIN-					

		比较器 1 输出位
		当 C1INV=0 时,
		1: C1VIN+ > C1VIN-
6	C10UT	0: C1V IN+ < C1VIN-
	01001	当 C1INV=1 时,
		1: C1VIN+ < C1VIN-
		0: C1V IN+ > C1VIN-
		比较器 2 输出反向控制位
5	C2INV	0 = 不反向
3	CZIIV	1 = 反向
		比较器 1 输出反向控制位
4	C1INV	0 = 不反向
7	Ciliv	1 = 反向
		比较器输入切换
		当 CM<2:0>=0b010 时,
		1 = C1IN+接 C1VIN+,C2IN+接 C2VIN+
3	CIS	0 = C1IN-接 C1VIN-,C2IN-接 C2VIN-
3	010	当 CM<2:0>=0b001 时,
		1 = C1IN+接 C1VIN+
		0 = C1IN-接 C1VIN-
		比较器模式选择
		000 = 比较器关闭,CxIN 管脚为模拟 IO 管脚
		001 = 3 个输入共用到 2 个比较器上
		010 = 4 个输入共用到 2 个比较器上
2:0	CM<2:0>	011 = 2 个共参考比较器
		100 = 2 个独立比较器
		101 = 1 个独立比较器
		110 = 2 个带输出共参考比较器
		111 = 比较器关闭,CxIN 管脚为数字 IO 管脚

4.1.13PR0 (Addr:0x1A)

表 4-22. PR0 寄存器

			• •		•					
Name	Bit7	Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0								
PR0		PR0<7:0>								
Reset		0xFF								
Туре				R'	W					

表 4-23. PR0 功能描述

Bit	Name	Function
7:0	PR0<7:0>	Timer0 周期(比较)寄存器

4.1.14 MSCKCON (Addr:0x1B)

表 4-24. MSCKCON 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
MSCKCON	-	-	-	SLVREN	-	CKMAVG	CKCNTI	-
Reset	-	-	-	0	-	0	0	-
Туре	-	-	-	RW	-	RW	RW	-

表 4-25. MSCKCON 位功能描述

Bit	Name	Function					
7:5	-	保留位,不能写 1					
		软件控制 LVR 使能位					
4	SLVREN	1 = 当 UCFG<1:0>为 00 时,打开 LVR					
		0 = 无论 UCFG<1:0>为何值,禁止 LVR					
3	-	保留位,不能写 1					
		快时钟测量慢时钟周期的测量平均模式					
2	CKMAVG	1 = 打开平均模式(自动测量并累加 4 次)					
		0 = 关闭平均模式					
		使能快时钟测量慢时钟周期					
4	CKCNTI	1 = 使能快时钟测量慢时钟周期					
'	CKCNTI	0 = 关闭快时钟测量慢时钟周期					
		注: 该位在测量完毕后会自动归零					
0	-	保留位,不能写 1					

4.1.15 SOSCPR (Addr:0x1C/0x1D)

表 4-26. SOSCPRL 寄存器

					.4 14 HH				
Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	
SOSCPRL			SOSCPR<7:0>						
Reset			0xFF						
Туре				R'	W				

表 4-27. SOSCPRH 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	
SOSCPRH		-			SOSCPR<11:8>				
Reset		-			1111				
Туре		-				R	W		

表 4-28. SOSCPR 功能描述

Bit	Name	Function
11:0	SOSCPR<11:0>	低速振荡器周期(单位:快时钟周期数)用于慢时钟测量功能

4.1.16 OPTION (Addr:0x81)

表 4-29. OPTION 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
OPTION	/PAPU	INTEDG	T0CS	T0SE	PSA		PS<2:0>	
Reset	1	1	1	1	1		111	
Туре	RW	RW	RW	RW	RW		RW	

表 4-30. OPTION 位功能描述

Bit	Name			ION 亚列肥 Fi	unction			
	Name	PORTA 上拉						
7	/PAPU			光	X			
/	/FAFO	1 = PORTA 所有端口上拉关闭 0 = PORTA 上拉总使能,可以通过寄存器独立开关各端口						
		外部中断边沿		可以通过可有	上			
6	INTEDG	プトロロータリスグで 1 = PA2/INT:		42				
0	INTEDG	0 = PA2/INT						
				· · · · · · · · · · · · · · · · · · ·				
_	TOCC	Timer0 时钟》			X			
5	T0CS	1 = 来自于 P						
		0 = 内部时钟		:)				
	T0SE	Timer0 时钟》 1 = PA2/T0C		N. N. L. Not.				
4								
		0 = PA2/T0C		支计数				
		分频器用途配						
3	PSA	1 = 分频器配						
		0 = 分频器配		用				
		分频器分频比			•			
		值	Timer0	WDT				
		000	1:2	1:1				
		001	1:4	1:2				
2:0	PS<2:0>	010	1:8	1:4				
2.0	1 3 2.0 2	011	1:16	1:8				
1		100	1:32	1:16				
		101	1:64	1:32				
	1	110	1:128	1:64				
		111	1:256	1:128				

4.1.17 TRISA (Addr:0x85)

表 4-31. TRISA 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
TRISA	TRISA7	TRISA6	TRISA5	TRISA4	TRISA3	TRISA2	TRISA1	TRISA0
Reset	1	1	1	1	1	1	1	1
Туре	RW	RW	R	RW	RW	RW	RW	RW

表 4-32. TRISA 位功能描述

Bit	Name	Function						
		PORTA<7:6>端口方向控制						
7:6	TRISA<7:6>	1 = 输入						
		0 = 输出						
5	TRISA<5>	PORTA5 端口方向控制						
5	TRISA-52	仅为输入,固定为1						
		PORTA<4:0>端口方向控制						
4:0	TRISA<4:0>	1 = 输入						
		0 = 输出						

4.1.18 TRISC (Addr:0x87)

表 4-33. TRISC 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
TRISC	TRISC7	TRISC6	TRISC5	TRISC4	TRISC3	TRISC2	TRISC1	TRISC0
Reset	1	1	1	1	1	1	1	1
Туре	RW	RW	R	RW	RW	RW	RW	RW

表 4-34. TRISC 位功能描述

Bit	Name	Function
		PORTC<7:0>端口方向控制
7:0	TRISC<7:0>	1 = 输入
		0 = 输出

4.1.19 PIE1 (Addr:0x8C)

表 4-35. PIE1 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PIE1	EEIE	CKMEAIE	-	C2IE	C1IE	OSFIE	TMR2IE	-
Reset	0	0	-	0	0	0	0	-
Туре	RW	RW	-	RW	RW	RW	RW	-

表 4-36. PIE1 位功能描述

Bit	Name	Function					
		EEPROM 写中断使能					
7	EEIE	1 = 使能 EEPROM 写操作完成中断					
		0 = 关闭 EEPROM 写操作完成中断					
		快时钟测量慢时钟操作完成中断使能位					
6	CKMEAIE	1 = 使能快时钟测量慢时钟操作完成中断					
		0 = 关闭快时钟测量慢时钟操作完成中断					

4	C2IE	比较器 2 中断使能位 1 = 使能比较器 2 中断 0 = 禁止比较器 2 中断	
3	C1IE	比较器 1 中断使能位 1 = 使能比较器 1 中断 0 = 禁止比较器 1 中断	
2	OSFIE	振荡器故障中断使能位 1 = 使能振荡器故障中断 0 = 禁止振荡器故障中断	
1	TMR2IE	Timer2 与 PR2 比较相等中断使能位 1 = 使能 0 = 禁止	

4.1.20 PCON (Addr:0x8E)

表 4-37. PCON 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PCON	-	-	-	-	-	-	/POR	/BOR
Reset	-	-	1	-	-	-	q	q
Туре	-	-	-	-	-	-	RW	RW

表 4-38. PCON 位功能描述

Bit	Name	Function						
1	/POR	上电复位标志,低有效 0 = 发生上电复位 1 = 没发生上电复位或由软件置 1 /POR 在上电复位后值为 0,此后软件应该将其置 1						
0	/BOR	低电压复位标志,低有效 0 = 发生了低电压复位 1 = 没有发生低电压复位或由软件置 1						

4.1.21 OSCCON (Addr:0x8F)

表 4-39. OSCCON 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
OSCCON	LFMOD	ı	IRCF<2:0>			HTS	LTS	SCS
Reset	0		101			0	0	0
Туре	RW	RW		R	R	R	RW	

表 4-40. OSCCON 位功能描述

Bit	Name	Function
7	LFMOD	低频内振模式: 1 = 256K 振荡频率模式 0 = 32K 振荡频率模式
6:4	IRCF<2:0>	内部振荡器频率选择 111 = 16MHz 110 = 8MHz 101 = 4MHz(默认) 100 = 2MHz 011 = 1MHz 010 = 500KHz 001 = 250KHz 000 = 32KHz (LFINTOSC)
3	OSTS	振荡器起振超时状态位 1 = 器件运行在 FOSC<2:0>指定的外部时钟之下 0 = 器件运行在内部振荡器之下
2	HTS	内部高速时钟状态 1 = HFINTOSC 状态稳定 0 = HFINTOSC 状态未稳定
1	LTS	内部低速时钟状态 1 = LFINTOSC 状态稳定 0 = LFINTOSC 状态未稳定
0	SCS	系统时钟选择位 1 = 系统时钟选择为内部振荡器 0 = 时钟源由 FOSC<2:0>决定

4.1.22 PR2 (Addr:0x92)

表 4-41. PR2 寄存器

_						•							
	Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0				
	PR2		PR2<7:0>										
	Reset		0xFF										
	Туре		RW										

表 4-42. PR2 功能描述

	Bit	Name	Function
Ī	7:0	PR2<7:0>	Timer2 周期(比较)寄存器(详见 Timer2 描述章节)

4.1.23 WPUA (Addr:0x95)

表 4-43. WPUA 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
WPUA	WPUA7	WPUA6	WPUA5	WPUA4	WPUA3	WPUA2	WPUA1	WPUA0
Reset	1	1	-	1	1	1	1	1
Туре	RW	RW	-	RW	RW	RW	RW	RW

表 4-44. WPUA 功能描述

Bit	Name		Function
		PORTA 弱上拉使能	
7:6	WPUA<7:6>	1 = 使能	
		0 = 禁止	
		PORTA 弱上拉使能	
4:0	WPUA<4:0>	1 = 使能	
		0 = 禁止	*

4.1.24 IOCA (Addr:0x96)

表 4-45. IOCA 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0		
IOCA		IOCA<7:0>								
Reset				0x	00					
Туре				R'	W					

表 4-46. IOCA 功能描述

Bit	Name	Function
		PORTA 端口状态触发中断使能控制位
7:0	IOCA<7:0>	1 = 使能端口状态触发中断
		0 = 关闭端口状态触发中断

4.1.25 VRCON (Addr:0x99)

表 4-47. VRCON 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
VRCON	VREN	-	VRR	-	VR<3:0>			
Reset	0	-	0	-	0			
Туре	RW	-	RW	-	RW			

表 4-48. VRCON 位功能描述

Bit	Name	Function
		CVref 使能位
7	VREN	1 = CVref 电路通电工作
		0 = CVref 电路断电,无泄漏电流

		CVref 范围选择位					
5	VRR	1 = 低电平范围					
		0 = 高电平范围					
		CVref 值选择控制位:					
3:0	VR<4:0>	VRR = 1 时,CVref = (VR<4:0>÷24)×VDD					
		VRR = 0 时,CVref = (VDD÷4) + (VR<4:0>÷32) × VDD					

4.1.26 EEDAT (Addr:0x9A)

表 4-49. EEDAT 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0		
EEDAT		EEDAT<7:0>								
Reset				0x	00					
Туре				R'	W	\ (?)				

4.1.27 EEADR (Addr:0x9B)

表 4-50. EEADR 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0			
EEADR		EEADR<7:0>									
Reset				0x	00						
Туре		RW									

4.1.28 EECON1 (Addr:0x9C)

表 4-51. EECON1 寄存器

					4 14			
Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
EECON1	-	-	WREN3	WREN2	WRERR	WREN1	-	RD
Reset	-		0	0	Х	0	-	0
Туре			RW	RW	RW	RW	-	W

表 4-52. EECON1 位功能描述

Bit	Name	Function
		数据 EEPROM 写使能
5,4,2	WREN<2:0>	111 = 允许软件对 EEPROM 编程,编程完成后各位自动归 0
		其它值 = 禁止软件对 EEPROM 编程
		数据 EEPROM 写错误标志位
3	WRERR	1 = 在 EEPROM 编程周期发生了看门狗或者外部复位导致中止
		0 = 在 EEPROM 编程周期正常完成
		数据 EEPROM 读控制位,此位只写,读永远返回 0
0	RD	1 = 启动一次数据 EEPROM 读周期
		0 = 不启动读

4.1.29 EECON2 (Addr:0x9D)

表 4-53. EECON2 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
EECON2	-	-	-	-	-	-	-	WR
Reset	-	-	-	-	-	-	-	0
Туре	-	-	-	-	-	-	-	RW

表 4-54. EECON2 位功能描述

Bit	Name	Function
		数据 EEPROM 写控制位
		读操作,1 = 数据 EEPROM 编程周期进行中
0	WR	0 = 数据 EEPROM 不处于编程周期
		写操作,1 = 启动一次数据 EEPROM 编程周期
		0 = 无功能

4.1.30 配置寄存器 UCFGx

软件不能访问 UCFG0、UCFG1、UCFG2,它们只在上电过程由硬件写入(烧录)。

● UCFG0, PROM 地址是 0x2000

表 4-55. UCFG0 配置寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
UCFG0	-	СРВ	MCLRE	PWRTEB	WDTE	FOSC<2:0>		

表 4-56. UCFG0 位功能描述

Bit	Name	Function
		1 = Flash 内容不保护
		0 = 启动 Flash 内容保护,MCU 能读,串口不能读
6	СРВ	注意:
		该位只能由1改写为0,而不能由0改写为1。由0改写成1的唯一方法是进行一次包
		括 USER_OPT 在内的片擦除操作,并且重新上电后 CPB 才变为 1。
5	5 MCLRE	1 = PA5/MCLR 脚执行 MCLR 功能,是复位脚
3		0 = PA5/MCLR 脚执行 PA5 功能,是数字输入引脚
4	PWRTEB	1 = PWRT 禁止
4	PWRIED	0 = PWRT 使能
3	WDTE	1 = WDT 使能,程序不能禁止
	WDIE	0 = WDT 禁止,但程序可通过设置 WDTCON 的 SWDTEN 位将 WDT 使能

		000 = 32K 晶振模式, PA6/PA7 接低速晶体;
		001 = 20MHz 晶体模式,PA6/PA7 接高速晶体;
2:0	FOSC<2:0>	010 = 外部时钟模式, PA6 为 IO 功能, PA7 接时钟输入
		011 = INTOSC 模式, PA6 输出系统时钟的 2 分频, PA 为 IO 引脚;
		1xx = INTOSCIO 模式,PA6 和 PA7 均为 IO 引脚

● UCFG1, PROM 地址是 0x2001

表 4-57. UCFG1 配置寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
UCFG1	-	-	TSEL	FCMEN	IESO	RD_CTRL	LVDEN	V<1:0>

表 4-58. UCFG1 位功能描述

Bit	Name	Function
5	TSEL	指令周期选择位 1 = 指令周期为 2T 0 = 指令周期为 4T
4	FCMEN	时钟故障监视使能 1 = 使能时钟故障监视 0 = 禁止时钟故障监视
3	IESO	双速时钟使能 1 = 使能 0 = 禁止
2	RD_CTRL	输出模式时读端口控制 1 = 读数据端口返回的 PAD 上的值 0 = 读数据端口返回的 Latch 上的值
1:0	LVDEN<1:0>	低电压复位选择 00 = 低电压复位使能 其它 = 禁止低电压复位

● UCFG2, PROM 地址是 0x2002

表 4-57. UCFG12 置寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
UCFG2	-	-	-	-		LVDS<	:3:0>	

表 4-58. UCFG2 位功能描述

Bit	Name	Function
7:4	-	保留位

		低电压复位阈值选择	
		数值	电压
		0010	1.8V
3:0	LVDS<3:0>	0011	2.0V
		0100	2.2V
		0110	2.8V
		其它	保留

4.1.31 PCL 和 PCLATH

程序计数器 (PC) 为 11 位宽, 其低 8 位来自可读写的 PCL 寄存器, 高 3 位 (PC<10:8>) 来自 PCLATH, 不能直接读写。只要发生复位, PC 就将被清 0。下图显示了装载 PC 值的两种情形。注意图右边的 LCALL 和 LJUMP 指令,由于指令中的操作码为 11 位,而芯片的 PC 刚好是 11 位,所以这时 PCLATH 并不需要用到。




图 4-1. 不同情况下 PC 的加载示意图

修改 PCL

执行任何以 PCL 寄存器为目标寄存器的指令将同时使程序计数器 PC<10:8>被 PCLATH 内容取代。这样可通过将所需的高 3 位写入 PCLATH 寄存器来改变程序计数器的所有内容。

计算 LJUMP 指令是通过向程序计数器加入偏移量(ADDWR PCL)来实现的。通过修改 PCL 寄存器跳转到查找表或程序分支表(计算 LJUMP)时应特别谨慎。假定 PCLATH 设置为表的起始地址,如果表长度大于255 条指令,或如果存储器地址的低 8 位在表的中间从 0xFF 计满返回到 0x00,那么在每次表起始地址与表内的目标地址之间发生计满返回时,PCLATH 必须递增。

4.1.32 INDF 和 FSR 寄存器

INDF 不是物理存在的寄存器,对 INDF 进行寻址将产生间接寻址,可寻址范围为 0~255。任何使用 INDF 寄存器的指令,实际上是对文件选择寄存器 FSR 所指向的单元进行存取。间接对 INDF 进行读操作将返回 0。间接对 INDF 进行写将导致控操作(可能会影响状态标志位)。

5 系统时钟源




图 5-1. 系统时钟源框图

本芯片包含 4 个时钟源: 2 个内置振荡器作为各种时钟源, 1 个外部晶体振荡器, 1 个外部时钟输入源。 内置振荡器包括: 1 个内部 16M 高速精准振荡器(HFINTOSC), 1 个内部 32K/256K(LFINTOSC)低速低功耗振荡器。这些时钟或振荡器结合预分频器可以给系统提供各种频率的时钟源。系统时钟源的预分频器比例由 OPTION 寄存器里的 IRCF<2:0>位控制。

注意:

看门狗、系统时钟源(IRCF=000)以及 PWRT 统一使用 8 分频之后的输出,即 32KHz,而不管 LFMOD 为何值。

5.1 时钟源模式

时钟源模式分为外部和内部模式:

- 外部时钟模式依靠外部电路提供时钟源,比如外部时钟 EC 模式,晶体谐振器 XT、LP 模式
- 内部时钟模式内置于振荡器模块中,振荡器模块有 16MHz 高频振荡器和 32KHz 低频振荡器

可通过 OSCCON 寄存器的系统时钟选择位(SCS)来选择内部或者外部时钟源。

5.2 外部时钟模式

5.2.1 振荡器起振定时器(OST)

如果振荡器模块配置为 LP, XT 模式,振荡器起振定时器(OST)将对来自 OSC1 的振荡计数 1024 次。这发生在上电复位(POR)之后以及上电延时定时器(PWRT)延时结束(如果被使能)时,或从休眠中唤醒后。在此期间,程序计数器不递增,程序执行暂停。OST 确保使用石英晶体谐振器或陶瓷谐振器的振荡器电路已经启动并向振荡器模块提供稳定的系统时钟信号。当在时钟源之间切换时,需要一定的延时以使新时钟稳定。

5.2.2 EC 模式

外部时钟模式允许外部产生的逻辑电平作为系统时钟源。工作在此模式下时,外部时钟源连接到 OSC1 输入,OSC2 引脚可用作通用 I/O。

当选取 EC 模式时,振荡器起振定时器(OST)被禁止。因此,上电复位(POR)后或者从休眠中唤醒后的操作不存在延时。MCU 被唤醒后再次启动外部时钟,器件恢复工作,就好像没有停止过一样。

5.2.3 LP 和 XT 模式

LP 和 XT 模式支持连接到 OSC1 和 OSC2 的石英晶体谐振器或陶瓷谐振器的使用。模式选择内容反相放大器的低或高增益设定,以支持各种谐振器类型及速度。

LP 振荡器模式选择内部反相放大器的最低增益设定。LP 模式的电流消耗在两种模式中最小。该模式设计 仅用于驱动 32.768KHz 音叉式晶振(钟表晶振)。

XT 振荡器模式选择内部反相放大器的高增益设定。

5.3 内部时钟模式

振荡器模式有两个独立的内部振荡器,可配置或选取为系统时钟源。

- 1. HFINTOSC(高频内部振荡器)出厂时已校准,工作频率为 16MHz。
- 2. LFINTOSC(低频内部振荡器)未经校准,工作频率为 32KHz。软件对 OSCCON 寄存器的内部振荡

器频率选择位 IRCF<2:0>进行操作,可选择系统时钟速度。

可通过 OSCCON 寄存器的系统时钟选择 (SCS) 位,在外部或内部时钟源之间选择系统时钟。

注意:

OSCCON 寄存器的 LFMOD 可以选择 LFINTOSC 是 32KHz 或者 256KHz, 但看门狗固定使用 32KHz, 不管 LFMOD 为何值。

5.3.1 频率选择位(IRCF)

16MHz HFINTOSC 和 32KHz LFINTOSC 的输出连接到预分频器和多路复用器(见图 xx)。OSCCON 寄存器的内部振荡器频率选择位 IRCF<2:0>用于选择内部振荡器的频率输出。可通过软件选择以下 8 个频率之一:

- 16MHz
- 8MHz
- 4MHz (复位后的缺省值)
- 2MHz
- 1MHz
- 500KHz
- 250KHz
- 32KHz

5.3.2 HFINTOSC 和 LFINTOSC 时钟切换时序

当在 LFINTOSC 和 HFINTOSC 之间切换时,新的振荡器可能为了省电已经关闭(见 XX)。在这种情况下,OSCCON 寄存器的 IRCF 位被修改之后、频率选择生效之前,存在一个延时。OSCCON 寄存器的 LTS 和 HTS 位将反映 LFINTOSC 和 HFINTOSC 振荡器的当前活动状态。频率选择时序如下:

- 1. OSCCON 寄存器的 IRCF<2:0>位被修改
- 2. 如果新时钟是关闭的,开始一个时钟启动延时
- 3. 时钟切换电路等待当前时钟下降沿的到来
- 4. CLKOUT 保持为低,时钟切换电路等待两个新时钟下降沿的到来
- 5. 现在 CLKOUT 连接到新时钟, OSCCON 寄存器的 HTS 和 LTS 位按要求被更新
- 6. 时钟切换完成




图 5-2. 由慢时钟切换到快时钟示意图




图 5-3. 由快时钟切换到慢时钟示意图

5.4 时钟切换

通过软件对 OSCCON 寄存器的系统时钟选择(SCS)位进行操作,可将系统时钟源在外部和内部时钟源之间切换。

5.4.1 系统时钟选择 (SCS) 位

OSCCON 寄存器的系统时钟选择(SCS)位选择用于 CPU 和外设的系统时钟源。

- OSCCON 寄存器的位 SCS=0 时,系统时钟源由配置字寄存器(UCFG0)中 FOSC<2:0>位的配置决定
- OSCCON 寄存器的位 SCS=1 时,根据 OSCCON 寄存器的 IRCF<2:0>位所选的内部振荡器频率选取系统时钟源。复位后,OSCCON 寄存器的 SCS 总是被清零。

注意:

任何由硬件引起的时钟切换(可能产生自双速启动或故障保护时钟监控器)都不会更新 OSCCON 寄存器的 SCS 位。用户应该监控 OSCCON 寄存器的 OSTS 位以确定当前的系统时钟源。

5.4.2 振荡器起振超时状态(OSTS)位

OSCCON 寄存器的振荡器起振超时状态(OSTS)位用于指示系统时钟是来自外部时钟源,还是来自内部时钟源。外部时钟源由配置字寄存器(UCFG0)的 FOSC<2:0>定义。OSTS 还特别指明在 LP 或 XT 模式下,振荡器起振定时器(OST)是否已超时。

5.5 双速时钟启动模式

双速启动模式通过最大限度地缩短外部振荡器起振与代码执行之间的延时,进一步节省了功耗。对于频繁使用休眠模式的应用,双速启动模式将在器件唤醒后除去外部振荡器的起振时间,从而可降低器件的总体功耗。该模式使得应用能够从休眠中唤醒,将 INTOSC 用作时钟源执行数条指令,然后再返回休眠状态而无需等待主振荡器的稳定。

注意:

执行 SLEEP 指令将中止振荡器起振时间,并使 OSCCON 寄存器的 OSTS 位保持清零。

当振荡器模块配置为 LP 或 XT 模式时,振荡器起振定时器(OST)使能(见第 7.2.1 节"振荡器起振定时器")。OST 将暂停程序执行,直到完成 1024 次振荡计数。双速启动模式在 OST 计数时使用内部振荡器进行工作,使代码执行的延时最大限度地缩短。当 OST 计数到 1024 且 OSCCON 寄存器的 OSTS 位置 1 时,程序执行切换至外部振荡器。

5.5.1 双速启动模式配置

通过以下设定来配置双速启动模式:

- 配置字寄存器(UCFG1)中的位 IESO=1;内部 / 外部切换位(使能双速启动模式)。
- OSCCON 寄存器的位 SCS=0
- 配置字寄存器(CONFIG)中的 Fosc<2:0>配置为 LP 或 XT 模式

在下列操作之后,进入双速启动模式:

- 上电复位 (POR) 且上电延时定时器 (PWRT)
- 延时结束(使能时)后,或者从休眠状态唤醒

如果外部时钟振荡器配置为除 LP 或 XT 模式以外的任一模式,那么双速启动将被禁止。这是因为 POR 后或从休眠中退出时,外部时钟振荡不需要稳定时间。

5.5.2 双速启动顺序

- 1. 从上电复位或休眠中唤醒
- 2. 使用内部振荡器以 OSCCON 寄存器的 IRCF<2:0>位设置的频率开始执行指令
- 3. OST 指令, 计数 1024 个时钟周期
- 4. OST 超时,等待内部振荡器下降沿的到来

- 5. OSTS 置 1
- 6. 系统时钟保持为低,直到新时钟下一个下降沿的到来(LP 或 XT 模式)
- 7. 系统时钟切换到外部时钟源

5.6 故障保护时钟监控器

故障保护时钟监控器(FSCM)使得器件在出现外部振荡器故障时仍能继续工作。FSCM 能在振荡器起振延时定时器(OST)到期后的任一时刻检测振荡器故障。FSCM 通过将配置字寄存器(UCFG1)中的 FCMEN 位置 1 来使能。FSCM 可用于所有外部振荡器模式(LP、XT 和 EC)。




图 5-4. FSCM 原理图框图

5.6.1 故障保护检测

FSCM 模块通过将外部振荡器与 FSCM 采样时钟比较来检测振荡器故障。LFINTOSC 除以 64, 就产生了采样时钟。请参见图 5-4。故障检测器内部有一个锁存器。在外部时钟的每个下降沿,锁存器被置 1。在采样时钟的每个上升沿,锁存器被清零。如果采样时钟的整个半周期流逝而主时钟依然未进入低电平,就检测到故障。

5.6.2 故障保护操作

当外部时钟出现故障时,FSCM 将器件时钟切换到内部时钟源,并将 PIR1 寄存器的 OSFIF 标志位置 1。如果在 PIR1 寄存器的 OSFIE 位置 1 的同时将该标志位置 1,将产生中断。器件固件随后会采取措施减轻可能由故障时钟所产生的问题。系统时钟将继续来自内部时钟源,直到器件固件成功重启外部振荡器并切换回外部操作。FSCM 所选的内部时钟源由 OSCCON 寄存器的 IRCF<2:0>位决定。这使内部振荡器可以在故障发生前就得以配置。

5.6.3 故障保护条件清除

复位、执行 SLEEP 指令或翻转 OSCCON 寄存器的 SCS 位后,故障保护条件被清除。OSCCON 寄存器的 SCS 位被修改后,OST 将重新启动。OST 运行时,器件继续从OSCCON 中选定的 INTOSC 进行操作。OST 超时后,故障保护条件被清除,器件将从外部时钟源进行操作。必须先清除故障保护条件,才能清零 OSFIF

标志位。

5.6.4 复位或从休眠中唤醒

FSCM 设计为能在振荡器起振延时定时器(OST)到期后的任一时刻检测振荡器故障。OST 的使用场合为从休眠状态唤醒后以及任何类型的复位后。OST 不能在 EC 时钟模式下使用,所以一旦复位或唤醒完成,FSCM 就处于激活状态。当 FSCM 被使能时,双速启动也被使能。因此,当 OST 运行时,器件总是处于代码执行阶段。

注意:

由于振荡器起振时间的范围变化较大,在振荡器起振期间(从复位或休眠中退出时),故障保护电路不处于激活状态。经过一段适当的时间后,用户应检查 OSCCON 寄存器的 OSTS 位,以验证振荡器是否已成功起振以及系统时钟是否切换成功。

6 复位时序

CMT2281F2 有以下几种不同的复位:

- 1. 上电复位 POR
- 2. WDT 看门狗复位——在常规运行期间
- 3. WDT 看门狗唤醒——在睡眠期间
- 4. /MCLR 管脚复位——在常规运行期间
- 5. /MCLR 管脚复位——在睡眠期间
- 6. 低点压(BOR/LVR)复位
- 7. 指令错误复位(可禁止)

有些寄存器是不被任何复位影响的,这些寄存器的状态在上电复位时是未知的,也不受复位事件影响。大 多数其它寄存器都会在以下复位事件时恢复到其"复位状态"。

- 上电复位 POR
- WDT 看门狗复位——在常规运行期间
- WDT 看门狗复位——在睡眠期间
- /MCLR 管脚复位——在常规运行期间
- 低电压(BOR)复位
- 错误指令复位

WDT(看门狗)睡眠唤醒不会造成和在常规运行状态下 WDT(看门狗)超时所造成的复位。因为睡眠唤醒本身就是一种继续的意思,而不是复位/TO 和/PD 位的设置和清零在不同复位条件下的动作是不同的。具体可参考表 6-1 和表 6-2。

/MCLRB 管脚背后的电路带有防抖功能,能够滤除一些干扰造成的尖细脉冲信号。下图为复位电路的总体概述框图:




图 6-1. 复位功能框图

6.1 POR 上电复位

片上的 POR 电路会将芯片保持在复位状态直到 VDD 电源电压达到足够高,为充分利用片内复位电路的功能,用户可以简单地直接在 VDD 和/MCLR 之间结一个电阻。这样外部就无需任何 RC 复位电路。不过这要求 VDD 电压上升时间为最大。上电完成后,系统复位不会立即释放,还要等一个约 4ms 的延时,期间数字电路保持在复位状态。

6.2 外部复位 MCLR

需要注意的是,WDT 复位不会把/MCLRB 管脚拉低。在/MCLRB 管脚上施加超过指标的电压(例如 ESD 事件)会造成/MCLRB 复位,而且在管脚上产生超标的大电流,因此我们推荐用户不再直接用一个电阻将/MCLRB 和 VDD 连接起来,而是采用以下电路。




图 6-2. 外部复位 MCLRB

在芯片的 CONFIG OPTION 寄存器(UCFG0)中有一个 MCLRE 使能位,将此位清零会使得复位信号由芯片内部产生。当此位为 1 时,芯片的 PA5/MCLR 脚成为外部复位脚。在这个模式下,/MCLR 脚上有个对 VDD 的弱上拉。

6.3 PWRT (上电计时器)

PWRT 为上电复位,低电压复位提供一个固定的 64ms(正常情况下)的定时。这个定时器由内部慢时钟驱动。芯片在定时器超时之前都是被保持在复位状态。这段时间能保证 VDD 上升到足够高的电压使得系统能正常工作。PWRT 也可以通过系统 CONFIG 寄存器(UCFG0)来使能。在开启低电压复位功能时,用户应该也打开 PWRT。PWRT 定时是由 VDD 电压超过 VBOR 门限事件启动的。另外需要注意的是,由于由内部慢时钟驱动,定时的实际时间长度是随温度,电压等条件变化而变化的。这个时间不是一个精准参数。

6.4 BOR (LVR) 低电压复位

低电压复位由 UCFG1<1:0>位来控制。低电压复位就是指当电源电压低于 VBOR 门限电压时所产生的复位。不过当 VDD 电压低于 VBOR 不超过 TBOR 时间时,低电压复位可能不会发生。VBOR 电压在芯片出货之前需要校准,校准可通过串口写入内部校准寄存器来完成。如果 BOR(低电压复位)是使能(UCFG1<1:0>=00)的,那么最大 VDD 电压上升时间的要求就不存在。BOR 电路会将芯片控制在复位状态,一直到 VDD 电压达到 VBOR 门限电压以上。需要注意的是,当 VDD 低于系统能正常工作的门限时,POR电路并不会产生复位信号。如果要 BOR 电路产生复位信号,VDD 电压必须在 VSS 电平上保持 100uS 以上。

6.5 错误指令复位

当 CPU 的指令寄存器取指到未定义指令时,系统将进行复位,利用此功能可增加系统的抗干扰能力。

6.6 超时动作

在上电过程中,芯片内部的超时动作顺序按以下流程执行: POR 结束后启动 PWRT 计时,由于计时是由 POR 脉冲结束启动的,如果/MCLR 在低电平状态下保持足够长的时间,超时事件就会发生。那么将/MCLR 拉高会让 CPU 立即开始执行。这在测试或者需要多个 MCU 同步的情况下会很有用。

PCON (Power Control Register)

PCON 寄存器里有 2 位指示哪一种复位发生了。Bit0 是/BOR 指示位,其在上电复位是是未知态,软件必须将其置 1, 然后检查其是否为 0。Bit1 是/POR 指示位,其在上电复位后为 0, 软件必须将其置 1。




图 6-3. 上电复位,使用了 MCLRB




图6-4. 上电复位,没有使用MCLRB




图6-5. BOR复位

注意:

- 1. 上电复位或低电压复位后,并且在 PWRTEB (UCFG0.4) 为低时, PWRT 有效。它是 2048 个内部 慢时钟周期,约 64ms;
- 2. TBOR 时间约为 157us;
- 3. 电压恢复正常之后,内部复位不会立即释放,而是要等约为 4ms 的时间。

农 6-1. 有作情况上的起动							
振荡器配置	上电	复位	低电压	睡眠醒来			
1水初始11111111111111111111111111111111111	/PWRTEB=0	/PWRTEB=1	/PWRTEB=0	/PWRTEB=1	唑叭胜水		
INTOSC	TPWRT	_	TPW/RT	_	_		

表 6-1. 各种情况下的超时

表 6-2. STATUS/PCON 位及其意义(u-没变化,x-未知)

/POR	/BOR	/TO	/PD	条件
0	X	1	1	POR
U	0	1	1	BOR
U	U	0	U	WDT 复位
U	U	0	0	WDT 唤醒
U	U	U	U	常规运行下/MCLR 复位
U	U	1	0	睡眠下/MCLR 复位

7 BOOT

在上电复位或低电压复位之后,插入一个状态,把程序 EEPROM 的 2000H 开始的单元映射配置寄存器。 系统复位要等 BOOT 结束之后才能释放,如图 6-3 和图 6-4 所示,该过程大概需要 17us。



8 看门狗定时器




图 8-1. 看门狗和定时器 0 框图

看门狗的时钟源为内部慢时钟(32KHz),它是一个 16 位的计数器,和定时器 0 共用一个 8 位的预分频器,使能位位于配置寄存器 UCFG0 的第 3 位,WDTEN。为 1 时表示使能看门狗,为 0 时禁止,由上电启动过程 BOOT 决定,或者可通过外部串口写入。清看门狗指令 CLRWDT、SLEEP 会清除看门狗计数器。在使能了看门狗的情况下,MCU 睡眠时看门狗溢出事件可以作为一个唤醒源,而 MCU 正常工作时作为一个复位源。

表8-1. 看门狗状态

条件	看门狗状态
WDTEN和SWDTEN同时为0	
CLRWDT指令	清零
进入SLEEP、退出SLEEP时刻	

注意:

如果内部慢时钟从 32K 切换到 256K 模式(或反之从 256K 切换到 32K 模式),都不影响看门狗计时,因为 WDT 固定使用 32K 时钟源。

9 定时器 0

9.1 Timer0 简介

定时器 0 为 8 位,可配置为计数器或定时器使用,当作为外部事件(TOCKI)计数器时,可以配置为上升沿或者下降沿计数。作为定时器时,其计数时钟为系统时钟的 2 分频,即每一指令周期递增一次。有一个与WDT 共用的 8 位预分频器,PSA 为 0 时该预分频器分配给定时器 0 使用。

注意:

当改变 PSA 的值时,硬件会自动把预分频器清 0。




图 9-1. 看门狗和定时器 0 框图

9.2 Timer0 定时器模式

该模式下,定时器 0 在每个指令周期加 1 (不带预分频)。软件可以清零 OPTION 寄存器里的 TOCS 位以进入定时器模式。当软件对 TMR0 进行写操作时,定时器在写后面 2 个周期内不会递增。

9.3 Timer0 计数器模式

该模式下,定时器 0 由每个 TOCKI 管脚的上升沿或下降沿触发加 1 (不带预分频)。具体哪一钟沿触发由 OPTION 寄存器里的 TOSE 位决定。软件可以将 OPTION 寄存器里的 TOCS 位置 1 以进入计数器模式。

9.3.1 软件可配置预分频电路

芯片在 Timer0 和 WDT 定时器前面有一个分频电路,可以分配给 Timer0 或者 WDT 定时器用,但二者不能同时使用这个预分频电路。具体分配给 Timer0 还是 WDT 由 OPTION 寄存器里的 PSA 位决定,PSA 为 0 时,预分频分配给 Timer0 使用。在 Timer0 预分频模式下,总共有 8 个预分频比(1:2 到 1:256)可以通过 OPTION 寄存器里的 PS<2:0>位设置。

注意:

- 1. 预分频电路既不可读也不可写。任何对 TMR0 寄存器的写动作会清零预分频电路。
- 2. 当预分频电路分配给 WDT 时, 1 条 CLRWDT 指令即可清零预分频电路。
- 3. 在定时器 0 和 WDT 之间切换预分频电路由于分频电路可以分配给 Timer0 或者 WDT 定时器用,在二者之间切换预分频器是有可能导致误复位。

在将预分频电路从分配给 TMR0 切换到分配给 WDT 时,请务必执行以下指令顺序:

BANKSEL TMR0
CLRWDT ; Clear WDT

CLRR TMR0 ; Clear TMR0 and prescaler

BANKSEL OPTION_REG

BSR OPTION_REG, PSA; Select WDT

CLRWDT

LDWI b'11111000'; Mask prescaler bits

ANDWR OPTION REG, W

IORWI b'00000101'; Set WDT prescaler to 1:32

LDWI OPTION_REG

在将预分频电路从分配给 watchdog 切换到分配给 TMR0 时,请务必执行以下指令顺序:

CLRWDT ; Clear WDT and prescaler

BANKSEL OPTION_REG

LDWI b'11110000' ; Mask TMR0 select and prescaler bits

ANDWR OPTION REG. W

IORWI b'00000011'; Set prescaler to 1:16

STR OPTION_REG

9.3.2 Timer0 中断

芯片在定时器 0 从 0xFF 溢出到 0x00 时会置起 TOIF 标志,并产生中断(如果使能了该中断)。

注意:

TimerO 中断无法唤醒 CPU 因为在睡眠状态下,定时器是被冻结的。

9.3.3 用外部时钟驱动定时器 0

在计数其模式下,T0CKI 管脚输入和 Timer0 寄存器之间的同步是由在 Q1, Q2 内部时钟相位采样实现的,所以外部时钟源周期的高电平时间和低电平时间必须满足相关时序要求。



10定时器 2

定时器 2 为 8 为定时器包含以下功能:

- 8位计数寄存器
- 8位周期寄存器
- TMR2 值等同 PR2 时产生中断
- 1:1, 1:4, 1:16 预分频比
- 1:1~1:16 后分频比




图 10-1. 定时器 2 框图

Timer2 工作原理:

Timer2 模块的时钟输入是系统指令时钟($F_{OSC}/2$)。该时钟送入 Timer2 预分频器,其预分频比有 1:1、1:4、1:16 三种选择。随后预分频器的输出被用于递增 TMR2 寄存器。

TMR2 和 PR2 的值被不断比较以确定何时匹配。TMR2 将从 00h 开始递增直到与 PR2 的值相同匹配时将发生以下两种情况:

- TMR2 在下一递增周期复位为 0x00
- Timer2 后分频比递增

Timer2/PR2 比较器的匹配输出送入 Timer2 后分频器。后分频器的选项范围为 1:1 至 1:16。Timer2 后分频器的输出用于将 PIR1 寄存器的 TMR2IF 中断标志置 1

注意:


- 1. TMR2 和 PR2 都是可读写寄存器。在复位时,他们的值分别是 0 和 0xFF。
- 2. 将 T2CON 寄存器中的 TMR2ON 位置 1 可打开 Timer2,反之将 TMR2ON 位清零关闭 Timer2。
- 3. Timer2 预分频器由 T2CON 寄存器的 T2CKPS 位控制。
- 4. Timer2 后分频器由 T2CON 寄存器的 TOUTPS 位控制。
- 5. 预分频和后分频计数器会在写以下寄存器时清零:
 - 写 TMR2
 - 写 T2CON
 - 任何 Reset 动作
- 6. 写 T2CON 并不会清零 TMR2 寄存器

11比较器

片内集成 2 个模拟比较器,由于其中比较器 2 功能管脚同时用于 RF 串行控制总线,所以 2 个比较器均不能使用。

需要注意的是,当读一个端口寄存器时,如果改管脚被配置为模拟信号管脚,软件会读出 **0** 值。当管脚被设置为数字输入管脚时,比较器仍然会以为该管脚输入一个模拟信号,并输出相应结果。如果一个管脚被设置为数字输入,而这个管脚上面的实际电压又是一个模拟电平,这可能造成输入缓存电路消耗比说明书上标的更大的电流。

模拟比较器总共有 8 种配置模式,由 CMCON0 寄存器的 CM<2:0>这 3 位来选择。由于功能管脚被用于 RF 串行控制线,所以只有如下两种状态:



- 模拟功能(A):数字输入缓存被屏蔽
- 数字功能(D):比较器数字输出会覆盖管脚上的其他功能
- 正常端口功能(I/O):独立于比较器

当端口上标注"A"字样,读的时候无论当前管脚上的状态或 I/O 控制寄存器 TRIS 位的状态都会返回 0 值。用户应该把与被用作模拟输入的管脚相对应的 TRIS 位置为 1 来关闭其数字输出驱动电路。

当端口上标注"D"字样,用户应该将其相应的 TRIS 位职位 0 来打开数字输出驱动电路。

另外,比较器配置切换是应该屏蔽比较器中断以避免不必要的误触发事件。

12数据 EEPPROM

片内集成有 256 个字节的 EEPROM,通过 EEADR 进行寻址访问。软件可通过 EECON1 和 EECON2 对 EEPROM 进行编程操作,硬件实现了擦除和编程的自定时功能,无需软件查询,节省有限的代码空间,同时 利用此特性,启动编程周期之后可以进入睡眠模式,以降低功耗。

数据 EEPROM 在使用(无论是读还是写)之前必须进行以下初始化操作:在未使用到的 EEPROM 某个单元写两次 0xAA,后续程序不要对此单元操作。如:

SYSTEM_INIT		
•••••		
•••••		
LDWI	0x55	
STR	EEROM_ADDR	
LDWI	0xAA	
STR	EEPROM_DATA	
LCALL	EEPROM_WRITE	
LCALL	EEPROM_WRITE	

编程数据 EEPROM 步骤

要读取数据存储单元,用户必须将地址写入 EEADR 寄存器,然后将 EECON1 寄存器的控制位 RD 置 1。在紧接着的下一周期,EEDAT 寄存器就被 EEPROM 数据写入。因此该数据可由下一条指令读取。EEDAT 将保持这个值直到用户下一次从该单元读取或向该单元写入数据时(在写操作过程中)。

BANKSEL	EEADR
LDWI	dest_addr
STR	EEADR
BSR	EECON1, RD
LDR	EEDAT, W

13时钟测量

此功能可以比较精准的测量内部慢时钟周期。

在此模式下,TIMER2 的预分频、后分频配置自动变为 1:1,组成一个 12 位的定时器,TIMER2 的计数时钟为系统时钟 Fosc,而不是普通模式下的指令时钟 Fosc/2。计数结束后结果自动存到 SOSCPR 寄存器,其单位是系统时钟 Fosc 的个数。

操作步骤:

- 1. 为提高计量精度,建议设置 IRCF 为 111, SCS=1,选择 16M 的系统时钟;
- 2. 把 T2CON.2 置 1, 使能 TIMER2;
- 3. 如果选择 4 次平均,则把 MSCKCON.2 置 1,否则把它清 0;
- 4. 置位 MSCKCON.1, 开始测量;
- 5. 测量结束后 MSCKCON.1 自动清 0,中断标志置 1;
- 6. 可以用查询或中断的方式等待结束;
- 7. 当查询到中断标志为 1 时读取得到的 SOSCPR 即为最终结果。




图 13-1. 慢时钟测量模式原理框图

14中断模式

CMT2281F2 有以下中断源:

- PA2/INT 管脚进来的外部中断
- Timer0 溢出中断
- PORTA 变化中断
- Timer2 比对相等中断
- EEPROM 数据写中断
- 故障保护时时钟监控器中断
- 比较器中断

中断控制寄存器(INTCON)和外围中断请求寄存器(PIR1)记录了中端标志位。INTCON 同时也包含全局中断使能位 GIE。

当中断被服务后,以下动作自动发生:

- GIE 被清零,从而关闭中断
- 返回地址被推上堆栈
- 程序指针被加载 0004h 地址

中断返回指令,RETFIE,退出中断函数时同时设置 GIE 位,重新使能未屏蔽的中断。

INTCON 寄存器包含以下中断标志位:

- INT 管脚中断
- PORTA 变化中断
- Timer0 溢出中断

PIR1 中包含着外围中断标志位。PIE1 中包含着其对应的中断使能位。

14.1INT 中断

INT 引脚上的外部中断是边沿触发的;当 OPTION 寄存器的 INTEDG 位被置 1 时在上升沿触发,而当 INTEDG 位被清零时在下降沿触发。当 INT 引脚上出现有效边沿时,INTCON 寄存器的 INTF 位置 1。可以通 过将 INTCON 寄存器的 INTE 控制位清零来禁止该中断。在重新允许该中断前,必须在中断服务程序中先用软件将 INTF 位清零。如果 INTE 位在进入休眠状态前被置 1,则 INT 中断能将处理器从休眠状态唤醒。

注意:

使用 INT 中断时,必须对 ANSEL 和 CM2CON0 寄存器进行初始化,以便将模拟通道配置为数字输入。配置为模拟输入的引脚总是读为 0。

14.2 PORTA 电平变化中断

PORTA 输入电平的变化会使 INTCON 寄存器的 PAIF 位置 1。可以通过置 1/清零 INTCON 寄存器的 PAIE 位来使能/禁止该中断。此外,可通过 IOCA 寄存器对该端口的各个引脚进行配置。

注意:

- 1. 使用 PORTA 电平变化中断时,必须对 ANSEL 和 CM2CONO 寄存器进行初始化,以便将模拟通道配置为数字输入。配置为模拟输入的引脚总是读为 0;
- 2. 初始化电平变化中断时,应先配置为数字输入IO,把相应的IOCA置1,然后读取一下该PORTA;
- 3. 当 IO 电平发生变化时, PAIF 被置 1;
- 4. 清中断标志位之前应该读取一下 PORTA, 然后再对 PAIF 清 0。

14.3 中断响应

外部中断包括 INT 管脚进来的或者 PORTA 变化中断的延时一般为 1 到 2 个指令周期。具体视中断发生的实际情况而定。




图 14-1. 中断响应时序图




图 14-2. 中断产生电路架构框图

14.4中断过程中的现场保存

在中断过程中,只有返回 PC 被自动保存在堆栈上。一般来说,用户可能需要保存重要的寄存器值在堆栈上,例如 W,STATUS 寄存器等。这些必须由软件来完成。临时寄存器 W_TEMP 和 STATUS_TEMP 应该被放置在 GPR 的最后 16byte 里。这 16 个 GPR 落在两个页区间,因此可以稍微节省代码。

15MCU 睡眠省电模式

芯片在执行完 SLEEP 指令后进入睡眠状态。

为了达到最低睡眠功耗,软件应该将所有 IO 置高或低,而且没有外部电路从 IO 耗电。I/O 作为输入的,外部电路应将其拉高或拉低,避免翻转耗电。/MCLR 应该在高电平。

为达到最低功耗,建议配置为晶体模式或者外部时钟模式时,把时钟缺失检测关闭掉,即把 UCFG1 的 FCMEN 位清 0,同时比较器的配置位 CM<2:0>写为 0b111,以关闭比较器模块。

15.1 唤醒模式

以下事件可以唤醒芯片:

- /MCLR 管脚上有外部复位
- WDT 超时
- PA2/INT 管脚上有中断,PORTA 变化或其他外围中断

清看门狗指令 CLRWDT、SLEEP(进入睡眠模式)或者从睡眠模式唤醒,都将清除看门狗计数器。

15.2看门狗唤醒

看门狗工作在内部慢时钟(32KHz),它是一个 16 位的计数器,和定时器 0 共用一个 8 位的预分频器,使能位位于配置寄存器 UCFG0 的第 3 位 WDTEN,为 1 时表示使能看门狗,为 0 时将由 SWDTEN 位决定使能与否,SWDTEN 位于 WDTCON 寄存器。

清看门狗指令 CLRWDT、SLEEP 会清除看门狗计数器。

在使能了看门狗的情况下,MCU 睡眠时看门狗溢出事件可以作为一个唤醒源,而 MCU 正常工作时作为一个复位源。

16 I/O 端口

片内共包含 16 个 GPIO, 其中 PORTA<7:0>有 8 个 IO, PORTC<7:0>有 8 个 IO, 但限于封装原因,不是全部引脚都有引出到芯片管脚。这些 IO 除了作为普通输入/输出端口以外,还通常具备一些与内核周边电路通讯的功能,具体见下。

16.1 PORTA 端口和 TRISA 寄存器

PORTA 是一个 8 位双向端口。与其相应的进出方向寄存器就是 TRISA 寄存器。不过注意到这里第 5 位没有用到,因为 PORTA<5>为单输入方向端口。在 TRISA 寄存器中将某一位设置为"1"会将该对应 PORTA 端口设置为输入端口(此时,输出驱动电路会被关断)。反之,将某一位设置为"0"会将该对应 PORTA 端口设置为输出端口。在置为输出端口时,输出驱动电路会被打开,输出寄存器里的数据会被放置到输出端口。在 PORTA上进行读动作时,PORTA内容会是反映输入端口的状态。在 PORTA上进行写动作时,PORTA内容会被写入输出寄存器。所有的写操作都是"读-更改-写"这样一个微流程,即数据被读,然后更改,再写入输出寄存器的过程。当 MCLRE 为 1 时,PORTA<5>读的值为 0,此时它是作为外部复位管脚。

16.2端口的其它功能

芯片在 PORTA 的每个端口都有一个状态变化中断选项和弱上拉选型。

16.2.1 弱上拉

PORTA的每个端口(除了 PORTA<5>)都有一个可以单独设置的内部弱上拉功能。控制 WPUAx 寄存器 里的位就可使能或关断这些弱上拉电路。当 GPIO 被设置为输出时,这些弱上拉电路会被自动关断。弱上拉电路在上电复位期间可以被置为关断。这是由 OPTION 寄存器中的/PAPU 位决定的。PORTA<5>内部也有弱上拉功能,它是在将 PORTA<5>设置为/MCLR 功能时自动使能的。当 PORTA<5>被设置为 GPIO 时,该弱上拉电路被自动关断。

16.2.2 状态变化中断

PORTA的每个端口都可以被单独设置成一个中断源(端口状态变化触发中断)。控制 IOCAx 寄存器里的位就可使能或关断这些端口的中断功能。端口状态变化触发中断的功能在上电复位时是无效的。

当端口状态变化触发中断的功能被使能时,当前端口电平值会被与上次读动作所读取数据寄存器的旧值作对比。所有错误匹配结果会被或在一起形成中断标志位 INTCON 寄存器中的 PAIF 标志位该中断可以将芯片从睡眠状态中唤醒。用户需要在中断服务程序中执行以下程序来清除该标志位:

- 1. 对 PORTA 进行一次读或写得动作,这将结束任何错误匹配的状态;
- 2. 清零 PAIF 标志位。

错误匹配的条件会一直设置 PAIF 位。对 PORTA 做一次读就可以结束任何错误匹配的状态,使得 PAIF 能

被清零。数据寄存器里保持的上一次读的值不会被/MCLR 或低电压复位所影响。只要错误匹配状态存在,PAIF 位就会被置 1。

16.3端口描述

PORTA 和 PORTC 的每个端口都包含着不同的复用功能。其具体功能和控制在这一节里描述。

16.3.1 PORTA<2:0>

下图描述了此端口的内部电路结构, PA<2:0>可以被配置为以下功能端口:

- GPIO
- 调试串口时钟(PA0)
- 调试串口数据(PA1)
- 外部中断输入(PA2)
- Timer0 外部时钟源(PA2)




图 16-1. PA<2:0>架构框图

16.3.2 PORTA3

下图描述了此端口的内部电路结构, PA3 可以被配置为以下功能端口:

GPIO




图 16-2. PA3 架构框图

注意:

ATEST1 为内部测试用功能,没对用户开放,用户可以忽略。

16.3.3 PORTA4

下图描述了此端口的内部电路结构,PA4可以被配置为以下功能端口:

GPIO




图 16-3. PA4 架构框图

注意:

ATESTO 和 IR 均为内部测试用功能,没对用户开放,用户可以忽略。

16.3.4 PORTA5

下图描述了此端口的内部电路结构, PA5 可以被配置为以下功能端口:

- 数字输入
- 外部复位




图 16-4. PA5 架构框图

16.3.5 PORTA6

下图描述了此端口的内部电路结构, PA6 可以被配置为以下功能端口:

- GPIO
- 晶振、谐振器连接
- 时钟输出




图 16-5. PA6 架构框图

16.3.6 PORTA7

下图描述了此端口的内部电路结构, PA7 可以被配置为以下功能端口:

- GPIO
- 晶振、谐振器连接
- 时钟输入




图 16-6. PA7 架构框图

16.3.7 PORTC<7:0>

下图描述了此端口的内部电路结构,PC7~PC0可以被配置为以下功能端口:

- GPIO
- AVDD,即 RF 部分供电(仅 PC0)
- SCLK,即 RF 部分 SPI 的串行时钟(仅 PC2)
- CSB, 即 RF 部分 SPI 的片选(仅 PC3)
- SDIO/DOUT,即 RF部分 SPI的串行数据/RF解调输出脚(仅 PC4)
- 比较器输入(仅 PC0 和 PC1,但不可用,因为用于控制 RF 部分)
- 比较器输出(仅 PC4,但不可用,因为用于控制 RF 部分)




图 16-7. PORTC<7:0>架构框图

17指令集列表

CMT2281F2 采用精简指令架构,一共 37 条指令,以下是各指令的描述。

表 17-1. 指令表

CMT	指令周期	Function	Operation	Status
BCR R, b	1	Bit clear	0-> R(b)	NONE
BSR R, b	1	Bit set	1-> R(b)	NONE
BTSC R, b	1 (2)	Bit test, skip if 0	Skip if R(b)=0	NONE
BTSS R, b	1 (2)	Bit test, skip if 1	Skip if R(b)=1	NONE
NOP	1	No operation	None	NONE
CLRWDT	1	Clear WDT	0-> WDT	/PF, /TF
SLEEP	1	ENTER SLEEPMODE	0-> WDT, STOP OSC	/PF, /TF
STTMD	1	Store W TO TMODE	W-> TMODE	NONE
CTLIO R	1	Control IO direction reg	W-> IODIRr	NONE
STR R	1	Store W to reg	W-> R	NONE
LDR R, d	1	Load reg to d	R-> d	Z
SWAPR R, d	1	Swap halves reg	[R(0-3)R(4-7)]-> d	NONE
INCR R, d	1	Increment reg	R+ 1-> d	Z
INCRSZ R, d	1 (2)	Increment reg, skip if 0	R+ 1-> d	NONE
ADDWR R, d	1	Add W and reg	W+ R-> d	C, HC, Z
SUBWR R, d	1	Sub W from reg	R- W-> d R+ /W+ 1-> d	C, HC, Z
DECR R, d	1	Decrement reg	R- 1-> d	Z
DECRSZ R, d	1 (2)	Decrement reg, skip if 0	R- 1-> d	NONE
ANDWR R, d	1	AND W and reg	R& W-> d	Z
IORWR R, d	1	Inclu.OR W and reg	W R-> d	Z
XORWR R, d	1	Exclu.OR W and reg	W^ R-> d	Z
COMR R, d		Complement reg	/R-> d	Z
RRR R, d	1	Rotate right reg	R(n)-> R(n-1), C-> R(7), R(0)-> C	С
RLR R, d		Rotate left reg	R(n)-> R(n+1), C-> R(0), R(7)-> C	С
CLRW	1	Clear working reg	0-> W	Z
CLRR R	1	Clear reg	0-> R	Z
RETI	2	Return from interrupt	Stack-> PC,1-> GIE	NONE
RET	2	Return from subroutine	Stack-> PC	NONE
LCALL N	2	Long CALL subroutine	N-> PC, PC+1-> Stack	NONE
LJUMP N	2	Long JUMP address	N-> PC	NONE
LDWI I	1	Load immediate to W	I-> W	NONE
ANDWI I	1	AND W and imm	W& I-> W	Z
IORWI I	1	Inclu.OR W and imm	W I-> W	Z
XORWI I	1	Exclu.OR W and imm	W^ I-> W	Z

www.cmostek.com

CMT		指令周期	Function	Operation	Status
RETW	I	2	Return, place imm to W	Stack-> PC, I-> W	NONE
ADDWI	I	1	Add imm to W	W+I-> W	C, HC, Z
SUBWI	I	1	Subtract W from imm	I-W-> W	C, HC, Z

注意:

在芯片里,TMODE 寄存器是指 OPTION,即 STTMD 指令的操作是把 W 存到 OPTION。

18文档变更记录

表 18-1. 文档变更记录表

版本号	章节	变更描述	日期
1.0	全部	初始版本发布	2017-11-23



19联系方式

无锡泽太微电子有限公司深圳分公司

中国广东省深圳市南山区前海路鸿海大厦 203 室

邮编: 518000

电话: +86 - 755 - 83235017 传真: +86 - 755 - 82761326

销售: sales@cmostek.com

技术支持: support@cmostek.com

网址: www.cmostek.com

Copyright. CMOSTEK Microelectronics Co., Ltd. All rights are reserved.

The information furnished by CMOSTEK is believed to be accurate and reliable. However, no responsibility is assumed for inaccuracies and specifications within this document are subject to change without notice. The material contained herein is the exclusive property of CMOSTEK and shall not be distributed, reproduced, or disclosed in whole or in part without prior written permission of CMOSTEK. CMOSTEK products are not authorized for use as critical components in life support devices or systems without express written approval of CMOSTEK. The CMOSTEK logo is a registered trademark of CMOSTEK Microelectronics Co., Ltd. All other names are the property of their respective owners.