# **CMOSTEK**

# **CMT2189C** 用户指南

# 概要

CMT2189C 是一款低功耗,高性能,Flash 型的(G)FSK / OOK 无线发射单片机。它能够覆盖 240 - 960MHz 的无线通信频段,同时内嵌一个 RISC 的 Flash 型 MCU。它们都属于 CMOSTEK NextGenRF $^{TM}$ 系列的产品。该产品系列包含了发射机,接收机,收发一体机和 SoC 等短距离无线通信芯片。

本文档涵盖的产品型号如下表所示。

表 1. 本文档涵盖的产品型号

产品型号	工作频率	调制方式	发射功率	发射电流	配置方式	封装
CMT2189C	240 - 960MHz	OOK/(G)FSK	+13dBm	32.5mA	内嵌 MCU	SOP14

注:发射功率和发射电流测试条件为 433.92MHz, FSK 模式

## 目录

1	芯片架构介	·绍	5
	1.1 总	4体工作原理	5
	1.2	D 管脚说明	5
2	RF 配置和	控制机制	7
	2.1		7
		计控制时序	
	2.3 T	WI 配置总线(Two-wire Interface)	8
		WI 时序要求	
	2.5 T	WI 时序进入和退出	11
		WI 配置过程	
		E整的发射过程	
3		ł	
4		+ (SFR)	
	4.1 地	也址映射	
	4.1.1	Bank0 SFR	
	4.1.2	Bank1 SFR	
	4.1.3	TMR0 (Addr:0x01)	
	4.1.4	STATUS (Addr:0x03)	
	4.1.5	PORTA (Addr:0x05)	
	4.1.6	PORTC (Addr:0x07)	
	4.1.7	INTCON (Addr:0x0B)	
	4.1.8	PIR1 (Addr:0x0C)	
	4.1.9	TMR2(Addr:0x11)	
	4.1.10		
	4.1.11	WDTCON (Addr:0x18)	23
	4.1.12	CMCON0 (Addr:0x19)	23
	4.1.13		25
	4.1.14		
	4.1.15		
	4.1.16	OPTION (Addr:0x81)	26
	4.1.17	TRISA (Addr:0x85)	
	4.1.18	TRISC (Addr:0x87)	
	4.1.19		
	4.1.20	PCON (Addr:0x8E)	
	4.1.21	OSCCON (Addr:0x8F)	29

	4	1.1.22	PR2(Addr:0x92)	30
	4	1.1.23	WPUA (Addr:0x95)	30
	4	1.1.24	IOCA (Addr:0x96)	30
	4	1.1.25	VRCON (Addr:0x99)	31
	4	1.1.26	EEDAT (Addr:0x9A)	31
	4	1.1.27	EEADR (Addr:0x9B)	31
	4	1.1.28	EECON1 (Addr:0x9C)	31
	4	1.1.29	EECON2 (Addr:0x9D)	32
	4	1.1.30	配置寄存器 UCFGx	32
	4	1.1.31	PCL 和 PCLATH	34
	4	1.1.32	INDF 和 FSR 寄存器	34
5	MCU		钟源	
	5.1	时钟	- 源模式	35
	5	5.1.1	内部时钟模式	
	5	5.1.2	频率选择位(IRCF)	36
	5	5.1.3	HFINTOSC 和 LFINTOSC 时钟切换时序	
	5.2	时钟	中切换	37
	5	5.2.1	系统时钟选择(SCS)位	37
	5	5.2.2	振荡器起振超时状态(OSTS)位	37
	5.3	双速	图时钟启动模式	38
	5	5.3.1	双速启动模式配置	38
	5	5.3.2	双速启动顺序	38
	5.4	故障	量保护时钟监控器	39
	5	5.4.1	故障保护检测	39
	5	5.4.2	故障保护操作	39
	5	5.4.3	故障保护条件清除	39
	5	5.4.4	复位或从休眠中唤醒	39
6	复位	时序		41
	6.1	POF	R 上电复位	42
	6.2	外部	『复位 MCLR	42
	6.3	PWI	RT(上电计时器)	42
	6.4	BOF	R(LVR)低电压复位	43
	6.5	错误	計令复位	43
	6.6	超时	†动作	43
7	воо	тт		46
8	<b>看</b> 门?	狗完时哭	<u>.</u>	47

9	定时器(	0	48
	9.1	Timer0 简介	48
	9.2	Timer0 定时器模式	48
	9.3	Timer0 计数器模式	48
	9.3.	1 软件可配置预分频电路	49
	9.3.	2 Timer0 中断	49
	9.3.	3 用外部时钟驱动定时器 0	50
10	定时器	2	51
11			
12		PPROM	
13	时钟测量	<u> </u>	55
14	中断模式	ţ	
	14.1	INT 中断	
	14.2	PORTA 电平变化中断	57
	14.3	中断响应	57
	14.4	中断过程中的现场保存	59
15	MCU 睡	眠省电模式	60
	15.1	唤醒模式	60
	15.2	看门狗唤醒	60
16	I/O 端口		61
	16.1	PORTA 端口和 TRISA 寄存器	61
	16.2	端口的其它功能	61
	16.2	2.1 弱上拉	61
	16.2	2.2 状态变化中断	61
	16.3	端口描述	62
	16.3	3.1 PORTA<2:0>	62
	16.3	3.2 PORTA5	63
	16.3	3.3 PORTC4 和 PORTC2	64
17	指令集列	剂表	65
18	文档变列	D. 更记录	67
19	联系方式	<del>1.</del>	68

# 1 芯片架构介绍

## 1.1 总体工作原理

CMT2189C 是数模一体化发射单片机,它们采用晶体振荡器提供 PLL 的参考频率和数字时钟,支持数据率从 1Kbps 到 30Kbps 的 OOK 调制发射和 1Kbps 到 100Kbps 的 (G) FSK 调制发射,并支持基于 MCU 程序进行状态控制,以便实现各种低功耗发射应用场合。




图 1-1. CMT2189C 系统结构

芯片采用 PLL+PA 结构实现 1G 以下频率的无线发射功能,支持"数据进,天线出"的直通模式,将处理后的数据送到调制器,调制器控制 PLL 和 PA,对数据进行 OOK/(G)FSK 调制并发射出去。

芯片 MCU 通过 2 线 TWI 接口对 RF 部分进行控制,可实现各种状态切换,模式选择以及低功耗方面的控制。

## 1.2 IO 管脚说明




图 1-2. CMT2189C 管脚俯视图

表 1-2. CMT2189C SOP14 封装管脚说明

管脚号	名称	类型	I/O	功能说明			
1	AVDD	模拟	I	芯片 RF 供目	<b>电电源正</b>		
2	GND	数字	I	芯片供电电池	原地		
3	PAP	模拟	0	芯片 PA 输出	出正		
4	PAN	模拟	0	芯片 PA 输出	出负		
				PC2	通用 IO		
5	PC2/RFCLK	数字	Ю	RFCLK	RF 通信 TWI 总线时钟线,CLK,内部上拉		
6	DAE/MOLDD	粉亭		PA5	仅为输入,支持 IOC		
0	PA5/MCLRB	数字	l	MCLRB	外部复位输入,可配置上拉		
				PA2	通用 IO,支持 IOC,可配置上拉		
7	PA2/T0CKI/INT/C1OUT	数字	Ю	T0CKI	Timer0 时钟源输入(Max=4MHz)		
/		<b>数</b> 子		INT 外部中断输入			
				C1OUT	比较器 1 输出		
	PA0/C1IN+/ICSPCLK			PA0	通用 IO,支持 IOC,可配置上拉		
8		数字	Ю	C1IN+	比较器 1 输入+		
			,	ICSPCLK	Debug/烧录模式串口 Clock 信号		
				PA1	通用 IO,支持 IOC,可配置上拉		
9	PA1/C1IN-/ICSPDAT	数字	0	C1IN-	比较器 1 输入-		
				ICSPDAT	Debug/烧录模式串口 Data 信号		
10	GND	数字	I	芯片供电电池	原地		
11	DVDD	数字	I	芯片数字供	电电源正		
				PC4	通用 IO		
12	PC4/C2OUT/RFDAT	数字	Ю	C2OUT 比较器 2 输出			
		- XX 1		RFDAT	RF 通信 TWI 总线数据线,DAT,同时也是发射数据脚,内部下拉		
13	GND	数字	I	芯片供电电源地			
14	XTAL	模拟	ı	RF 部分晶体	振荡器输入		

#### 注意:

MCU 内集成 2 个比较器,但由于封装引出管脚,以及同时部分管脚复用到 RF 部分,所以内部的比较器不能使用。但 MCU 初始化需要对比较器进行必要的初始化后设置,以免影响其它功能的工作。

# 2 RF 配置和控制机制

## 2.1 工作状态

CMT2189C 的 RF 部分有 4 个主要的工作状态: 睡眠(SLEEP)、起振(XO-STARTUP)、频率调谐(TUNE)和发射(TRANSMIT)。

#### ● 睡眠 (SLEEP)

该状态下,RF整个模块处于低功耗状态,内部相关电路都关闭,消耗仅为20nA(仅RF部分)

#### ● 起振 (XO-STARTUP)

在睡眠状态下,通过 RFDAT 边沿(上升沿)触发后, RF 部分将启动振荡器起振。

#### 频率调谐(TUNE)

该状态为频率合成器调谐振荡频率到预设的频率值。

#### ● 发射 (TRANSMIT)

在频率合成器调谐频率到预设的目标值后,发射数据通过 RFDAT 输入,控制 PA 发射的过程。发射过程中,RFDAT 若保持低电平大于  $t_{STOP}$  设置时间( $T_{STOP}$  不唯一,可选择,具体参加 RFPDK 和下面章节),RF部分将自动停止发射状态,并进入到 SLEEP 状态。

Table2-1. 各状态切换的时间

Parameter	Symbol	Min	Тур	Max	Unit
XTAL Startup Time [1]	tXTAL		400		us
Time to Tune to Desired Frequency	tTUNE		370		us
Hold Time After Rising Edge	tHOLD	10			ns
Time to Stop the Transmission[2]	tSTOP	2		90	ms

#### Notes:

这个参数主要取决于晶体本身;

范围从 2~9ms (步进单位 1ms, 仅 FSK 支持) 和 20ms~90ms (步进单位 10ms)。

## 2.2 发射控制时序

CMT2189C 的 RF 发射控制主要通过 RFDAT 操控(发射过程中,需要维持 RFCLK 为高),具体时序图如下:




图 2-1. 发射时序图

## 2.3 TWI 配置总线(Two-wire Interface)

CMT2189C 内部集成是 CMT2119A 相同的发射电路,支持 240~960MHz 的 Sub-G 任何发射频点,同样采用是 TWI 总线配置接口。通过 TWI 接口,可以实现通过软件让 CMT2189C 更改频点(跳频)、发射功率(大小幅度)、调制模式(OOK、FSK、GFSK)等模式切换。

具体做法,首先在 RFPDK 界面选择 CMT2119A,设置需要的频率、调制模式等参数,点击 Export 生成配置参数。如下:




图 2-2. RFPDK 设置界面

导出 exp 文件打开如下:

```
CMT2119A Configuration File
  Generated by CMOSTEK RFPDK 1.46 Beta 2017.11.12 17:02
                       = Advanced
   Mode
  Part Number
                       = CMT2119A
                       = 868.35 MHz
  Frequency
   Modulation
                       = GFSK
  Symbol Rate
                       = 2.4 ksps
   Tx Power
                       = +13 dBm
                       = 35.0 \text{ kHz}
   Deviation
  PA Ramping Time
                       = NA
   Xtal Cload
                       = 15.00 pF
   Data Representation = 0:F-low,1:F-high
                       = DATA Pin Rising Edge
  Tx Start by
                       = DATA Pin Holding Low For 20 ms
   Tx Stop by
   Increase XO Current = No
  FILE CRC = 22F9
  The following are the EEPROM contents
0×007F
0×5000
0×0000
0×0000
0×0000
0×F000
0x0000
0×CBCE
0×4208
0×00B0
          配置参数、地址按顺序从0x00~0x14
0xA401
0×11A0
0×8000
0×0000
0×FFFF
0×0020
0x5F1E
0×A2D6
0×0E13
0×0019
0×0000
   The following is the CRC result for
   the above EEPROM contents
0×22F9
   The following are for CMOSTEK
  use, customers can ignore them
0×000F
```

图 2-3. 导出参数文件

把生成参数按软件查表方式,作为配置参数,配置到 CMT2189C 的 RF 当中,然后发射时序控制(2.2 节)操控发射即可。

# 2.4 TWI 时序要求

Table	2-2	TWI	时序要求
IUDIC			PJ / J S / J \

Parameter	Symbol	Conditions	Min	Тур	Max	Unit
Digital Input Level High	VIH		0.8			VDD
Digital Input Level Low	VIL				0.2	VDD
CLK Frequency	FCLK		10		1,000	kHz
CLK High Time	t <sub>CH</sub>		500			ns
CLK Low Time	t <sub>CL</sub>		500			ns
		CLK delay time for the first falling			15000	
CLK Delay Time	t <sub>CD</sub>	edge of the TWI_RST command, see Figure 2-6	20		15,000	ns
DATA Delay Time	t <sub>DD</sub>	The data delay time from the last CLK rising edge of the TWI command to the time DATA return to default state	38		15,000	ns
DATA Setup Time	t <sub>DS</sub>	From DATA change to CLK falling edge	20			ns
DATA Hold Time	t <sub>DH</sub>	From CLK falling edge to DATA change	200			ns




图 2-4. TWI 时序图




图 2-5. TWI 的 16 位命令时序图

一组 TWI 的命令由 RFCLK 和 RFDAT 发送 16bits 数据组成,从上图则是一组标准的命令时序格式。高 8bits 数据中,最高位固定为 1,Bit6 为读写区别位,"0"代表写写操作,"1"代表读操作,后 6bits 为操作的寄存器地址;低 8bits 数据是操作寄存器的写入值或读取值。

其中,TWI\_WRREG 代表操作寄存器写入; TWI\_RDREG 代表操作寄存器读取,详细如下表:

Table 2-3. TWI\_WRREG 和 TWI\_RDREG

Command	Description
	TWI 写操作, 伪指令格式: TWI_WRREG(XX, YY), 代表一组 16 个时钟数据流, 0b'10xx
TWI WRREG	xxxx yyyy yyyy, 其中 0b'xx xxxx 是目标操作寄存器的地址, 范围是 0x00~0x3F; 0b'yyyy
TWI_WKKEG	yyyy 是需要写入目标寄存器的值,范围是 0x00~0xFF。
	例如: TWI_WRREG(0x12, 0xAA),数据流为 0x92AA。
	TWI 读操作,伪指令格式: TWI_RDREG(XX, ZZ),代表一组 16 个时钟数据流,0b'11xx
	xxxx zzzz zzzz, 其中 0b'xx xxxx 是目标操作寄存器的地址, 范围是 0x00~0x3F; 0b'zzzz
TWI_RDREG	zzzz 是目标寄存器读取值,范围是 0x00~0xFF。
	例如: TWI_RDREG(0x2A, DAT),高 8bits 数据流为 0xEA,低 8bits 数据流为实际读取
	值。.

## 2.5 TWI 时序进入和退出

TWI 总线中,RFDAT 是 TWI 的数据线,同时也是发射的数据线,当 RFDAT 产生边沿变化时,为区别是进入发射状态,还是进入 TWI 配置模式,所以需要按特定操作才能进入 TWI 配置模式。

这里有三组特殊的命令:

- SOFT\_RST: RF 部分电路复位命令
- TWI\_RST: TWI 总线复位时序,操作后便进入 TWI 配置模式;
- TWI\_OFF: TWI 总线关闭时序,操作后便退出 TWI 配置模式;

Table 2-4. TWI 命令描述

Command	Descriptions
TWI_RST	保持 RFDAT 持续为低(中间不允许任何拉高), RFCLK 连续发送 32 时钟信号, 即发送 4Bytes 的 0x00;接着发送一组 0x8D00 命令;此后 RF 进入 TWI 配置模式, RFDAT 变化将不再触发发射状态。
TWI_OFF	在 TWI 配置模式下,发送一组 0x8D02 命令,此后即退出 TWI 配置模式,RFDAT 的变化将会触发发射状态。
SOFT_RST	任何时候,发送一组 0xBD01 命令,芯片 RF 部分执行复位,复位后芯片 RF 直接进入 SLEEP 模式,等待 RFDAT 边沿触发发射状态。




图 2-6. TWI\_RST 命令时序图




图 2-7. TWI\_OFF 命令时序图




图 2-8. SOFT\_RST 命令时序图

## 2.6 TWI 配置过程

TWI 配置寄存器流程如下图:




图 2-9. TWI 配置流程图

#### 注意:

- 1. 在 Step2 执行 SOFT\_RST 后,需要等待 1ms 后再进行 Step3 的操作;
- 2. Step6 为配置寄存器操作,这配置并非直接写入操作,而是通过内部电路实现的间接操作。所以写一个寄存器,都要重复 Step6 的这个过程:
- 3. 目标寄存器地址写入 0x18;
- 4. 待写入的 16bits 数据低 8bits 数据写入 0x19;
- 5. 待写入的 16bits 数据高 8bits 数据写入 0x1A;

#### 6. 往 0x25 写入 0x01, 触发这次操作生效;

例如: 待写入值为 0xC3F6, 目标地址为 0x02, 那么按 Step6, 流程如下:

TWI\_WRREG(0x18, 0x02); // Write the Addr 0x02 to register 0x18

TWI\_WRREG(0x19, 0xF6); // Write the Low\_data 0xF6 to register 0x19

TWI\_WRREG(0x1A, 0xC3); // Write the High\_data 0xC3 to register 0x1A

TWI\_WRREG(0x25, 0x01); //Trigger the overwriting to the feature register, the writing process completes

在上面的配置过程中,可以在 Step6 阶段,重复执行 Step6 这个过程,把所有需要配置的寄存器配置完毕。当用户需要进行读操作,确认写入是否正确时,这个读操作也是间接的,与 Step6 过程类似,假设需要读取地址为 0x02,那么读取流程如下:

TWI\_WRREG(0x18, 0x02); // Write the Addr 0x02 to register 0x18

TWI\_RDREG(0x1B, DATAL); // Read the Low\_data to DATAL from 0x1B

TWI\_RDREG(0x1C, DATAH); // Write the High\_data to DATAH from 0x1C

但需要注意一点,读取操作前提与写操作也是一样,前面 Step1~Step5 还是需要执行的,读和写都可以在 Step6 阶段进行。

## 2.7 完整的发射过程

一个完整发射过程,每次都按照配置参数,发射,复位 TWI 总线和 RF 部分,如下图所示:




图 2-10. 每次发射配置参数

每次发射都配置参数,优势在可靠,同时在发射完毕后,通过复位 TWI 总线和 RF 部分,让 RF 部分进入睡眠低功耗状态;缺点就是每次都要经过一次繁琐的配置流程。

#### 注意:

用户或许会提出来,如果上电后只执行一次配置参数,通过保持 RFDAT 为低,持续到 t<sub>STOP</sub> 时间结束为止,如下图所示:




图 2-11. 仅执行配置一次参数

但这个方法是无法做到低功耗的,因为用户前面通过配置机制触发 RF 内部寄存器暂存配置内容,这些暂存功能需要消耗一定的功耗(百 uA 级);除非用户不执行配置机制,不用寄存器暂存(即上图没有 Step2~Step6 的过程,如下图),只依靠 RF 内部烧录的参数作为配置的参数。




图 2-12. 烧录方式 (不配置寄存器) 发射流程

# 3 程序存储器

程序地址寄存器为 13 位,最多支持访问 8 K 空间 (0x0000  $\sim$  0x1FFF),但实际芯片程序存储器为 2 K Words,外加上 4 个额外的用户配置(UCFGx)、工程配置区(FCFGx),共有 64 Words,它们均由 EEPROM 构成。其中,0  $\sim$  0x7FF 对应主程序区访问,其中未实现部分 0x800  $\sim$  0x1FFF 保留。用户和工厂配置信息区从 0x2000 开始,到 0x203F 结束。




图 3-1. 程序空间地址映射

# 4 功能寄存器 (SFR)

# 4.1 地址映射

## 4.1.1 Bank0 SFR

表 4-1. Bank0 寄存器列表

ADDR	Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	POR reset	
0	INDF		使用 FSR 的内容对数据存储器进行访问(非物理寄存器)								
1	TMR0		Timer0<7:0>								
2	PCL				程序计数器	器 PC<7:(	)>			0000 0000	
3	STATUS	-	-	PAGE	/TF	/PF	Z	НС	С	01 1xxx	
4	FSR				间接寻址	指针寄存	器				
5	PORTA	PA7	PA6	PA5	PA4	PA3	PA2	PA1	PA0	00x0 0000	
6											
7	PORTC	PC7	PC6	PC5	PC4	PC3	PC2	PC1	PC0	0000 0000	
8											
9											
Α	PCLATH	-	1	-		程	序计数器 PC	<13:8>		0 0000	
В	INTCON	GIE	PEIE	TOIE	INTE	PAIE	T0IF	INTF	PAIF	0000 0000	
С	PIR1	EEIF	CKMEAIF	-	C2IF	C1IF	OSFIF	TMR2IF	-	00-0 000-	
D											
E											
F											
10											
11	TMR2				Timer	2<7:0>				0000 0000	
12	T2CON	-		TOUTPS	S<3:0>		TMR2ON	T2CKI	PS<1:0>	-000 0000	
13											
14											
15											
16											
17											
18	WDTCON	-	-	-		WDT	PS<3:0>		SWDTEN	0 1000	
19	CMCON0	C2OUT	C1OUT	C2INV	C1INV	CIS		CM<2:0>		0000 0000	
1A	PR0				PR0	<7:0>				1111 1111	
1B	MSCKCON	-	-	-	SLVREN	-	CKMAVG	CKCNTI	-	0 -00-	
1C	SOSCPPRL	SOSCPR<7:0>							1111 1111		
1D	SOSCPRH	-	SOSCPR<11:8>							1111	
1E											
1F											
20-7F				Bank	0的SRAM,	96Byte	通用 RAM			xxxx xxxx	

## 4.1.2 Bank1 SFR

表 4-2. Bank1 寄存器列表

ADDR	Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	POR reset
80	INDF		使用 FSR 的内容对数据存储器进行访问(非物理寄存器)							xxxx xxxx
81	OPTION	/PAPU	/PAPU INTEDG TOCS TOSE PSA PS2 PS1 PS0							1111 1111
82	PCL				程序计数器	PC<7:0>				0000 0000
83	STATUS	-	1	PAGE	/TF	/PF	Z	HC	С	01 1xxx
84	FSR				间接寻址指领	计寄存器			. /	
85	TRISA	TRIS	A<7:6>			Т	RISA<4:0>			11x1 1111
86										
87	TRISC				TRISC<	7:0>				1111 1111
88										
89										
8A	PCLATH	-	-	-		程序计	数器 PC<13	3:8>		0 0000
8B	INTCON	GIE	PEIE	TOIE	INTE	PAIE	TOIF	INTF	PAIF	0000 0000
8C	PIE1	EEIE	CKMEAIE	-	C2IE	C1IE	OSFIE	TMR2IE	-	00-0 000-
8D										
8E	PCON							/POR	/BOR	qq
8F	OSCCON	LFMOD		IRCF[2:0]		OSTS	HTS	LTS	SCS	0101 x000
90										
91										0000 0000
92	PR2			PR2[	7:0], Timer2	period registe	er			1111 1111
93										
94										
95	WPUA	WPU	IA<7:6>	-		V	/PUA<4:0>			11-1 1111
96	IOCA				IOCA<7	7:0>				
97										
98										
99	VRCON	VREN	-	VRR	-		VR<3	:0>		0-0- 0000
9A	EEDAT				EEDAT<	7:0>				0000 0000
9B	EEADR				EEADR<	:7:0>				0000 0000
9C	EECON1	-	-	WREN3	WREN2	WRERR	WREN1	-	RD	00 x0-0
9D	EECON2	-	-	-	-	-	-	-	WR	0
9E										
9F										
A0-BF				Bank1 I	的 SRAM,3	 2Byte 通用 R	AM			xxxx xxxx
C0-EF										
F0-FF				SRAM,	————— 访问为 Bank(	O的 0x70~0	x7F			xxxx xxxx

## 注意:

1. INDF 不是物理寄存器;

- 2. 灰色部分表示没有实现,请不要访问;
- 3. "-"表示未实现,未实现的寄存器位不要写 1 或使用,以后芯片升级需要用到。

## 4.1.3 TMR0 (Addr:0x01)

表 4-3. TMR0 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0		
TMR0		Timer0<7:0>,计数结果寄存器								
Reset	Х	Х	Х	Х	Х	Х	Х	Х		
Туре		RW								

## 4.1.4 STATUS (Addr:0x03)

## 表 4-4. STATUS 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
STATUS	1	-	PAGE	/TF	/PF	Z	HC	С
Reset	-	-	0	1	1	Х	Х	Х
Туре	-	-	RW	R	R	RW	RW	RW

## 表 4-5. STATUS 位功能描述

Bit	Name	Function				
7:6	-	没有功能,读0				
		寄存器 BANK 选择:				
5	PAGE	0 = BANK0 (00h-7Fh)				
		1 = BANK1 (80h-FFh)				
		Time Out Bit				
4	/TF	1 = 上电后 (POR), 执行过 CLRWDT 或 SLEEP 指令				
		0 = 看门狗(WDT)发生过 Time-out				
		Power Down Bit				
3	/PF	1 = 上电后(POR),或执行过 CLRWDT 指令				
		0 = 执行 SLEEP 指令				
1		Zero Bit				
2	Z	1 = 加减计算结果或逻辑运算为 0				
	7	0 = 加减计算结果或逻辑运算非 0				
		半进/借位(ADDWF、ADDLW、SUBLW、SUBWF 指令)				
1	HC	1 = 计算结果产生 Bit4 进/借位				
		0 = 计算结果没有产生 Bit4 进/借位				
		进/借位(ADDWF、ADDLW、SUBLW、SUBWF 指令)				
0	С	1 = 计算结果产生进/借位				
		0 = 计算结果没有产生进/借位				

表 4-6. 各复位状态下标志情况

/TF	/PF	条件			
1	1	上电或者低电复位			
0	u	WDT 复位			
0	0	WDT 唤醒			
u	u	正常运行下发生 MCLR 复位			
1	0	睡眠状态下发生 MCLR 复位			

#### 注意:

- 1. 和其他寄存器一样,状态寄存器也可以作为任何指令的目标寄存器。如果一条指令影响 Z、HC 或 C 位的指令以状态寄存器作为目标寄存器,将禁止对这三位的写操作,他们只受逻辑结果影响,被置 1 或清 0。因此,当执行一条把状态寄存器作为目标寄存器的指令后,STATUS 内容可能和预想的不一致;
- 2. 建议只使用 BCR、BSR、SWAPR 和 STR 指令来改变状态寄存器。

## 4.1.5 PORTA (Addr:0x05)

表 4-7. PORTA 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PORTA	PA7	PA6	PA5	PA4	PA3	PA2	PA1	PA0
Reset	Х	Х	Х	X	Х	Х	Х	Х
Туре	RW	RW	R	RW	RW	RW	RW	RW

#### 表 4-8. PORTA 位功能描述

Bit	Name	Function
7	PA7	PORTA7 数据
6	PA6	PORTA6 数据
5	PA5	PORTA5 只有输入功能,不存在相应的输出数据寄存器
4	PA4	PORTA4 数据
3	PA3	PORTA3 数据
2	PA2	PORTA2 数据
1	PA1	PORTA1 数据
0	PA0	PORTA0 数据

## 4.1.6 PORTC (Addr:0x07)

表 4-9. PORTC 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PORTC	PC7	PC6	PC5	PC4	PC3	PC2	PC1	PC0
Reset	Х	Х	Х	Х	Х	Х	Х	Х
Туре	RW							

## 表 4-10. PORTC 位功能描述

Bit	Name	Function
7	PC7	PORTC7 数据
6	PC6	PORTC6 数据
5	PC5	PORTC5 数据
4	PC4	PORTC4 数据
3	PC3	PORTC3 数据
2	PC2	PORTC2 数据
1	PC1	PORTC1 数据
0	PC0	PORTC0 数据

## 4.1.7 INTCON (Addr:0x0B)

## 表 4-11. INTCON 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
INTCON	GIE	PEIE	TOIE	INTE	PAIE	TOIF	INTF	PAIF
Reset	0	0	0	0	0	0	0	0
Туре	RW							

## 表 4-12. INTCON 位功能描述

Bit	Name	Function					
7	GIE	全局中断使能					
/	GIE	1 = 使能所有已经设置打开的中断					
		0 = 禁止所有中断					
	5515	外设中断使能					
6	PEIE	1 = 使能所有已经设置打开的外设中断					
		0 = 禁止所有外设中断					
		Timer0 溢出中断使能					
5	TOIE	1 = 使能					
		0 = 禁止					
		PA2/INT 外部中断使能					
4	INTE	1 = 使能					
		0 = 禁止					
		PORTA 端口变化中断					
3	PAIE	1 = 使能 PORTA<7:0>端口变化中断					
		0 = 禁止 PORTA<7:0>端口变化中断					
		Timer0 溢出中断标志位					
2	T0IF	1 = Timer0 产生溢出(必须通过软件清除)					
		0 = Timer0 仍未产生溢出					
		PA2/INT 外部中断标志位					
1	INTF	1 = PA2/INT 外部中断产生(必须通过软件清除)					
		0 = PA2/INT 外部中断未产生					

		PORTA 端口变化中断标志位
0	PAIF	1 = PORTA<7:0>任意一个或多个端口产生变化(必须通过软件清除)
		0 = PORTA<7:0>中任何一个端口状态没有变化

## 4.1.8 PIR1 (Addr:0x0C)

## 表 4-13. PIR1 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PIR1	EEIF	CKMEAIF	-	C2IF	C1IF	OSFIF	TMR2IF	-
Reset	0	0	-	0	0	0	0	
Туре	RW	RW	-	RW	RW	RW	RW	<u> </u>

## 表 4-14. PIR1 位功能描述

Bit	Name	Function
7	EEIF	EEPROM 写中断标志  1 = EE 写操作完成(必须软件清除)  0 = EE 写操作未完成
6	CKMEAIF	快时钟测量慢时钟操作完成中断标志 1 = 快时钟测量慢时钟操作完成(必须软件清除) 0 = 块时钟测量慢时钟未完成
5	-	保留位,不要写 1
4	C2IF	比较器 2 中断标志位 1 = 比较器 2 输出发生了变化 0 = 比较器 2 输出未发生改变
3	C1IF	比较器 1 中断标志位 1 = 比较器 1 输出发生了变化 0 = 比较器 1 输出未发生改变
2	OSFIF	振荡器故障中断标志位 1 = 系统振荡器发生故障,时钟输入切换为INTOSC(必须软件清除) 0 = 系统时钟运行正常
1	TMR2IF	Timer2 与 PR2 比较相等中断标志位 1 = Timer2 的值等于 PR2(必须软件清除) 0 = Timer2 的值不等于 PR2
0	-	保留位,不要写 1

## 4.1.9 TMR2 (Addr:0x11)

## 表 4-15. TMR2 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	
TMR2		TMR2<7:0>							
Reset		0000 0000							
Туре		RW							

## 4.1.10 T2CON (Addr:0x12)

## 表 4-16. T2CON 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
T2CON	-		TOUTP	S<3:0>	TMR2ON	T2CKP	S<1:0>	
Reset	-		00	00	0	0	0	
Туре	-		R'	W	RW	R'	W	

# 表 4-17. T2CON 位功能描述

Bit	Name	Function
7	-	保留位,读0
		Timer2 输出后分频比选择
		0000 = 1:1 后分频比
		0001 = 1:2 后分频比
		0010 = 1:3 后分频比
		0011 = 1:4 后分频比
		0100 = 1:5 后分频比
		0101 = 1:6 后分频比
		0110 = 1:7 后分频比
6:3	TOUTPS<3:0>	0111 = 1:8 后分频比
		1000 = 1:9 后分频比
		1001 = 1:10 后分频比
		1010 = 1:11 后分频比
		1011 = 1:12 后分频比
		1100 = 1:13 后分频比
		1101 = 1:14 后分频比
		1110 = 1:15 后分频比
	) Y	1111 = 1:16 后分频比
		Timer2 开关
2	TMR2ON	1 = Timer2 打开
		0 = Timer2 关闭
1:0	T2CKPS<1:0>	Timer2 驱动时钟分频比选择
1.0	12010 0 1.02	00 = 1:1 分频比; 01 = 1:4 分频比; 1x = 1:16 分频比

## 4.1.11 WDTCON (Addr:0x18)

表 4-18. WDTCON 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
WDTCON	-	-	-		WDTP	S<3:0>		SWDTEN
Reset	-	-	-	0	1	0	0	0
Туре	-	-	1	RW	RW	RW	RW	RW

## 表 4-19. WDTCON 位功能描述

Bit	Name	Function
7:5	-	保留位,读0
4:1	WDTPS<3:0>	看门狗定时器周期选择 0000 = 1:32 0001 = 1:64 0010 = 1:128 0011 = 1:256 0100 = 1:512 (复位值) 0101 = 1:1024 0110 = 1:2048 0111 = 1:4096 1000 = 1:8192 1001 = 1:16384 1010 = 1:32768 1011 = 1:65536 11xx = 1:65536
0	SWDTEN	软件开关看门狗定时器 1 = 打开 0 = 关闭

## 4.1.12 CMCON0 (Addr:0x19)

## 表 4-20. CMCON0 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
CMCON0	C2OUT	C1OUT	C2INV	C1INV	CIS		CM<2:0>	
Reset	0	0	0	0	1	0	0	0
Туре	R	R	RW	RW	RW	RW	RW	RW

表 4-21. CMCON0 位功能描述

Bit	Name	Function
		比较器 2 输出位
		当 C2INV=0 时,
		1: C2VIN+ > C2VIN-
7	C2OUT	0: C2V IN+ < C2VIN-
		当 C2INV=1 时,
		1: C2VIN+ < C2VIN-
		0: C2V IN+ > C2VIN-
		比较器 1 输出位
		当 C1INV=0 时,
		1: C1VIN+ > C1VIN-
6	C10UT	0: C1V IN+ < C1VIN-
		当 C1INV=1 时,
		1: C1VIN+ < C1VIN-
		0: C1V IN+ > C1VIN-
		比较器 2 输出反向控制位
5	C2INV	0 = 不反向
		1= 反向
		比较器 1 输出反向控制位
4	C1INV	0 = 不反向
		1 = 反向
		比较器输入切换
		当 CM[2:0]=010 时,
		1 = C1IN+接 C1VIN+,C2IN+接 C2VIN+
3	CIS	0 = C1IN-接 C1VIN-,C2IN-接 C2VIN-
		当 CM[2:0]=001 时,
		1 = C1IN+接 C1VIN+
		0 = C1IN-接 C1VIN-
		比较器模式选择
		000 = 比较器关闭,CxIN 管脚为模拟 IO 管脚
1		001 = 3 个输入共用到 2 个比较器上
	014 : 2 2:	010 = 4 个输入共用到 2 个比较器上
2:0	CM<2:0>	011 = 2 个共参考比较器
		100 = 2 个独立比较器
		101 = 1 个独立比较器
		110 = 2 个带输出共参考比较器
		111 = 比较器关闭,CxIN 管脚为数字 IO 管脚

## 4.1.13 PR0 (Addr:0x1A)

## 表 4-22. PR0 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	
PR0		PR0<7:0>							
Reset		0xFF							
Туре				R'	W				

## 表 4-23. PR0 功能描述

Bit	Name	Function
7:0	PR0<7:0>	Timer0 周期(比较)寄存器

## 4.1.14 MSCKCON (Addr:0x1B)

## 表 4-24. MSCKCON 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
MSCKCON	-	-	-	SLVREN	-(	CKMAVG	CKCNTI	-
Reset	-	-	-	0	-	0	0	-
Туре	-	-	1	RW	-	RW	RW	-

## 表 4-25. MSCKCON 位功能描述

大 + 20. MOONCON 医分配加定						
Bit	Name	Function				
7:5	ı	呆留位,不能写 <b>1</b>				
		软件控制 LVR 使能位				
4	SLVREN	1 = 当 UCFG<1:0>为 00 时,打开 LVR				
		0 = 无论 UCFG<1:0>为何值,禁止 LVR				
3	-	保留位,不能写 1				
		快时钟测量慢时钟周期的测量平均模式				
2	CKMAVG	1 = 打开平均模式(自动测量并累加 4 次)				
		0 = 关闭平均模式				
		使能快时钟测量慢时钟周期				
4	CKCNTI	1 = 使能快时钟测量慢时钟周期				
'	CKCIVII	0 = 关闭快时钟测量慢时钟周期				
		注:该位在测量完毕后会自动归零				
0	-	保留位,不能写 1				

## 4.1.15 SOSCPR (Addr:0x1C/0x1D)

## 表 4-26. SOSCPRL 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
SOSCPRL		SOSCPR<7:0>						
Reset		0xFF						
Туре		RW						

## 表 4-27. SOSCPRH 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	
SOSCPRH		-				SOSCPR<11:8>			
Reset		-				11	11		
Туре		-				R'	W		

## 表 4-28. SOSCPR 功能描述

Bit	Name	Function
11:0	SOSCPR<11:0>	低速振荡器周期(单位:快时钟周期数)用于慢时钟测量功能

## 4.1.16OPTION (Addr:0x81)

## 表 4-29. OPTION 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
OPTION	/PAPU	INTEDG	T0CS	T0SE	PSA		PS<2:0>	
Reset	1	1	1	1	1		111	
Туре	RW	RW	RW	RW	RW		RW	

## 表 4-30. OPTION 位功能描述

Bit	Name	Function
		PORTA 上拉控制位
7	/PAPU	1 = PORTA 所有端口上拉关闭
		0 = PORTA 上拉总使能,可以通过寄存器独立开关各端口
		外部中断边沿触发选择位
6	INTEDG	1 = PA2/INT 选择上升沿触发
		0 = PA2/INT 选择下降沿触发
		Timer0 时钟源选择位
5	T0CS	1 = 来自于 PA2/T0CKI
		0 = 内部时钟源(FOSC/2)
		Timer0 时钟源边沿选择
4	T0SE	1 = PA2/T0CKI 下降沿触发计数
		0 = PA2/T0CKI 上升沿触发计数
		分频器用途配置
3	PSA	1 = 分频器配置给 WDT 用
		0 = 分频器配置给 Timer0 用

		分频器分频比	<b>光</b> 选择					
		值	Timer0	WDT				
		000	1:2	1:1				
		001	1:4	1:2				
2:0	DC < 2:0>	010	1:8	1:4				
2:0	PS<2:0>	011	1:16	1:8				
		100	1:32	1:16				
				101	1:64	1:32		
		110	1:128	1:64				
		111	1:256	1:128	<b>*</b>			

## 4.1.17TRISA (Addr:0x85)

## 表 4-31. TRISA 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
TRISA	TRISA7	TRISA6	TRISA5	TRISA4	TRISA3	TRISA2	TRISA1	TRISA0
Reset	1	1	1	1	1	1	1	1
Туре	RW	RW	R	RW	RW	RW	RW	RW

## 表 4-32. TRISA 位功能描述

Bit	Name	Function
		PORTA<7:6>端口方向控制
7:6	TRISA<7:6>	1= 输入
		0 = 输出
5	TRISA<5>	PORTA5 端口方向控制
5	TRISA-52	仅为输入,固定为1
		PORTA<4:0>端口方向控制
4:0	TRISA<4:0>	1= 输入
		0 = 输出

# 4.1.18 TRISC (Addr:0x87)

## 表 4-33. TRISC 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
TRISC	TRISC7	TRISC6	TRISC5	TRISC4	TRISC3	TRISC2	TRISC1	TRISC0
Reset	1	1	1	1	1	1	1	1
Type	RW	RW	R	RW	RW	RW	RW	RW

## 表 4-34. TRISC 位功能描述

Bit	Name	Function
		PORTC<7:0>端口方向控制
7:0	TRISC<7:0>	1 = 输入
		0 = 输出

## 4.1.19 PIE1 (Addr:0x8C)

## 表 4-35. PIE1 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PIE1	EEIE	CKMEAIE	-	C2IE	C1IE	OSFIE	TMR2IE	-
Reset	0	0	-	0	0	0	0	-
Туре	RW	RW	-	RW	RW	RW	RW	-

## 表 4-36. PIE1 位功能描述

Bit	Name	Function
7	EEIE	EEPROM 写中断使能         1 = 使能 EEPROM 写操作完成中断         0 = 关闭 EEPROM 写操作完成中断
6	CKMEAIE	快时钟测量慢时钟操作完成中断使能位 1 = 使能快时钟测量慢时钟操作完成中断 0 = 关闭快时钟测量慢时钟操作完成中断
4	C2IE	比较器 2 中断使能位 1 = 使能比较器 2 中断 0 = 禁止比较器 2 中断
3	C1IE	比较器 1 中断使能位 1 = 使能比较器 1 中断 0 = 禁止比较器 1 中断
2	OSFIE	振荡器故障中断使能位 1 = 使能振荡器故障中断 0 = 禁止振荡器故障中断
1	TMR2IE	Timer2 与 PR2 比较相等中断使能位 1 = 使能 0 = 禁止

## 4.1.20 PCON (Addr:0x8E)

## 表 4-37. PCON 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PCON		-	-	-	-	-	/POR	/BOR
Reset	-	-	-	-	-	-	q	q
Туре	-	-	-	-	-	-	RW	RW

## 表 4-38. PCON 位功能描述

Bit	Name	Function
1	/POR	上电复位标志,低有效 0 = 发生上电复位 1 = 没发生上电复位或由软件置 1 /POR 在上电复位后值为 0,此后软件应该将其置 1

		低电压复位标志,低有效
0	/BOR	0 = 发生了低电压复位
		1 = 没有发生低电压复位或由软件置 1

# 4.1.21 OSCCON (Addr:0x8F)

## 表 4-39. OSCCON 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
OSCCON	LFMOD	IRCF<2:0>			OSTS	HTS	LTS	SCS
Reset	0	101			1	0	0	0
Туре	RW		RW		R	R	R	RW

## 表 4-40. OSCCON 位功能描述

Bit	Name	Function
7	LFMOD	低频内振模式: 1 = 256K 振荡频率模式 0 = 32K 振荡频率模式
6:4	IRCF<2:0>	内部振荡器频率选择  111 = 16MHz  110 = 8MHz  101 = 4MHz(默认)  100 = 2MHz  011 = 1MHz  010 = 500KHz  001 = 250KHz  000 = 32KHz (LFINTOSC)
3	OSTS	振荡器起振超时状态位 1 = 器件运行在 FOSC<2:0>指定的外部时钟之下 0 = 器件运行在内部振荡器之下
2	HTS	内部高速时钟状态 1 = HFINTOSC 状态稳定 0 = HFINTOSC 状态未稳定
1	LTS	内部低速时钟状态 1 = LFINTOSC 状态稳定 0 = LFINTOSC 状态未稳定
0	SCS	系统时钟选择位 1 = 系统时钟选择为内部振荡器 0 = 时钟源由 FOSC<2:0>决定

## 4.1.22 PR2 (Addr:0x92)

## 表 4-41. PR2 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0		
PR2		PR2<7:0>								
Reset		0xFF								
Туре				R'	W					

## 表 4-42. PR2 功能描述

Bit	Name	Function
7:0	PR2<7:0>	Timer2 周期(比较)寄存器(详见 Timer2 描述章节)

## 4.1.23 WPUA (Addr:0x95)

## 表 4-43. WPUA 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
WPUA	WPUA7	WPUA6	WPUA5	WPUA4	WPUA3	WPUA2	WPUA1	WPUA0
Reset	1	1	-	1	1	1	1	1
Туре	RW	RW	-	RW	RW	RW	RW	RW

## 表 4-44. WPUA 功能描述

Bit	Name	Function
		PORTA 弱上拉使能
7:6	WPUA<7:6>	1 = 使能 0 = 禁止
		0 = 禁止
		PORTA 弱上拉使能
4:0	WPUA<4:0>	1 = 使能
		0 = 禁止

## 4.1.24IOCA (Addr:0x96)

## 表 4-45. IOCA 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	
IOCA		IOCA<7:0>							
Reset		0x00							
Туре				R'	W				

## 表 4-46. IOCA 功能描述

Bit	Name	Function
		PORTA 端口状态触发中断使能控制位
7:0	IOCA<7:0>	1 = 使能端口状态触发中断
		0 = 关闭端口状态触发中断

## 4.1.25 VRCON (Addr:0x99)

## 表 4-47. VRCON 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	
VRCON	VREN	-	VRR	-	VR<3:0>				
Reset	0	-	0	-	0				
Туре	RW	-	RW	-	RW				

## 表 4-48. VRCON 位功能描述

Bit	Name	Function
		CVref 使能位
7	VREN	1 = CVref 电路通电工作
		0 = CVref 电路断电,无泄漏电流
		CVref 范围选择位
5	VRR	1 = 低电平范围
		0 = 高电平范围
		CVref 值选择控制位:
3:0	VR[4:0]	VRR = 1 时,CVref = (VR<4:0>÷24)×VDD
		VRR = 0 时, CVref = (VDD÷4) + (VR<4:0>÷32) × VDD

## 4.1.26 EEDAT (Addr:0x9A)

## 表 4-49. EEDAT 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
EEDAT				EEDA	Γ<7:0>			
Reset				0x	00			
Туре				R'	W			

## 4.1.27 EEADR (Addr:0x9B)

## 表 4-50. EEADR 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
EEADR				EEADF	R<7:0>			
Reset		0x00						
Type		RW						

## 4.1.28 EECON1 (Addr:0x9C)

## 表 4-51. EECON1 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
EECON1	-	-	WREN3	WREN2	WRERR	WREN1	-	RD
Reset	-	-	0	0	Х	0	-	0
Туре	-	-	RW	RW	RW	RW	-	W

## 表 4-52. EECON1 位功能描述

Bit	Name	Function
		数据 EEPROM 写使能
5,4,2	WREN<2:0>	111 = 允许软件对 EEPROM 编程,编程完成后各位自动归 0
		其它值 = 禁止软件对 EEPROM 编程
		数据 EEPROM 写错误标志位
3	WRERR	1 = 在 EEPROM 编程周期发生了看门狗或者外部复位导致中止
		0 = 在 EEPROM 编程周期正常完成
		数据 EEPROM 读控制位,此位只写,读永远返回 0
0	RD	1 = 启动一次数据 EEPROM 读周期
		0 = 不启动读

## 4.1.29 EECON2 (Addr:0x9D)

## 表 4-53. EECON2 寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
EECON2	-	-	-	-	-		-	WR
Reset	-	-	-	-		-	-	0
Туре	-	-	-	-		-	-	RW

## 表 4-54. EECON2 位功能描述

Bit	Name	Function
		数据 EEPROM 写控制位
		读操作, 1 = 数据 EEPROM 编程周期进行中
0	WR	0 = 数据 EEPROM 不处于编程周期
		写操作, 1 = 启动一次数据 EEPROM 编程周期
		0 = 无功能

## 4.1.30配置寄存器 UCFGx

软件不能访问 UCFG0、UCFG1、UCFG2,它们只在上电过程由硬件写入(烧录)。

## ● UCFG0, PROM 地址 0x2000

## 表 4-55. UCFG0 配置寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
UCFG0	-	CPB	MCLRE	PWRTEB	WDTE		FOSC<2:0>	

## 表 4-56. UCFG0 位功能描述

Bit	Name	Function
		1 = Flash 内容不保护
		0 = 启动 Flash 内容保护,MCU 能读,串口不能读
6	CPB	注意:
		该位只能由 1 改写为 0,而不能由 0 改写为 1。由 0 改写成 1 的唯一方法是进行一次包
		括 USER_OPT 在内的片擦除操作,并且重新上电后 CPB 才变为 1。

5	MOLDE	1 = PA5/MCLR 脚执行 MCLR 功能,是复位脚
5	MCLRE	0 = PA5/MCLR 脚执行 PA5 功能,是数字输入引脚
4	PWRTEB	1 = PWRT 禁止
4	PWRIED	0 = PWRT 使能
3	WDTE	1 = WDT 使能,程序不能禁止
3	WDIE	0 = WDT 禁止,但程序可通过设置 WDTCON 的 SWDTEN 位将 WDT 使能
		000 = 32K 晶振模式, PA6/PA7 接低速晶体;
		001 = 20MHz 晶体模式,PA6/PA7 接高速晶体;
2:0	FOSC<2:0>	010 = 外部时钟模式, PA6 为 IO 功能, PA7 接时钟输入
		011 = INTOSC 模式, PA6 输出系统时钟的 2 分频, PA 为 IO 引脚;
		1xx = INTOSCIO 模式,PA6 和 PA7 均为 IO 引脚

## ● UCFG1,PROM 地址 0x2001

## 表 4-57. UCFG1 配置寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
UCFG1	-	-	TSEL	FCMEN	IESO	RD_CTRL	LVDEN	V<1:0>

## 表 4-58. UCFG1 位功能描述

Bit	Name	Function
5	TSEL	指令周期选择位 1 = 指令周期为 2T 0 = 指令周期为 4T
4	FCMEN	时钟故障监视使能 1 = 使能时钟故障监视 0 = 禁止时钟故障监视
3	IESO	双速时钟使能 1 = 使能 0 = 禁止
2	RD_CTRL	输出模式时读端口控制 1 = 读数据端口返回的 PAD 上的值 0 = 读数据端口返回的 Latch 上的值
1:0	LVDEN[1:0]	低电压复位选择 00 = 低电压复位使能 其它 = 禁止低电压复位

## ● UCFG2, PROM 地址 0x2002

## 表 4-57. UCFG12 置寄存器

Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
UCFG2	-	-	-	-	LVDS<3:0>			

Bit	Name	Function						
7:4	-	保留位						
	LVDS[3:0]	低电压复位阈值选择						
		数值	电压					
		0010	1.8V					
3:0		0011	2.0V					
		0100	2.2V					
		0110	2.8V					
		其它	保留	*. () \				

表 4-58. UCFG2 位功能描述

#### 4.1.31 PCL 和 PCLATH

程序计数器 (PC) 为 11 位宽, 其低 8 位来自可读写的 PCL 寄存器, 高 3 位 (PC<10:8>) 来自 PCLATH, 不能直接读写。只要发生复位, PC 就将被清 0。下图显示了装载 PC 值的两种情形。注意图右边的 LCALL 和 LJUMP 指令,由于指令中的操作码为 11 位,而芯片的 PC 刚好是 11 位,所以这时 PCLATH 并不需要用到。




图 4-1. 不同情况下 PC 的加载示意图

#### 修改 PCL

执行任何以 PCL 寄存器为目标寄存器的指令将同时使程序计数器 PC<10:8>被 PCLATH 内容取代。这样可通过将所需的高 3 位写入 PCLATH 寄存器来改变程序计数器的所有内容。

计算 LJUMP 指令是通过向程序计数器加入偏移量(ADDWR PCL)来实现的。通过修改 PCL 寄存器跳转到查找表或程序分支表(计算 LJUMP)时应特别谨慎。假定 PCLATH 设置为表的起始地址,如果表长度大于 255 条指令,或如果存储器地址的低 8 位在表的中间从 0xFF 计满返回到 0x00,那么在每次表起始地址与表内的目标地址之间发生计满返回时,PCLATH 必须递增。

#### 4.1.32 INDF 和 FSR 寄存器

INDF 不是物理存在的寄存器,对 INDF 进行寻址将产生间接寻址,可寻址范围为 0~255。任何使用 INDF 寄存器的指令,实际上是对文件选择寄存器 FSR 所指向的单元进行存取。间接对 INDF 进行读操作将返回 0。间接对 INDF 进行写将导致控操作(可能会影响状态标志位)。

# 5 MCU 系统时钟源




图 5-1. 系统时钟源框图

本芯片包含 3 个时钟源: 2 个内置振荡器作为各种时钟源, 1 个外部时钟输入源。内置振荡器包括: 1 个内部 16M 高速精准振荡器 (HFINTOSC), 1 个内部 32K/256K (LFINTOSC) 低速低功耗振荡器。这些时钟或振荡器结合预分频器可以给系统提供各种频率的时钟源。系统时钟源的预分频器比例由 OPTION 寄存器里的 IRCF<2:0>位控制。

注意:

看门狗、系统时钟源(IRCF=000)以及 PWRT 统一使用 8 分频之后的输出,即 32KHz,而不管 LFMOD 为何值。

## 5.1 时钟源模式

时钟源模式分为外部和内部模式。

- 外部时钟模式依靠外部电路提供时钟源,比如外部时钟 EC 模式,晶体谐振器 XT、LP 模式,但由于关联引脚没有引出,所以 CMT2189C 不能采用外部时钟模式,只能采用内部时钟模式。
- 内部时钟模式内置于振荡器模块中,振荡器模块有 16MHz 高频振荡器和 32KHz 低频振荡器

可通过 OSCCON 寄存器的系统时钟选择位(SCS)来选择内部或者外部时钟源。

## 5.1.1 内部时钟模式

振荡器模式有两个独立的内部振荡器,可配置或选取为系统时钟源。

- HFINTOSC (高频内部振荡器) 出厂时已校准,工作频率为 16MHz。
- LFINTOSC(低频内部振荡器)未经校准,工作频率为 32KHz。软件对 OSCCON 寄存器的内部振荡器频率选择位 IRCF<2:0>进行操作,可选择系统时钟速度。

可通过 OSCCON 寄存器的系统时钟选择 (SCS) 位,在外部或内部时钟源之间选择系统时钟。

注意:

OSCCON 寄存器的 LFMOD 可以选择 LFINTOSC 是 32KHz 或者 256KHz, 但看门狗固定使用 32KHz, 不管 LFMOD 为何值。

#### 5.1.2 频率选择位(IRCF)


16MHz HFINTOSC 和 32KHz LFINTOSC 的输出连接到预分频器和多路复用器(见图 5-1)。OSCCON 寄存器的内部振荡器频率选择位 IRCF<2:0>用于选择内部振荡器的频率输出。可通过软件选择以下 8 个频率之

- 16MHz
- 8MHz
- 4MHz (复位后的缺省值)
- 2MHz
- 1MHz
- 500KHz
- 250KHz
- 32KHz

## 5.1.3 HFINTOSC 和 LFINTOSC 时钟切换时序

当在 LFINTOSC 和 HFINTOSC 之间切换时,新的振荡器可能为了省电已经关闭(见 XX)。在这种情况下,OSCCON 寄存器的 IRCF 位被修改之后、频率选择生效之前,存在一个延时。OSCCON 寄存器的 LTS 和 HTS 位将反映 LFINTOSC 和 HFINTOSC 振荡器的当前活动状态。频率选择时序如下:

- 1. OSCCON 寄存器的 IRCF<2:0>位被修改
- 2. 如果新时钟是关闭的,开始一个时钟启动延时
- 3. 时钟切换电路等待当前时钟下降沿的到来
- 4. CLKOUT 保持为低,时钟切换电路等待两个新时钟下降沿的到来
- 5. 现在 CLKOUT 连接到新时钟, OSCCON 寄存器的 HTS 和 LTS 位按要求被更新
- 6. 时钟切换完成



## 5.2 时钟切换

通过软件对 OSCCON 寄存器的系统时钟选择(SCS)位进行操作,可将系统时钟源在外部和内部时钟源之间切换。

#### 5.2.1 系统时钟选择(SCS)位

OSCCON 寄存器的系统时钟选择(SCS)位选择用于 CPU 和外设的系统时钟源。

- OSCCON 寄存器的位 SCS=0 时,系统时钟源由配置字寄存器(UCFG0)中 FOSC<2:0>位的配置决定
- OSCCON 寄存器的位 SCS=1 时,根据 OSCCON 寄存器的 IRCF<2:0>位所选的内部振荡器频率选取系统时钟源。复位后,OSCCON 寄存器的 SCS 总是被清零。

#### 注意:

任何由硬件引起的时钟切换(可能产生自双速启动或故障保护时钟监控器)都不会更新 OSCCON 寄存器的 SCS 位。用户应该监控 OSCCON 寄存器的 OSTS 位以确定当前的系统时钟源。

#### 5.2.2 振荡器起振超时状态(OSTS)位

OSCCON 寄存器的振荡器起振超时状态(OSTS)位用于指示系统时钟是来自外部时钟源,还是来自内部时钟源。外部时钟源由配置字寄存器(UCFG0)的 FOSC<2:0>定义。OSTS 还特别指明在 LP 或 XT 模式下,振荡器起振定时器(OST)是否已超时。

### 5.3 双速时钟启动模式

双速启动模式通过最大限度地缩短外部振荡器起振与代码执行之间的延时,进一步节省了功耗。对于频繁使用休眠模式的应用,双速启动模式将在器件唤醒后除去外部振荡器的起振时间,从而可降低器件的总体功耗。该模式使得应用能够从休眠中唤醒,将 INTOSC 用作时钟源执行数条指令,然后再返回休眠状态而无需等待主振荡器的稳定。

注意:

执行 SLEEP 指令将中止振荡器起振时间,并使 OSCCON 寄存器的 OSTS 位保持清零。

当振荡器模块配置为 LP 或 XT 模式时,振荡器起振定时器(OST)使能(见第 7.2.1 节"振荡器起振定时器")。OST 将暂停程序执行,直到完成 1024 次振荡计数。双速启动模式在 OST 计数时使用内部振荡器进行工作,使代码执行的延时最大限度地缩短。当 OST 计数到 1024 且 OSCCON 寄存器的 OSTS 位置 1 时,程序执行切换至外部振荡器。

### 5.3.1 双速启动模式配置

通过以下设定来配置双速启动模式:

- 配置字寄存器(UCFG1)中的位 IESO=1;内部 / 外部切换位(使能双速启动模式)。
- OSCCON 寄存器的位 SCS=0
- 配置字寄存器(CONFIG)中的Fosc<2:0>配置为LP或XT模式

在下列操作之后,进入双速启动模式:

- 上电复位 (POR) 且上电延时定时器 (PWRT)
- 延时结束(使能时)后,或者从休眠状态唤醒

如果外部时钟振荡器配置为除 LP 或 XT 模式以外的任一模式,那么双速启动将被禁止。这是因为 POR 后或从休眠中退出时,外部时钟振荡不需要稳定时间。

#### 5.3.2 双速启动顺序

- 1. 从上电复位或休眠中唤醒
- 2. 使用内部振荡器以 OSCCON 寄存器的 IRCF<2:0>位设置的频率开始执行指令
- 3. OST 指令, 计数 1024 个时钟周期
- 4. OST 超时,等待内部振荡器下降沿的到来
- 5. OSTS 置 1
- 6. 系统时钟保持为低,直到新时钟下一个下降沿的到来(LP或XT模式)
- 7. 系统时钟切换到外部时钟源

#### 5.4 故障保护时钟监控器

故障保护时钟监控器(FSCM)使得器件在出现外部振荡器故障时仍能继续工作。FSCM 能在振荡器起振延时定时器(OST)到期后的任一时刻检测振荡器故障。FSCM 通过将配置字寄存器(UCFG1)中的 FCMEN位置 1 来使能。FSCM 可用于所有外部振荡器模式(LP、XT 和 EC)。




图 5-4. FSCM 原理图框图

#### 5.4.1 故障保护检测

FSCM 模块通过将外部振荡器与 FSCM 采样时钟比较来检测振荡器故障。LFINTOSC 除以 64, 就产生了采样时钟。请参见图 5-4。故障检测器内部有一个锁存器。在外部时钟的每个下降沿,锁存器被置 1。在采样时钟的每个上升沿,锁存器被清零。如果采样时钟的整个半周期流逝而主时钟依然未进入低电平,就检测到故障。

#### 5.4.2 故障保护操作

当外部时钟出现故障时,FSCM 将器件时钟切换到内部时钟源,并将 PIR1 寄存器的 OSFIF 标志位置 1。如果在 PIR1 寄存器的 OSFIE 位置 1 的同时将该标志位置 1,将产生中断。器件固件随后会采取措施减轻可能由故障时钟所产生的问题。系统时钟将继续来自内部时钟源,直到器件固件成功重启外部振荡器并切换回外部操作。FSCM 所选的内部时钟源由 OSCCON 寄存器的 IRCF<2:0>位决定。这使内部振荡器可以在故障发生前就得以配置。

#### 5.4.3 故障保护条件清除

复位、执行 SLEEP 指令或翻转 OSCCON 寄存器的 SCS 位后,故障保护条件被清除。OSCCON 寄存器的 SCS 位被修改后,OST 将重新启动。OST 运行时,器件继续从OSCCON 中选定的 INTOSC 进行操作。OST 超时后,故障保护条件被清除,器件将从外部时钟源进行操作。必须先清除故障保护条件,才能清零 OSFIF 标志位。

#### 5.4.4 复位或从休眠中唤醒

FSCM 设计为能在振荡器起振延时定时器(OST)到期后的任一时刻检测振荡器故障。OST 的使用场合为从体眠状态唤醒后以及任何类型的复位后。OST 不能在 EC 时钟模式下使用,所以一旦复位或唤醒完成,FSCM 就处于激活状态。当 FSCM 被使能时,双速启动也被使能。因此,当 OST 运行时,器件总是处于代

码执行阶段。

#### 注意:

由于振荡器起振时间的范围变化较大,在振荡器起振期间(从复位或休眠中退出时),故障保护电路不处于激活状态。经过一段适当的时间后,用户应检查 OSCCON 寄存器的 OSTS 位,以验证振荡器是否已成功起振以及系统时钟是否切换成功。

## 6 复位时序

CMT2189C 有以下几种不同的复位:

- 1. 上电复位 POR
- 2. WDT 看门狗复位——在常规运行期间
- 3. WDT 看门狗唤醒——在睡眠期间
- 4. /MCLR 管脚复位——在常规运行期间
- 5. /MCLR 管脚复位——在睡眠期间
- 6. 低点压(BOR/LVR)复位
- 7. 指令错误复位(可禁止)

有些寄存器是不被任何复位影响的,这些寄存器的状态在上电复位时是未知的,也不受复位事件影响。大 多数其它寄存器都会在以下复位事件时恢复到其"复位状态"。

- 上电复位 POR
- WDT 看门狗复位——在常规运行期间
- WDT 看门狗复位——在睡眠期间
- /MCLR 管脚复位——在常规运行期间
- 低电压 (BOR) 复位
- 错误指令复位

WDT (看门狗)睡眠唤醒不会造成和在常规运行状态下 WDT (看门狗)超时所造成的复位。因为睡眠唤醒本身就是一种继续的意思,而不是复位/TO 和/PD 位的设置和清零在不同复位条件下的动作是不同的。具体可参考表 6-1 和表 6-2。

/MCLRB 管脚背后的电路带有防抖功能,能够滤除一些干扰造成的尖细脉冲信号。下图为复位电路的总体概述框图:




图 6-1. 复位功能框图

## 6.1 POR 上电复位

片上的 POR 电路会将芯片保持在复位状态直到 VDD 电源电压达到足够高,为充分利用片内复位电路的功能,用户可以简单地直接在 VDD 和/MCLR 之间结一个电阻。这样外部就无需任何 RC 复位电路。不过这要求 VDD 电压上升时间为最大。上电完成后,系统复位不会立即释放,还要等一个约 4ms 的延时,期间数字电路保持在复位状态。

## 6.2 外部复位 MCLR

需要注意的是,WDT 复位不会把/MCLRB 管脚拉低。在/MCLRB 管脚上施加超过指标的电压(例如 ESD 事件)会造成/MCLRB 复位,而且在管脚上产生超标的大电流,因此我们推荐用户不再直接用一个电阻将/MCLRB 和 VDD 连接起来,而是采用以下电路。




图6-2. 外部复位参考电路图

在芯片的 CONFIG OPTION 寄存器(UCFG0)中有一个 MCLRE 使能位,将此位清零会使得复位信号由芯片内部产生。当此位为 1 时,芯片的 PA5/MCLR 脚成为外部复位脚。在这个模式下,/MCLR 脚上有个对 VDD 的弱上拉。

## 6.3 PWRT (上电计时器)

PWRT 为上电复位,低电压复位提供一个固定的 64ms(正常情况下)的定时。这个定时器由内部慢时钟驱动。芯片在定时器超时之前都是被保持在复位状态。这段时间能保证 VDD 上升到足够高的电压使得系统能正常工作。PWRT 也可以通过系统 CONFIG 寄存器(UCFG0)来使能。在开启低电压复位功能时,用户应该也打开 PWRT。PWRT 定时是由 VDD 电压超过 VBOR 门限事件启动的。另外需要注意的是,由于由内部慢时钟驱动,定时的实际时间长度是随温度,电压等条件变化而变化的。这个时间不是一个精准参数。

### 6.4 BOR (LVR) 低电压复位

低电压复位由 UCFG1<1:0>位来控制。低电压复位就是指当电源电压低于 VBOR 门限电压时所产生的复位。不过当 VDD 电压低于 VBOR 不超过 TBOR 时间时,低电压复位可能不会发生。VBOR 电压在芯片出货之前需要校准,校准可通过串口写入内部校准寄存器来完成。如果 BOR(低电压复位)是使能(UCFG1<1:0>=00)的,那么最大 VDD 电压上升时间的要求就不存在。BOR 电路会将芯片控制在复位状态,一直到 VDD 电压达到 VBOR 门限电压以上。需要注意的是,当 VDD 低于系统能正常工作的门限时,POR电路并不会产生复位信号。如果要 BOR 电路产生复位信号,VDD 电压必须在 VSS 电平上保持 100uS 以上。

## 6.5 错误指令复位

当 CPU 的指令寄存器取指到未定义指令时,系统将进行复位,利用此功能可增加系统的抗干扰能力。

### 6.6 超时动作

在上电过程中,芯片内部的超时动作顺序按以下流程执行: POR 结束后启动 PWRT 计时,由于计时是由 POR 脉冲结束启动的,如果/MCLR 在低电平状态下保持足够长的时间,超时事件就会发生。那么将/MCLR 拉高会让 CPU 立即开始执行。这在测试或者需要多个 MCU 同步的情况下会很有用。

#### **PCON (Power Control Register)**

PCON 寄存器里有 2 位指示哪一种复位发生了。Bit0 是/BOR 指示位,其在上电复位是是未知态,软件必须将其置 1, 然后检查其是否为 0。Bit1 是/POR 指示位,其在上电复位后为 0, 软件必须将其置 1。




图 6-3. 上电复位,使用了 MCLRB




图 6-4. 上电复位,没有使用 MCLRB




图 6-5. BOR 复位

#### 注意:

- 1. 上电复位或低电压复位后,并且在 PWRTEB (UCFG0.4) 为低时, PWRT 有效。它是 2048 个内部慢时 钟周期,约 64ms;
- 2. TBOR 时间约为 157us;
- 3. 电压恢复正常之后,内部复位不会立即释放,而是要等约为 4ms 的时间。

MA C 11 H 11 H 10 H 14/C 14						
振荡器配置	上电复位		低电压复位		睡眠醒来	
	/PWRTEB=0	/PWRTEB=1	/PWRTEB=0	/PWRTEB=1	睡眠胜术	
INTOSC	TPWRT	-	TPWRT	-	-	

表 6-1. 各种情况下的超时

表 6-2. STATUS/PCON 位及其意义(u-没变化,x-未知)

/POR	/BOR	/то	/PD	条件
0	X	1	1	POR
U	0	1	1	BOR
U	U	0	U	WDT复位
U	U	0	0	WDT唤醒
U	U	U	U	常规运行下/MCLR复位
U	U	1	0	睡眠下/MCLR复位

## **7 BOOT**

在上电复位或低电压复位之后,插入一个状态,把程序 EEPROM 的 2000H 开始的单元映射配置寄存器。 系统复位要等 BOOT 结束之后才能释放,如图 6-3 和图 6-4 所示,该过程大概需要 17us。



## 8 看门狗定时器




图 8-1. 看门狗和定时器 0 框图

看门狗的时钟源为内部慢时钟(32KHz),它是一个 16 位的计数器,和定时器 0 共用一个 8 位的预分频器,使能位位于配置寄存器 UCFG0 的第 3 位,WDTEN。为 1 时表示使能看门狗,为 0 时禁止,由上电启动过程 BOOT 决定,或者可通过外部串口写入。清看门狗指令 CLRWDT、SLEEP 会清除看门狗计数器。在使能了看门狗的情况下,MCU 睡眠时看门狗溢出事件可以作为一个唤醒源,而 MCU 正常工作时作为一个复位源。

表 8-1. 看门狗状态

条件	看门狗状态
WDTEN 和 SWDTEN 同时为 0	
CLRWDT 指令	清零
进入 SLEEP、退出 SLEEP 时刻	

注意:如果内部慢时钟从 32K 切换到 256K 模式(或反之从 256K 切换到 32K 模式),都不影响看门狗计时,因为 WDT 固定使用 32K 时钟源。

## 9 定时器 0

### 9.1 Timer0 简介

定时器 0 为 8 位,可配置为计数器或定时器使用,当作为外部事件(TOCKI)计数器时,可以配置为上升沿或者下降沿计数。作为定时器时,其计数时钟为系统时钟的 2 分频,即每一指令周期递增一次。有一个与WDT 共用的 8 位预分频器,PSA 为 0 时该预分频器分配给定时器 0 使用。

注意: 当改变 PSA 的值时,硬件会自动把预分频器清 0。




图 9-1. 看门狗和定时器 0 框图

## 9.2 Timer0 定时器模式

该模式下,定时器 0 在每个指令周期加 1 (不带预分频)。软件可以清零 OPTION 寄存器里的 TOCS 位以进入定时器模式。当软件对 TMR0 进行写操作时,定时器在写后面 2 个周期内不会递增。

## 9.3 **Timer0** 计数器模式

该模式下,定时器 0 由每个 TOCKI 管脚的上升沿或下降沿触发加 1 (不带预分频)。具体哪一钟沿触发由 OPTION 寄存器里的 TOSE 位决定。软件可以将 OPTION 寄存器里的 TOCS 位置 1 以进入计数器模式。

### 9.3.1 软件可配置预分频电路

芯片在 Timer0 和 WDT 定时器前面有一个分频电路,可以分配给 Timer0 或者 WDT 定时器用,但二者不能同时使用这个预分频电路。具体分配给 Timer0 还是 WDT 由 OPTION 寄存器里的 PSA 位决定,PSA 为 0 时,预分频分配给 Timer0 使用。在 Timer0 预分频模式下,总共有 8 个预分频比(1:2 到 1:256)可以通过 OPTION 寄存器里的 PS<2:0>位设置。

#### 注意:

- 1. 预分频电路既不可读也不可写。任何对 TMRO 寄存器的写动作会清零预分频电路。
- 2. 当预分频电路分配给 WDT 时, 1 条 CLRWDT 指令即可清零预分频电路。
- 3. 在定时器 0 和 WDT 之间切换预分频电路由于分频电路可以分配给 Timer0 或者 WDT 定时器用,在二者之间切换预分频器是有可能导致误复位。

在将预分频电路从分配给 TMR0 切换到分配给 WDT 时,请务必执行以下指令顺序:

BANKSEL TMR0

CLRWDT : Clear WDT

CLRR TMR0 ; Clear TMR0 and prescaler

BANKSEL OPTION\_REG

BSR OPTION\_REG, PSA ; Select WDT

CLRWDT

LDWI b'11111000'; Mask prescaler bits

ANDWR OPTION\_REG, W

IORWI b'00000101'; Set WDT prescaler to 1:32

LDWI OPTION\_REG

在将预分频电路从分配给 watchdog 切换到分配给 TMRO 时,请务必执行以下指令顺序:

CLRWDT ; Clear WDT and prescaler

BANKSEL OPTION REG

LDWI b'11110000'; Mask TMR0 select and prescaler bits

ANDWR OPTION\_REG, W

IORWI b'00000011'; Set prescaler to 1:16

STR OPTION\_REG

#### 9.3.2 Timer0 中断

芯片在定时器 0 从 0xFF 溢出到 0x00 时会置起 TOIF 标志,并产生中断(如果使能了该中断)。

#### 注意:

TimerO 中断无法唤醒 CPU 因为在睡眠状态下,定时器是被冻结的。

## 9.3.3 用外部时钟驱动定时器 0

在计数其模式下,T0CKI 管脚输入和 Timer0 寄存器之间的同步是由在 Q1, Q2 内部时钟相位采样实现的,所以外部时钟源周期的高电平时间和低电平时间必须满足相关时序要求。



## 10定时器 2

定时器 2 为 8 为定时器包含以下功能:

- 8位计数寄存器
- 8位周期寄存器
- TMR2 值等同 PR2 时产生中断
- 1:1, 1:4, 1:16 预分频比
- 1:1~1:16 后分频比




图 10-1. 定时器 2 框图

#### Timer2 工作原理:

Timer2 模块的时钟输入是系统指令时钟(F<sub>OSC</sub>/2)。该时钟送入 Timer2 预分频器, 其预分频比有 1:1、1:4、1:16 三种选择。随后预分频器的输出被用于递增 TMR2 寄存器。

TMR2 和 PR2 的值被不断比较以确定何时匹配。TMR2 将从 00h 开始递增直到与 PR2 的值相同匹配 时将发生以下两种情况:

- TMR2 在下一递增周期复位为 0x00
- Timer2 后分频比递增

Timer2/PR2 比较器的匹配输出送入 Timer2 后分频器。后分频器的选项范围为 1:1 至 1:16。Timer2 后分频器的输出用于将 PIR1 寄存器的 TMR2IF 中断标志置 1

#### 注意:

- 1. TMR2 和 PR2 都是可读写寄存器。在复位时,他们的值分别是 0 和 0xFF。
- 2. 将 T2CON 寄存器中的 TMR2ON 位置 1 可打开 Timer2, 反之将 TMR2ON 位清零关闭 Timer2。
- 3. Timer2 预分频器由 T2CON 寄存器的 T2CKPS 位控制。


- 4. Timer2 后分频器由 T2CON 寄存器的 TOUTPS 位控制。
- 5. 预分频和后分频计数器会在写以下寄存器时清零:
  - 写 TMR2
  - 写 T2CON
  - 任何 Reset 动作
- 6. 写 T2CON 并不会清零 TMR2 寄存器

## 11比较器

片内集成 2 个模拟比较器,由于其中比较器 2 功能管脚同时用于 RF 串行控制总线,所以 2 个比较器均不能使用。

需要注意的是,当读一个端口寄存器时,如果改管脚被配置为模拟信号管脚,软件会读出 **0** 值。当管脚被设置为数字输入管脚时,比较器仍然会以为该管脚输入一个模拟信号,并输出相应结果。如果一个管脚被设置为数字输入,而这个管脚上面的实际电压又是一个模拟电平,这可能造成输入缓存电路消耗比说明书上标的更大的电流。

模拟比较器总共有 8 种配置模式,由 CMCON0 寄存器的 CM<2:0>这 3 位来选择。由于功能管脚被用于 RF 串行控制线,所以只有如下两种状态:



- 模拟功能(A):数字输入缓存被屏蔽
- 数字功能(D): 比较器数字输出会覆盖管脚上的其他功能
- 正常端口功能(I/O):独立于比较器

当端口上标注"A"字样,读的时候无论当前管脚上的状态或 I/O 控制寄存器 TRIS 位的状态都会返回 0 值。用户应该把与被用作模拟输入的管脚相对应的 TRIS 位置为 1 来关闭其数字输出驱动电路。

当端口上标注"D"字样,用户应该将其相应的 TRIS 位职位 0 来打开数字输出驱动电路。

另外,比较器配置切换是应该屏蔽比较器中断以避免不必要的误触发事件。

## 12数据 EEPPROM

片内集成有 256 个字节的 EEPROM,通过 EEADR 进行寻址访问。软件可通过 EECON1 和 EECON2 对 EEPROM 进行编程操作,硬件实现了擦除和编程的自定时功能,无需软件查询,节省有限的代码空间,同时 利用此特性,启动编程周期之后可以进入睡眠模式,以降低功耗。

数据 EEPROM 在使用(无论是读还是写)之前必须进行以下初始化操作:在未使用到的 EEPROM 某个单元写两次 0xAA,后续程序不要对此单元操作。如:

SYSTEM\_INIT
......
LDWI 0x55
STR EEROM\_ADDR
LDWI 0xAA
STR EEPROM\_DATA
LCALL EEPROM\_WRITE
LCALL EEPROM\_WRITE

#### 编程数据 EEPROM 步骤

要读取数据存储单元,用户必须将地址写入 EEADR 寄存器,然后将 EECON1 寄存器的控制位 RD 置 1。在紧接着的下一周期,EEDAT 寄存器就被 EEPROM 数据写入。因此该数据可由下一条指令读取。EEDAT 将保持这个值直到用户下一次从该单元读取或向该单元写入数据时(在写操作过程中)。

BANKSEL EEADR
LDWI dest\_addr
STR EEADR
BSR EECON1, RD
LDR EEDAT, W

## 13时钟测量

此功能可以比较精准的测量内部慢时钟周期。

在此模式下,TIMER2 的预分频、后分频配置自动变为 1:1,组成一个 12 位的定时器,TIMER2 的计数时钟为系统时钟 Fosc,而不是普通模式下的指令时钟 Fosc/2。计数结束后结果自动存到 SOSCPR 寄存器,其单位是系统时钟 Fosc 的个数。

### 操作步骤:

- 1. 为提高计量精度,建议设置 IRCF 为 111, SCS=1,选择 16M 的系统时钟;
- 2. 把 T2CON.2 置 1, 使能 TIMER2;
- 3. 如果选择 4 次平均,则把 MSCKCON.2 置 1,否则把它清 0;
- 4. 置位 MSCKCON.1, 开始测量;
- 5. 测量结束后 MSCKCON.1 自动清 0,中断标志置 1;
- 6. 可以用查询或中断的方式等待结束;
- 7. 当查询到中断标志为 1 时读取得到的 SOSCPR 即为最终结果




图 13-1. 慢时钟测量模式原理框图

## 14中断模式

CMT2189C 有以下中断源:

- PA2/INT 管脚进来的外部中断
- Timer0 溢出中断
- PORTA 变化中断
- Timer2 比对相等中断
- EEPROM 数据写中断
- 故障保护时时钟监控器中断
- 比较器中断

中断控制寄存器(INTCON)和外围中断请求寄存器(PIR1)记录了中端标志位。INTCON 同时也包含全局中断使能位 GIE。

当中断被服务后,以下动作自动发生:

- GIE 被清零,从而关闭中断
- 返回地址被推上堆栈
- 程序指针被加载 0004h 地址

中断返回指令,RETFIE,退出中断函数时同时设置 GIE 位,重新使能未屏蔽的中断。

INTCON 寄存器包含以下中断标志位:

- INT 管脚中断
- PORTA 变化中断
- Timer0 溢出中断

PIR1 中包含着外围中断标志位。PIE1 中包含着其对应的中断使能位。

### 14.1 INT 中断

INT 引脚上的外部中断是边沿触发的;当 OPTION 寄存器的 INTEDG 位被置 1 时在上升沿触发,而当 INTEDG 位被清零时在下降沿触发。当 INT 引脚上出现有效边沿时,INTCON 寄存器的 INTF 位置 1。可以通 过将 INTCON 寄存器的 INTE 控制位清零来禁止该中断。在重新允许该中断前,必须在中断服务程序中先用软件将 INTF 位清零。如果 INTE 位在进入休眠状态前被置 1,则 INT 中断能将处理器从休眠状态唤醒。

注意:

使用 INT 中断时,必须对 ANSEL 和 CM2CON0 寄存器进行初始化,以便将模拟通道配置为数字输入。配置为模拟输入的引脚总是读为 0。

## 14.2 PORTA 电平变化中断

PORTA 输入电平的变化会使 INTCON 寄存器的 PAIF 位置 1。可以通过置 1/清零 INTCON 寄存器的 PAIE 位来使能/禁止该中断。此外,可通过 IOCA 寄存器对该端口的各个引脚进行配置。

#### 注意:

- 1. 使用 PORTA 电平变化中断时,必须对 ANSEL 和 CM2CON0 寄存器进行初始化,以便将模拟通道配置为数字输入。配置为模拟输入的引脚总是读为 0;
- 2. 初始化电平变化中断时,应先配置为数字输入 IO,把相应的 IOCA 置 1,然后读取一下该 PORTA;
- 3. 当 IO 电平发生变化时, PAIF 被置 1;
- 4. 清中断标志位之前应该读取一下 PORTA, 然后再对 PAIF 清 0。

### 14.3 中断响应

外部中断包括 INT 管脚进来的或者 PORTA 变化中断的延时一般为 1 到 2 个指令周期。具体视中断发生的实际情况而定。




图 14-1. 中断响应时序图




图 14-2. 中断产生电路架构框图

## 14.4中断过程中的现场保存

在中断过程中,只有返回 PC 被自动保存在堆栈上。一般来说,用户可能需要保存重要的寄存器值在堆栈上,例如 W,STATUS 寄存器等。这些必须由软件来完成。临时寄存器 W\_TEMP 和 STATUS\_TEMP 应该被放置在 GPR 的最后 16byte 里。这 16 个 GPR 落在两个页区间,因此可以稍微节省代码。

## 15MCU 睡眠省电模式

芯片在执行完 SLEEP 指令后进入睡眠状态。

为了达到最低睡眠功耗,软件应该将所有 IO 置高或低,而且没有外部电路从 IO 耗电。I/O 作为输入的,外部电路应将其拉高或拉低,避免翻转耗电。/MCLR 应该在高电平。

为达到最低功耗,建议配置为晶体模式或者外部时钟模式时,把时钟缺失检测关闭掉,即把 UCFG1 的 FCMEN 位清 0,同时比较器的配置位 CM<2:0>写为 0b111,以关闭比较器模块。

## 15.1 唤醒模式

以下事件可以唤醒芯片:

- /MCLR 管脚上有外部复位
- WDT 超时
- PA2/INT 管脚上有中断,PORTA 变化或其他外围中断

清看门狗指令 CLRWDT、SLEEP(进入睡眠模式)或者从睡眠模式唤醒,都将清除看门狗计数器。

### 15.2看门狗唤醒

看门狗工作在内部慢时钟(32KHz),它是一个 16 位的计数器,和定时器 0 共用一个 8 位的预分频器,使能位位于配置寄存器 UCFG0 的第 3 位 WDTEN,为 1 时表示使能看门狗,为 0 时将由 SWDTEN 位决定使能与否,SWDTEN 位于 WDTCON 寄存器。

清看门狗指令 CLRWDT、SLEEP 会清除看门狗计数器。

在使能了看门狗的情况下,MCU 睡眠时看门狗溢出事件可以作为一个唤醒源,而 MCU 正常工作时作为一个复位源。

## 16 I/O端口

片内共包含 16 个 GPIO,但限于封装尺寸,仅把 PORTA[2:0]、PORTA5、PORTC2、PORTC4 的 6 个 IO 引出到芯片管脚,其它均在内部,没有引出来。这些 IO 除了作为普通输入/输出端口以外,还通常具备一些与内核周边电路通讯的功能,具体见下。

### 16.1 PORTA 端口和 TRISA 寄存器

PORTA 是一个 8 位双向端口。与其相应的进出方向寄存器就是 TRISA 寄存器。不过注意到这里第 5 位没有用到,因为 PORTA<5>为单输入方向端口。在 TRISA 寄存器中将某一位设置为"1"会将该对应 PORTA端口设置为输入端口(此时,输出驱动电路会被关断)。反之,将某一位设置为"0"会将该对应 PORTA端口设置为输出端口。在置为输出端口时,输出驱动电路会被打开,输出寄存器里的数据会被放置到输出端口。在 PORTA 上进行读动作时,PORTA 内容会是反映输入端口的状态。在 PORTA 上进行写动作时,PORTA内容会被写入输出寄存器。所有的写操作都是"读-更改-写"这样一个微流程,即数据被读,然后更改,再写入输出寄存器的过程。当 MCLRE 为 1 时,PORTA<5>读的值为 0,此时它是作为外部复位管脚。

### 16.2端口的其它功能

芯片在 PORTA 的每个端口都有一个状态变化中断选项和弱上拉选型。

#### 16.2.1 弱上拉

PORTA 的每个端口(除了 PORTA<5>)都有一个可以单独设置的内部弱上拉功能。控制 WPUAx 寄存器里的位就可使能或关断这些弱上拉电路。当 GPIO 被设置为输出时,这些弱上拉电路会被自动关断。弱上拉电路在上电复位期间可以被置为关断。这是由 OPTION 寄存器中的/PAPU 位决定的。PORTA<5>内部也有弱上拉功能,它是在将 PORTA<5>设置为/MCLR 功能时自动使能的。当 PORTA<5>被设置为 GPIO 时,该弱上拉电路被自动关断。

#### 16.2.2 状态变化中断

PORTA的每个端口都可以被单独设置成一个中断源(端口状态变化触发中断)。控制 IOCAx 寄存器里的位就可使能或关断这些端口的中断功能。端口状态变化触发中断的功能在上电复位时是无效的。

当端口状态变化触发中断的功能被使能时,当前端口电平值会被与上次读动作所读取数据寄存器的旧值作对比。所有错误匹配结果会被或在一起形成中断标志位 INTCON 寄存器中的 PAIF 标志位该中断可以将芯片从睡眠状态中唤醒。用户需要在中断服务程序中执行以下程序来清除该标志位:

- 1. 对 PORTA 进行一次读或写得动作,这将结束任何错误匹配的状态;
- 2. 清零 PAIF 标志位。

错误匹配的条件会一直设置 PAIF 位。对 PORTA 做一次读就可以结束任何错误匹配的状态,使得 PAIF 能被清零。数据寄存器里保持的上一次读的值不会被/MCLR 或低电压复位所影响。只要错误匹配状态存在,PAIF

位就会被置 1。

## 16.3端口描述

PORTA 和 PORTC 的每个端口都包含着不同的复用功能。其具体功能和控制在这一节里描述。

#### 16.3.1 PORTA<2:0>

下图描述了此端口的内部电路结构, PA<2:0>可以被配置为以下功能端口:

- GPIO
- 调试串口时钟(PA0)
- 调试串口数据(PA1)
- 外部中断输入(PA2)
- Timer0 外部时钟源(PA2)




图 16-1. PA<2:0>架构框图

## 16.3.2 PORTA5

下图描述了此端口的内部电路结构, PA5 可以被配置为以下功能端口:

- 数字输入
- 外部复位




图 16-2. PA5 架构框图

#### 16.3.3 PORTC4 和 PORTC2

下图描述了此端口的内部电路结构, PC4 和 PC2 可以被配置为以下功能端口:

- GPIO
- RFDAT,即 TWI 的数据线和直通模式数据输入(仅 PC4)
- RFCLK,即 TWI 的时钟线(仅 PC2)
- 比较器输出(仅 PC4,但不可用,因为用于控制 RF 部分)




图 16-5. PC4~PC0 架构框图

# 17指令集列表

CMT2189C 采用精简指令架构,一共 37 条指令,以下是各指令的描述。

表 17-1. 指令表

CMT	指令周期	Function	Operation	Status
BCR R, b	1	Bit clear	0-> R(b)	NONE
BSR R, b	1	Bit set	1-> R(b)	NONE
BTSC R, b	1 (2)	Bit test, skip if 0	Skip if R(b)=0	NONE
BTSS R, b	1 (2)	Bit test, skip if 1	Skip if R(b)=1	NONE
NOP	1	No operation	None	NONE
CLRWDT	1	Clear WDT	0-> WDT	/PF, /TF
SLEEP	1	ENTER SLEEP MODE	0-> WDT, STOP OSC	/PF, /TF
STTMD	1	Store W TO TMODE	W-> TMODE	NONE
CTLIO R	1	Control IO direction reg	W-> IODIRr	NONE
STR R	1	Store W to reg	W-> R	NONE
LDR R, d	1	Load reg to d	R-> d	Z
SWAPR R, d	1	Swap halves reg	[R(0-3)R(4-7)]-> d	NONE
INCR R, d	1	Increment reg	R+ 1-> d	Z
INCRSZ R, d	1 (2)	Increment reg, skip if 0	R+ 1-> d	NONE
ADDWR R, d	1	Add W and reg	W+ R-> d	C, HC, Z
SUBWR R, d	1	Sub W from reg	R- W-> d R+ /W+ 1-> d	C, HC, Z
DECR R, d	1	Decrement reg	R- 1-> d	Z
DECRSZ R, d	1 (2)	Decrement reg, skip if 0	R- 1-> d	NONE
ANDWR R, d	1	AND W and reg	R& W-> d	Z
IORWR R, d	1	Inclu.OR W and reg	W  R-> d	Z
XORWR R, d	1	Exclu.OR W and reg	W^ R-> d	Z
COMR R, d		Complement reg	/R-> d	Z
RRR R, d	1	Rotate right reg	R(n)-> R(n-1), C-> R(7), R(0)-> C	С
RLR R, d	1	Rotate left reg	R(n)-> R(n+1), C-> R(0), R(7)-> C	С
CLRW	1	Clear working reg	0-> W	Z
CLRR R	1	Clear reg	0-> R	Z
RETI	2	Return from interrupt	Stack-> PC,1-> GIE	NONE
RET	2	Return from subroutine	Stack-> PC	NONE
LCALL N	2	Long CALL subroutine	N-> PC, PC+1-> Stack	NONE
LJUMP N	2	Long JUMP address	N-> PC	NONE
LDWI I	1	Load immediate to W	I-> W	NONE
ANDWI I	1	AND W and imm	W& I-> W	Z
IORWI I	1	Inclu.OR W and imm	W  I-> W	Z
XORWI I	1	Exclu.OR W and imm	W^ I-> W	Z
RETW I	2	Return, place imm to W	Stack-> PC, I-> W	NONE

СМТ	指令周期	Function	Operation	Status
ADDWI I	1	Add imm to W	W+I-> W	C, HC, Z
SUBWI I	1	Subtract W from imm	I-W-> W	C, HC, Z

## 注意:

在芯片里,TMODE 寄存器是指 OPTION,即 STTMD 指令的操作是把 W 存到 OPTION。

# 18文档变更记录

表 18-1. 文档变更记录表

版本号	章节	变更描述	日期
1.0	全部	初始版本发布	2017-11-23

## 19联系方式

无锡泽太微电子有限公司深圳分公司 中国广东省深圳市南山区前海路鸿海大厦 203 室

邮编: 518000

电话: +86 - 755 - 83235017 传真: +86 - 755 - 82761326 销售: sales@cmostek.com 技术支持: support@cmostek.com 网址: www.cmostek.com



The information furnished by CMOSTEK is believed to be accurate and reliable. However, no responsibility is assumed for inaccuracies and specifications within this document are subject to change without notice. The material contained herein is the exclusive property of CMOSTEK and shall not be distributed, reproduced, or disclosed in whole or in part without prior written permission of CMOSTEK. CMOSTEK products are not authorized for use as critical components in life support devices or systems without express written approval of CMOSTEK. The CMOSTEK logo is a registered trademark of CMOSTEK Microelectronics Co., Ltd. All other names are the property of their respective owners.