

TRƯỜNG ĐẠI HỌC BÁCH KHOA
ĐẠI HỌC QUỐC GIA – THÀNH PHỐ HỒ CHÍ MINH

BÁO CÁO MÔN HỌC (MM: EE5217)

ĐỀ TÀI:

DESIGN FOR TEST BY MEANS OF SCAN

LỚP NHÓM 7 HK 252

Giảng viên hướng dẫn:

Stt	Học viên thực hiện	ID
1	Nguyen Thai Thanh Binh	2570175
2	Vu Tien Giang	2570188
3	Pham Huy Thanh	2570317

DANH MỤC CÁC TỪ VIẾT TẮT

ATPG	Automatic Test Pattern Generation (Tự động sinh mẫu kiểm thử)
DFF	D-Flip-Flop
DFT	Design for Test (Thiết kế Khả kiểm)
MUX	Multiplexer (Bộ dồn kênh)
RTL	Register Transfer Level (Mức độ khối thanh ghi)
SFF	Scan Flip-Flop (Flip-flop quét)

Mục lục

DANH MỤC CÁC TỪ VIẾT TẮT	1
1 Giới thiệu chung	3
1.1 Đặt vấn đề	3
1.2 Mục tiêu của Đề tài	3
1.3 Bố cục của báo cáo	4
1.4 Làm cho Mạch Có Thể Kiểm Thử (Making Circuits Testable)	6
1.4.1 Sự đánh đổi (Tradeoffs)	6
1.4.2 Kiểm thử Mạch Tuần tự (Testing Sequential Circuits)	6
1.4.3 Tính kiểm thử của Mạch Tổ Hợp (Testability of Combinational Circuits)	8
1.5 Chèn Tính Kiểm Thử (Testability Insertion)	10
1.5.1 Cải thiện Khả năng Quan sát (Improving Observability) . . .	10
1.5.2 Cải thiện Khả năng Điều khiển (Improving Controllability) .	11
1.5.3 Chia sẻ Chân Quan sát và Chân Điều khiển	11
1.5.4 Điều khiển và Quan sát Đồng thời (Simultaneous Control and Observation)	13
1.5.5 Khái niệm cơ bản về Thiết kế Quét (Basic concept of SCAN design)	16
1.6 Kỹ thuật Full Scan DFT (Full Scan DFT Technique)	18
1.6.1 Chèn Full Scan (Full Scan Insertion)	18
1.6.2 Cấu trúc Flip-flop (Flip-flop Structures)	20
1.6.3 Thiết kế và Kiểm thử Full Scan (Full Scan Design and Test)	25
1.7 Quét đa luồng (Multiple Scan)	28
1.7.1 Mạng Cấp số cộng (Full Scan on Adding Machine)	29
1.7.2 Trình kiểm thử ảo cho luồng đa quét (Virtual Tester for Multiple Scans)	29
1.8 Thiết kế Scan góc độ RTL (RT Level Scan Design)	31
1.8.1 Kiểm thử Dòng Rò (IDDQ Test)	31
1.9 Tóm lược (Summary)	32

CHƯƠNG 1. GIỚI THIỆU CHUNG

1.1. Đặt vấn đề

Trong lĩnh vực thiết kế vi mạch (IC Design) hiện đại, mức độ tích hợp của các bóng bán dẫn (transistors) trên một chip duy nhất đã có thể đạt đến con số hàng tỉ đơn vị. Sự phức tạp khổng lồ này mang lại khả năng xử lý và tính toán tính toán vượt trội, nhưng đồng thời cũng đặt ra một thách thức vô cùng to lớn ở khâu kiểm thử (Testing) sau khi chế tạo. Việc đảm bảo một vi mạch không chứa bất kỳ lỗi vật lý nào (như đứt dây, chập mạch hay lỗi kẹt cứng logic - stuck-at faults) trước khi xuất xưởng là yêu cầu sống còn, quyết định đến chất lượng và uy tín của mọi nhà sản xuất.

Tuy nhiên, đối với các loại mạch tuần tự (Sequential Circuits) chứa số lượng lớn các phần tử nhớ (Flip-flops hoặc Registers), việc cố gắng điều khiển và quan sát trạng thái của mạch thông qua các chân Input/Output truyền thống là một bài toán gần như bất khả thi do vướng phải nội tại liên quan đến các trạng thái chầm (Internal States). Nhận thức được "nút thắt cổ chai" này, ngành công nghiệp bán dẫn đã hình thành nên lĩnh vực Thiết kế Khả kiểm (Design for Test - DFT).

Môn học EE5217 đóng vai trò định hướng và trang bị cho kỹ sư những khái niệm thực tiễn nhất của lĩnh vực kiểm thử vi mạch DFT. Dựa trên kiến thức đó, nhóm đã lựa chọn kỹ thuật Thiết kế Quét (Scan Design) làm đề tài trọng tâm để tiến hành nghiên cứu, dịch thuật tài liệu chuẩn xác và thiết kế bài báo cáo phân tích một cách toàn diện.

1.2. Mục tiêu của Đề tài

Bản báo cáo này được nhóm biên soạn với những mục tiêu cốt lõi sau đây:

- **Nghiên cứu nguyên lý DFT:** Khảo sát sự phức tạp trong việc kiểm thử mạch tuần tự và tìm hiểu cơ chế giải quyết mang tính nền tảng thông qua kỹ thuật gài chuỗi quét (Scan Chain).
- **Phân tích thuật toán Quét (Scan Design):** Dịch thuật mượn mà phân kiến thức cốt lõi (dựa trên Chương 7 của giáo trình tham khảo). Không chỉ giới hạn ở việc dịch thô, nhóm tiến hành trình bày lại dưới góc nhìn mạch lạc, **có bổ sung ví dụ mở rộng từ kiến thức tự thân** liên quan đến việc tính toán thời gian (Test Time). Cấu trúc phân tích đi từ cấu hình Quét cơ

bản (Full Scan) đến các kỹ thuật quy hoạch luồng tối ưu (Multiple Scans, Partial Scans...).

- **Trình bày chuyên nghiệp:** Xây dựng hệ thống văn bản báo cáo có tính phân tầng, áp dụng sức mạnh sắp xếp chuẩn học thuật của LaTeX để báo cáo đạt mức độ hoàn thiện cao nhất về hình thức lẫn học thuật. Đi kèm với báo cáo bản cứng là hệ thống Slide HTML/CSS tương tác phục vụ cho công tác thuyết trình sinh động.

1.3. Bố cục của báo cáo

Tránh việc dàn trải nội dung, cấu trúc của báo cáo được nhóm thiết kế cô đọng thành 7 chương chính nối tiếp nhau, mang tính kế thừa về mặt kỹ thuật và tập trung thẳng vào phân tích chi tiết:

- **Chương 1: Giới thiệu chung.** Cung cấp thông tin nền, bức tranh tổng quan quan trọng về lĩnh vực DFT, chỉ ra nguyên do khách quan thúc đẩy sự ra đời của Scan Design và tóm lược các mục tiêu cốt lõi của bài báo cáo trong môn học EE5217.
- **Chương 2: Làm cho mạch có thể kiểm thử (Making Circuits Testable).** Phân tích về khả năng quan sát (observability) và điều khiển (controllability).
- **Chương 3: Chèn tính kiểm thử (Testability Insertion).** Khảo sát các kỹ thuật phần cứng (0-insertion, 1-insertion) và phương pháp thu nhận nối tiếp/song song.
- **Chương 4: Kỹ thuật Full Scan DFT.** Đi sâu vào cấu trúc quét toàn bộ, định tuyến xung nhịp và kết hợp máy trạng thái RTL nâng cao.
- **Chương 5: Quét đa luồng (Multiple Scan).** Giải pháp tối ưu hoá thời gian kiểm thử với nhiều chuỗi quét song song trên máy Adding Machine.
- **Chương 6: Thiết kế Scan góc độ RTL.** Chiến lược phân vùng quét trực tiếp từ mức chuyển giao thanh ghi (Partial/Independent Scans).
- **Chương 7: Tổng kết.** Tóm lược lại quy trình chèn DFT trên thực tiễn.

Báo cáo được hoàn thiện với tinh thần cầu thị nghiêm túc nhất, sẵn sàng thuyết phục các tiêu chuẩn đánh giá khắt khe cả về chuyên môn phần cứng lẫn hình thức báo cáo 4.0.

1.4. Làm cho Mạch Có Thể Kiểm Thử (Making Circuits Testable)

Một mạch được coi là *có thể kiểm thử* nếu các bài kiểm thử có thể được tạo ra cho nó một cách hiệu quả, mạch có thể được kiểm thử với độ phủ lỗi (fault coverage) cao, và thời gian kiểm thử sản phẩm là hợp lý. Tính kiểm thử bao gồm khả năng điều khiển và quan sát. Một mạch sẽ trở nên dễ kiểm thử hơn bằng cách tăng cường hai yếu tố này.

1.4.1. Sự đánh đổi (Tradeoffs)

Việc cải thiện khả năng điều khiển và quan sát hầu như luôn đòi hỏi phải chèn thêm phần cứng vào thiết kế. Điều này đồng nghĩa với việc gia tăng số lượng chân cắm (pins), tăng trễ tín hiệu (delays), tăng tiêu thụ năng lượng (power consumption), và tất nhiên là chi phí diện tích phần cứng (hardware overhead).

Tuy nhiên, bù lại, thiết kế sẽ đạt được độ phủ lỗi tốt hơn và thời gian kiểm thử giảm thiểu. Việc giảm thời gian kiểm thử của một linh kiện sau sản xuất là mục tiêu quan trọng nhất của các kỹ thuật DFT. Nhiệm vụ của kỹ sư thiết kế là phải tối ưu hóa phần cứng được thêm vào sao cho các chi phí đi kèm là thấp nhất.

1.4.2. Kiểm thử Mạch Tuần tự (Testing Sequential Circuits)

Một trong những đóng góp quan trọng nhất của DFT là làm cho mạch tuần tự (sequential circuits) có thể kiểm thử được. Việc tạo mẫu kiểm thử hoàn chỉnh cho một mạch tuần tự vô cùng phức tạp và ngay cả khi có, việc áp dụng chúng đòi hỏi quá nhiều chu kỳ xung nhịp để mạch đi vào các trạng thái kích hoạt lỗi.

Kỹ thuật DFT thay đổi cấu trúc của mạch tuần tự sao cho các kỹ thuật kiểm thử mạch tổ hợp có thể được áp dụng lên nó.

Mô hình Huffman cho Mạch Tuần tự Như đã trình bày, mạch tuần tự được mô hình hóa bằng một khối tổ hợp cùng với phản hồi thông qua các phần tử trễ (đối với mạch đồng bộ, đó là các flip-flop có xung nhịp). Đầu vào và đầu ra sơ cấp của mạch chỉ kết nối vào phần tổ hợp. Tín hiệu đồng hồ (clock), set, reset chỉ tác động vào flip-flop phản hồi. Mô hình này tách biệt hoàn toàn các thanh ghi (registers) và phần mạch tổ hợp (buses, khối logic, toán học, ...).

```


Initialize all the lines to x
Construct the primitive D-cube for failure (PDCF)

While (D or D' not reached a PO)
  Select a gate from D-frontier
  While (there is an untried propagation scheme for that gate)
    Select an untried propagation scheme and propagate one step
    Imply the value of other inputs chosen to propagate the D-cube
    If (propagated or implied values is not consistent with assigned values)
      Undo propagation
      Continue
    Else
      Update D-frontier and J-frontier
      Break
  End if
End while
If (none of the propagation schemes for that gate were consistent)
  Remove the gate from D-frontier
  If (D-frontier is empty)
    Return false
  Backtrack one step
End if
End While
While (J-frontier is not empty)
  Select a gate from J-frontier
  While (there is an untried justification scheme for that gate)
    Select an untried justification scheme and justify one step
    If (justified values are not consistent with assigned values)
      Undo justification
      Continue
    Else
      Update J-frontier
      Break
  End while
  If (none of the justification paths for that element has worked)
    Backtrack one step
    If (revisiting a node)
      Return false
  End if
End while
Return true

```

Hình 1.1: Mô hình Huffman cho kiểm thử (*Huffman model for test*)

Mô hình Mạch Trải phẳng (Unfolding Sequential Model) Mô hình trải phẳng (Unfolded circuit model) phân tách bạch các thanh ghi (phần tuần tự) và phần tổ hợp. Các đầu ra của thanh ghi trở thành "đầu vào giả" (pseudo inputs - PPI) cho mạch tổ hợp, và đầu vào của thanh ghi trở thành "đầu ra giả" (pseudo outputs - PPO). Do đa phần các cổng logic của mạch nằm ở phần tổ hợp, nên việc kiểm thử phần này và tính luôn các cổng vào ra tĩnh của thanh ghi sẽ bao quát được đa số lỗi của thiết kế.



Hình 1.2: Mô hình mạch trải phẳng (Unfolded circuit model)

Kết quả kiểm thử trên mô hình trải phẳng sẽ được sử dụng bởi các thiết bị kiểm thử tự động (ATE) để kiểm tra mạch thực tế. Đoạn mã Verilog mô phỏng môi trường kiểm thử này được gọi là một "virtual tester" (thiết bị kiểm thử ảo).

1.4.3. Tính kiểm thử của Mạch Tổ Hợp (Testability of Combinational Circuits)

Các mạch tổ hợp cũng hưởng lợi từ DFT. Bằng cách chèn thêm phần cứng, số lượng vector kiểm thử có thể giảm xuống hoặc độ phủ lỗi được tăng lên.

Mô hình lỗi logic (Logic Fault Models) Để làm rõ tại sao cần nâng cao tính kiểm thử và áp dụng các kỹ thuật như SCAN (Quét) sau này, ta cần định nghĩa các mô hình lỗi cơ bản có thể xảy ra trong quá trình sản xuất vi mạch:


- **Lỗi kẹt (Stuck-at Faults):** Đây là loại lỗi phổ biến nhất. Một đường tín hiệu/node logic bị "kẹt" cố định ở mức logic 0 (Stuck-at-0) hoặc mức logic 1 (Stuck-at-1), bất kể giá trị kích thích đầu vào thay đổi ra sao.
- **Lỗi trễ (Transition/Delay Faults):** Lỗi không phải về mức logic tĩnh mà là về mặt thời gian. Khối logic chuyển đổi trạng thái quá chậm khi đi từ 0 lên 1 (Slow-to-Rise) hoặc từ 1 xuống 0 (Slow-to-Fall), không đáp ứng được yêu cầu về chu kỳ xung nhịp.
- **Lỗi chập (Bridging Faults):** Xảy ra khi hai hoặc nhiều đường dây tín hiệu vốn độc lập lại vô tình bị ngắn mạch (shorted) với nhau do sai sót trong quá trình gia công vật lý.

Trong mạch tuần tự, các trạng thái lưu trữ nội bộ (ẩn trong Flip-flops) khiến việc thiết lập trạng thái và quan sát đầu ra để phát hiện các lỗi trên trở nên vô

cùng khó khăn. Đó là lý do căn bản thúc đẩy sự ra đời của kỹ thuật SCAN Design (Thiết kế Quét).

1.5. Chèn Tính Kiểm Thử (Testability Insertion)

Chỉ cần thêm một bộ dẫn tín hiệu, hay một chân input/output, ta đã biến mạch trở nên dễ kiểm thử hơn. Mục này sẽ đề cập đến các lựa chọn cấu trúc phần cứng giúp kiểm thử mạch qua việc điều khiển và quan sát các node.



Hình 1.3: Kỹ thuật kiểm thử cơ bản: khả năng quan sát và điều khiển (Basic testability techniques)

1.5.1. Cải thiện Khả năng Quan sát (Improving Observability)

Cải thiện khả năng quan sát giúp hiệu ứng lỗi dễ dàng truyền ra ngoài qua các chân đầu ra sơ cấp thay vì bị kẹt trong mạch. Theo tính toán quan sát (như SCOAP), các đường tín hiệu có độ quan sát thấp nên được nối ra chân ngoài hoặc đưa qua các kỹ thuật như kéo đầu ra flip-flop trạng thái ra thẳng chân output chính. Trong thiết kế ở mức RTL, các đường cờ điều khiển từ controller sang datapath là những vị trí lý tưởng để quan sát. Trạng thái của multiplexer select, register load, count tín hiệu, v.v. cũng rất phù hợp.


	J-frontier	D-frontier	a	b	c	d	e	f	l_1	l_2	l_3	l_4	l_5	l_6	l_7	l_8	l_9	l_{10}	l_{11}	l_{12}	l_{13}	l_{14}	l_{15}	w	
0:			x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x
1:		FO1	x	x	x	1	X	x	x	x	x	1	X	x	x	D	x	x	x	x	x	x	x	x	x
2:		FO1 G4 G5	x	x	x	1	X	x	x	x	x	1	X	x	x	D	D	D	x	x	x	x	x	x	x
3:		G4 G5 G6	x	x	1	1	X	x	x	x	1	1	X	x	x	D	D	D	x	D	x	x	x	x	x
4:		G5 G6 G7	x	x	1	1	X	0	x	x	1	1	X	0	x	D	D	D	x	D	x	D	x	x	x
5:	G3	G6 G7	x	x	1	1	X	0	x	x	1	1	X	0	x	D	D	D	0	D	D	D	x	x	x
6:	G3	G7	x	x	1	1	X	0	x	x	1	1	X	0	x	D	D	D	0	D	D	D	D	D	D
7:	G3 G1		x	X	1	1	X	0	X	X	1	1	X	0	0	D	D	D	0	D	D	D	D	D	D
8:	G4		1	X	1	1	X	0	1	X	1	1	X	0	0	D	D	D	0	D	D	D	D	D	D

Hình 1.4: Cách thêm khả năng điều khiển (Adding controllability)

1.5.2. Cải thiện Khả năng Điều khiển (Improving Controllability)

Để tạo tính kiểm thử cho các khối tổ hợp sâu bên trong, ta có thể dùng phần cứng can thiệp vào đường tín hiệu giữa 2 khối logic. Có nhiều kỹ thuật chèn:

- **0-insertion:** Ép một đường dây mang giá trị 0 bằng cấu trúc cổng logic và một chân test.
- **1-insertion:** Ép một đường dây mang giá trị 1 bằng cấu trúc OR gate.
- **0 and 1-insertion:** Cho phép điều khiển chèn cả giá trị 0 lẫn 1 thông qua cấu trúc phức hợp.
- **Test Data Multiplexing (Chèn dữ liệu kiểm thử):** Dùng bộ dồn kênh (MUX) điều khiển bởi tín hiệu NbarT. Khi NbarT = 0, mạch ở chế độ thường. Khi NbarT = 1, tín hiệu kiểm thử từ input ngoài sẽ được đưa thẳng vào ngõ vào của khối logic cần kiểm tra.




Hình 1.5: Đặt mạch vào trạng thái mong muốn (Put circuit into any desired state)


1.5.3. Chia sẻ Chân Quan sát và Chân Điều khiển

Việc thêm quá nhiều chân đầu ra hoặc đầu vào sơ cấp là không thực tế. Do đó, mạch sử dụng Multiplexer để dồn nhiều node quan sát vào một chân output

duy nhất (cần $\log_2 n$ chân chọn select). Tương tự, một bộ Demultiplexer có thể được dùng để luân phiên điều khiển nhiều đường dây khác nhau (Test point) chỉ với một cổng đầu vào, tiết kiệm n chân kiểm thử.



Hình 1.6: Kết nối nhiều điểm qua Multiplexer (Multiplexing)



Hình 1.7: Dùng Demultiplexer/decoder để giảm số chân (reduce pins for control)


Để tiết kiệm chân select của MUX/DEMUX hơn nữa, một bộ đếm (Counter) có thể được tích hợp trong chip. Chỉ cần cấp xung nhịp cho Counter, nó sẽ tự đếm vòng và chọn các node tương ứng, đổi lấy thời gian kiểm thử dài hơn nhưng không tốn diện tích chân chip.

```
Backtrace to PI; -- Find the best path to PI
Start with objective line value;
While line is not a PI
  If all gate inputs must be set (i.e., non-controlling values)
    Take the hardest to satisfy;
  Else if only one gate input is to be set (i.e., controlling)
    Take the easiest to satisfy;
  End if;
End while;

Easiest: Closer to input, better controllability, etc
Hardest: Farther from inputs, lower controllability, etc


Easiest: If it is satisfied, objective is met;
Hardest: If the objective is not to be satisfied we know sooner;
```

Hình 1.8: Chia sẻ phần cứng chèn trị 1 (Sharing 1-insertion hardware)




Hình 1.9: Chia sẻ phần cứng nạp dữ liệu kiểm thử (Sharing test data insertion hardware)


1.5.4. Điều khiển và Quan sát Đồng thời (Simultaneous Control and Observation)



Hình 1.10: Điều khiển đồng thời các bit của Bus (Simultaneous control of bits of buses)




Hình 1.11: Sử dụng Shift-register để điều khiển đồng thời (Shift-register for simultaneous control)




Hình 1.12: Sử dụng thanh ghi dịch để thu thập đồng thời (Using a shift-register for simultaneous collection)

Để điều khiển các tín hiệu đồng thời với số chân hạn chế, kỹ thuật thanh ghi dịch (Shift Register) được áp dụng để tải nối tiếp dữ liệu sau đó xuất song song vào các điểm kiểm thử. Tương tự đối với thu thập đầu ra: thu song song và dịch nối tiếp ra ngoài.

Isolated Serial Scan kết hợp hai thao tác trên vào chung một thanh ghi dịch. Thanh ghi này cô lập khỏi luồng điều khiển chính qua tín hiệu phân vùng $\overline{\text{NbarT}}$, vừa dịch dữ liệu kiểm thử vào, vừa nhận phản hồi và dịch ra trong suốt một số chu kỳ kiểm thử.



Hình 1.13: Quét nối tiếp cô lập (Isolated Serial Scan)



Hình 1.14: Thanh ghi dịch cho Isolated Serial Scan

Listing 1: Mã giả Verilog cho hệ thống Isolated Serial Scan (Shift-register)

```

module shiftreg #(parameter size = 4) (
    input [size-1:0] parin,
    input TestClock, SerialTestDataIn,
    input [1:0] TestMode,
    output SerialTestDataOut,
    output reg [size-1:0] parout
);
    always @(posedge TestClock) begin
        case (TestMode)
            0: parout <= parout;
        endcase
    end
endmodule


```



```

1: parout <= {SerialTestDataIn, parout[size-1:1]}; //
   Shift mode
2: parout <= parin; // Parallel load
3: parout <= 0;    // Reset
endcase
end
assign SerialTestDataOut = parout[0];
endmodule

```



Hình 1.15: Thiết bị thử nghiệm ảo cho Isolated Serial Scan (Virtual tester)

1.5.5. Khái niệm cơ bản về Thiết kế Quét (Basic concept of SCAN design)

Như đã nhận thấy ở phần quét nối tiếp cô lập, ý tưởng cốt lõi của Thiết kế Quét (SCAN Design) là thay thế tất cả (hoặc một phần) các bộ nhớ Flip-Flop nội tại trong chip bằng các Scan Flip-Flop (SFF) và kết nối chúng thành các thanh ghi dịch nối tiếp (Shift Register) hay còn gọi là chuỗi quét (Scan Chain).

Mạch sẽ hoạt động qua hai chế độ song song được khai thác:


- **Chế độ thường (Normal Mode):** Các Flip-Flop đóng vai trò thu thập tín hiệu logic từ mạch và lưu trạng thái bình thường phục vụ chức năng hệ thống.
- **Chế độ quét (Shift/Scan Mode):** Các Flip-Flop tạm thời gạt bỏ luồng dữ liệu thông thường để liên kết thành dây chuyền dịch. Việc này cho phép thiết bị kiểm thử bên ngoài (ATE) trực tiếp dịch (Shift) chuỗi dữ liệu đầu vào (Controllability) hoặc đẩy toàn bộ trạng thái hiện hữu đang được chụp trích ra ngoài nhằm phân tích (Observability).

Công cụ tự động hóa (SCAN Tools) Quá trình nâng cấp từ hệ thống thường sang hệ thống thiết kế SCAN (ví dụ như thay loại Flip-Flop, định tuyến xung nhịp Scan Clock hay kết nối chân tín hiệu Scan Enable) được thực hiện hoàn toàn tự động bởi các phần mềm phân tích hiện đại. Các công cụ EDA (Electronic Design

Automation) phổ biến như Synopsys DFT Compiler hay Mentor Tessent cho phép kỹ sư cấu hình luật vận hành, tự động đánh giá và tối ưu hóa diện tích/hiệu suất (Overhead Rules) mà không cần cấu trúc mạch thủ công phức tạp.


1.6. Kỹ thuật Full Scan DFT (Full Scan DFT Technique)

Với kiến thức nền từ Phần 7.2, ta tiến tới thảo luận các tiêu chuẩn thực hành DFT phổ biến nhất, đó là quét toàn phần (Full scan). Kỹ thuật này có ý tưởng tương tự với "Isolated serial scan" nhưng giúp giải quyết vấn đề bằng cách tích hợp luôn thành ghi dịch vào trực tiếp các flip-flop trạng thái của mạch (state flip-flops). Việc này vừa giảm tối đa chi phí phần cứng cổng kênh, vừa biến CUT (mạch cần kiểm thử) trên nền tảng tuần tự trở thành một mạch hoàn toàn mang tính tổ hợp (combinational circuit).




Hình 1.16: Kỹ thuật Full scan DFT (Full scan DFT technique)

1.6.1. Chèn Full Scan (Full Scan Insertion)



Hình 1.17: Chèn Scan (Scan insertion)



Hình 1.18: Thanh ghi phản hồi mô hình Huffman có thể kiểm thử

Thanh ghi Scan Để chèn scan, ta bắt đầu với mô hình tuần tự của Huffman. Quá trình Full scan biến các phần cứng của mô hình thay đổi. Phần thanh ghi của mô hình Huffman lúc này bao gồm cả chế độ dịch nối tiếp tín hiệu đầu vào STD_I (Serial Test Data In) vào trong thanh ghi dịch, và luân phiên nạp dữ liệu song song ở chế độ bình thường. Trong chế độ kiểm thử, NbarT bằng 1, thanh ghi trở thành thanh ghi dịch. Ở chế độ bình thường, NbarT bằng 0 và giá trị trạng thái kế tiếp (ns) được nạp vào trạng thái hiện tại (ps).

Listing 2: Mô hình thanh ghi phản hồi thử nghiệm kiểu Huffman

```

module FBRegister #(parameter size = 4) (
    input [size-1:0] ns,
    input STDI, Clock, NbarT, Reset,
    output STDO,
    output reg [size-1:0] ps
);
    always @(posedge Clock) begin
        if (Reset == 1'b0) begin
            if (NbarT == 1'b0) ps <= ns;
            else ps <= {STDI, ps[size-1:1]}; // ếCh độ Shift
        end
        else
            ps <= 0;
        end
        assign STDO = ps[0] ;
    endmodule


```

Quy trình kiểm thử Quy trình chỉ liên quan đến phần tổ hợp. Cấu trúc thử nghiệm tạo đầu vào giả (PPI) ở ps và đầu ra giả (PPO) ở ns. Với chế độ thử nghiệm


($\overline{\text{NbarT}}=1$), dữ liệu được dịch dần vào trong thanh ghi. Sau khi dịch xong toàn bộ bit, phần thứ nhất của dữ liệu đã sẵn sàng trên chân vào ps. Phần thứ hai của dữ liệu kiểm thử được đặt lên các pin vật lý (PI). Mạch tổ hợp sẽ truyền giá trị qua và đưa ra thiết bị phân tích lưu trữ. Sau đó, ta tắt mạch về chế độ thường ($\overline{\text{NbarT}}=0$), và cấp duy nhất 1 nhịp đồng hồ, đẩy ns vào thanh ghi song song. Bước cuối cùng, PPO được dịch ra đồng thời với chu trình nạp mới của Test.

1.6.2. Cấu trúc Flip-flop (Flip-flop Structures)


Ở trên ta đã mô phỏng một thanh ghi scan với $\overline{\text{NbarT}}$. Có những cấu trúc giúp tiết kiệm độ trễ hoặc cổng logic hơn trên thực tế.




Hình 1.19: Chốt cơ bản (Basic latch)



Hình 1.20: Chốt loại D (D-latch)




Hình 1.21: Chốt CMOS (CMOS latches)




Hình 1.22: D-type flip-flop

Dữ liệu kiểm thử dồn kênh (Multiplexed Test Data) Flip-flop kèm bộ phận Multiplexer dùng NbarT để chọn lựa: khi 0 thì thu DataIn, khi 1 thì thu nối tiếp SerialIn. Đầu ra bị đảo dồn thành thao tác Reset. Dưới đây là mã Verilog của phần tử cực kì phổ biến này:



Hình 1.23: Phần tử quét dồn kênh (Multiplexed scan element)



Hình 1.24: Thanh ghi quét với các flip-flop dồn kênh

Listing 3: Cấu trúc Muxed Scan Flip-Flop (Hình 7.25)

```


module MuxedFF (
    input NbarT, Reset, DataIn, SerialIn, Clock,
    output reg OutFF
);
    always @(negedge Clock) begin
        if (Reset) OutFF <= 1'b0;
        else OutFF <= ~NbarT ? DataIn : SerialIn;
    end
endmodule

```

Vấn đề với thiết kế này là trễ logic tăng lên vì tín hiệu bị chèn ép qua Multiplexer ngay cửa ngõ D của Flip-flop, khiến tốc độ mạch tổng thể bị chậm đi ở chế độ hoạt

động bình thường.

Hệ thống xung nhịp kép (Dual Clocking) Vì delay của test chỉ cần qua shift-register ngắn ngủi mà không cần qua mạch tổ hợp phức tạp, ta có thể đổi sử dụng một Clock cực nhanh riêng biệt cho thao tác test data (TestClock). Flip-flop với Dual Clock sử dụng logic OR để trộn DataClock và TestClock. Dù linh hoạt nhưng mạch này dễ bị hiện tượng hazard tại chân D của flip-flop.




Hình 1.25: Scan flip-flop với xung nhịp kép (Dual clocking)


Listing 4: Dual Clock Scan Flip-Flop (Hình 7.27)

```
module DualClockFF (  
    input DataIn, DataClock, SerialIn, TestClock,  
    output reg OutFF  
);  
    wire Clock = DataClock | TestClock;  
    always @(negedge Clock) begin  
        if (DataClock) OutFF <= DataIn;  
        else if (TestClock) OutFF <= SerialIn;  
    end  
endmodule
```



Flip-flop Hai Cổng (Two-port Flip-flops) Để không làm trễ phần cổng D mà vẫn tách xung nhịp, cấu trúc 2 port với LSSD (Level Sensitive Scan Design - thiết kế rất nổi tiếng từ IBM) bao gồm 2 latch (master/slave). Việc đọc song song dùng **ClockA** và **ClockB**, còn chế độ kiểm thử thì dùng luân phiên **ClockC** và **ClockB**.



Hình 1.26: *Flip-flop hai cổng ba xung nhịp*



Hình 1.27: *Định thời flip-flop hai cổng*




Hình 1.28: *Thiết kế LSSD*


1.6.3. Thiết kế và Kiểm thử Full Scan (Full Scan Design and Test)

Toàn bộ quá trình chuẩn bị cấu trúc full scan từ RTL tới tester ảo bao gồm 7 bước. Lấy ví dụ mạch đếm Residue-5 (được nhắc ở các chương trước) được thiết kế bằng mô hình tuần tự:


1. **Thiết kế và Giám định (Design Validation):** Đảm bảo chức năng gốc chạy hoàn hảo trên testbench (testbench migration).
2. **Tổng hợp sơ đồ Netlist:** Mã Verilog RTL biên dịch thành một loạt cổng AND, OR thông qua tổng hợp FPGA thành netlist chuẩn (với output `out_0`, `out_1`, ...). Tín hiệu clock cấp cho hệ logic flip-flop DFF.
3. **Trải phẳng (Unfolding):** Cắt đứt thanh ghi phản hồi. Đảo cực nối mạch để input của DFF chuyển thành Pseudo Primary Output (PPO) và output của DFF thành Pseudo Primary Input (PPI). Hệ tuần tự lúc này vỡ thành hệ tổ hợp.
4. **Khởi chạy Phần mềm tạo thử nghiệm tổ hợp (Combinational TPG):** Do hệ đã hóa tổ hợp, chạy Tool để sinh vectơ test. Ví dụ: Tool tìm ra 104 lỗi, tạo 26 mẫu test vector hoàn hảo bao phủ 100% (Fault coverage = 100%). Nếu chạy tuần tự với độ khó cũ, độ bao phủ chỉ được 82.4%.
5. **Chèn mạch Scan thật (Scan Insertion):** Bắt đầu nối tiếp chân xuất nối tiếp (So) sang ngõ vô tín hiệu lối tiếp của tầng kia bằng các Si và điều khiển chung bởi cờ NbarT.
6. **Xây dựng bộ kiểm thử ảo (Virtual Tester):** Một "Automated test equipment - ATE" thông qua phần mềm Testbench đọc từ mô-đun tệp dữ liệu test (test data file). Đồng thời tự chèn những lỗi ngẫu nhiên trong phần code để xem chuỗi 26 vectors này có tóm gọn được mớ lỗi đó hay không.




Hình 1.29: Netlist residue5 sau tổng hợp (Postsynthesis)



Hình 1.30: Netlist residue5 trải phẳng (Unfolded)



Hình 1.31: Chèn chuỗi quét (Scan chain) cho residue5



Hình 1.32: Virtual tester cho phần full scan Residue-5


Listing 5: Trích xuất chương trình Virtual Tester chèn lỗi kiểm thử scan chain

```
module Tester;
    res5_ScanInserted FUT(clk, reset, PI, PO, NbarT, si, so);
    always #10 clk = ~clk;
    initial begin
        while( !$feof(faultFile)) begin
```

```

        status = $fscanf (faultFile,"%s%s@%b\n",wireName,
            stuckAtVal);
        $InjectFault (wireName, stuckAtVal); // ảGi ập ỗli
        global_reset = 1'b1; reset = 1'b1; #1;
        global_reset = 1'b0; reset = 1'b0;
        while(((!$feof(testFile))&&(!detected) ) begin
            // ảTi vector, ếtìn trình đọc và kích ảhot test
        end
        if(detected == 0) $display ("NOT DETECTED = %s%s@%b",
            wireName, stuckAtVal);
        $RemoveFault(wireName); // ựPhc ồhi sau ểkim tra
    end
    $stop;
end
endmodule

```




Hình 1.33: Ứp dụng kiểm thử và thu thập phản hồi (Test application and response collection)

1.7. Quét đa luồng (Multiple Scan)

Mặc dù kỹ thuật quét chuỗi đơn (Single Scan Chain) giúp toàn bộ chip trở thành tổ hợp và sinh mẫu kiểm tra tự động dễ dàng với độ phủ đạt 100%, nhưng nó gặp hạn chế đáng kể ở thời gian kiểm thử do việc nạp/xuất nối tiếp (Shift-in/Shift-out) diễn ra rất lâu qua một chuỗi quét dài.

1.7.1. Thiết kế Quét Toàn bộ (Full Scan Design)



Hình 1.34: Chuỗi quét đa luồng song song (Multiple parallel scan chains)

Thời gian cho một lần kiểm thử với số lượng flip-flop là N_{FF} có chu kỳ là $N_{FF} + 1$. Tổng thời gian kiểm tra cho N_{Test} vector sẽ là:

$$T_{test} = N_{Test} \times (N_{FF} + 1) + N_{FF}$$

1.7.2. Thiết kế Quét qua Thanh ghi Bóng (Shadow Register DFT)

Shadow Register là một dạng thiết kế lưu trữ song song cực kỳ thông minh trong việc giảm độ trễ (delay) hoặc phục vụ quá trình Capture lại trạng thái hệ thống mà không làm gián đoạn luồng dữ liệu (Data Path).

Một thanh ghi "Bóng"(Shadow) được đặt sát các Master-FF của hệ thống. Trong quá trình Normal Mode, dữ liệu chạy mượt mà không vướng MUX. Khi có xung nhịp TestClock chuyên biệt, hệ thống "chụp" toàn bộ trạng thái Master-FF đẩy vào Shadow Register để chuẩn bị dịch ra ngoài theo chuỗi Serial (Observability). Kỹ thuật này đổi lấy diện tích Gated to hơn nhưng Performance tăng lên cực đại.

1.7.3. Phương pháp Quét Cục bộ (Partial Scan Methods)

Chèn 100% Flip-Flop nội bộ (Full Scan) thường gây lãng phí từ 10% – 20% tài nguyên Area/Power của Chip. Để cân bằng (Tradeoff), kỹ thuật Partial Scan chỉ lựa chọn chọn lọc (Selective Insertion) những Flip-flop khó quan sát nhất, hay bề gây một cách tinh tế các vòng lặp phản hồi logic búa để kết lại thành Scan Chain ngắn gọn. Phương pháp này đòi hỏi công cụ ATPG phải có khả năng xử lý Test Pattern phức tạp hơn trên các phần mạch rải rác.


1.7.4. Thiết kế Quét Đa luồng (Multiple Scan Design)

Sự trả giá quá lớn cho thời gian của Single Scan dẫn đến nguyên lý đa chuỗi (Multiple Scans). Hệ thống sẽ tách chuỗi dài ra thành thành k nhánh nhỏ chạy song song với nhau. Do đó, mỗi nhánh sẽ có độ dài $N'_{FF} = \lceil N_{FF}/k \rceil$. Thời gian kiểm tra nay giảm đi k lần, chỉ còn:

$$T_{test_multiple} = N_{Test} \times (N'_{FF} + 1) + N'_{FF}$$


Ví dụ với vi xử lý nhỏ (CPU Adding Machine), chia ra 3 luồng riêng rẽ:

1. **Chuỗi 1: Instruction Register (IR):** ir_Si $\rightarrow$ ir_So (8 Flip-flops)
2. **Chuỗi 2: Accumulator (AC):** ac_Si $\rightarrow$ ac_So (8 Flip-flops)
3. **Chuỗi 3: Program Counter (PC):** pc_Si $\rightarrow$ cntrl_So (8 Flip-flops)



Hình 1.35: Kết nối đa chuỗi quét song song cho cỗ máy cộng Adding Machine

Việc sử dụng 3 cụm quét song song yêu cầu 3 chân lấy tín hiệu vào nối tiếp (Si), 3 chân xuất (So), và một chân NbarT điều khiển chế độ dung chung. Tester phải tách mảng data test ra 3 chùm (mỗi chùm 8 bits) và đẩy vào *ir_Si*, *ac_Si*, *pc_Si* song song trên từng clock cạnh nhịp. Tương tự, bộ thu nhận mẫu từ 3 cổng xuất (*ir_So*, *ac_So*, *cntrl_So*) cần phân tích dữ liệu gộp mảng theo đúng thứ tự rồi đem so sánh với kỳ vọng. Khối lệnh nạp dữ liệu cũng giảm số lần lặp đi từ 24 chu kỳ xuống 8 chu kỳ.



Hình 1.36: Trình kiểm thử ảo Full scan cho Adding Machine

1.7.5. Các Thiết Kế Quét Khác (*Other Scan Designs*)

Bên cạnh cấu trúc Shift-register Chain, mảng vi mạch đặc biệt yêu cầu các hệ kiến trúc khác:

- **Random Access Scan (Quét Truy Cập Ngẫu Nhiên):** Xây dựng mảng Flip-Flop y hệt kiến trúc SRAM tĩnh bằng bộ MUX ma trận. Cho phép kích hoạt riêng lẻ bất cứ Flip-flop trạng thái nào thông qua địa chỉ (Address Decoder) mà không cần phải shift tốn hàng ngàn chu kỳ.

1.8. Thiết kế Scan góc độ RTL (RT Level Scan Design)

Thiết kế kiến trúc quét sau sơ đồ cổng logic (Gate-level) là cách tiếp cận Bottom-up. Điểm mù là Tool không hiểu được vai trò khái quát của từng khối mạch chức năng (FSM, Datapath...), dẫn đến chèn mù quá rộng và cổng kênh. Việc chèn kiểm thử từ cấp độ chuyển giao thanh ghi (RTL - Top-Down) đem lại tối ưu hóa diện tích cực trị.

1.8.1. Quét Toàn phần cho Thiết kế RTL (RTL Design Full Scan)

Cũng giống như Gate-level phân mảnh các thanh ghi phản hồi bằng Unfolding, phương pháp này ép mọi đối tượng phần cứng (Register Files, Program Counters, ALUs) trong cấu trúc RTL vào một chuỗi nối mạch Full Scan duy nhất.

1.8.2. Quét Đa luồng cho Thiết kế RTL (RTL Design Multiple Scan)

Ở quy mô RTL, lập trình viên có thể chỉ định phần khối chức năng nào cần có scan chain riêng biệt. Các mô-đun riêng lẻ (Datapath, Controller, Register File) được liên kết thành các chuỗi quét đa luồng (Multiple Scans). Khi kiểm thử cấu trúc Datapath chẳng hạn, ta có thể tái sử dụng Controller hoặc thanh ghi không ở trạng thái scan để cung cấp dữ liệu nền ổn định, tránh xung đột về tài nguyên hay nhiễu giao thức kiểm thử.

1.8.3. Các thiết kế Quét Phân vùng cho RTL (Scan Designs for RTL)

Quy hoạch quét trên RTL cho phép loại trừ (hoặc bỏ qua) các mảng cấu thành kém quan trọng để tập trung cho Data Path tốn tài nguyên nhất (thay vì chèn quét thừa thãi). Việc áp dụng quy trình Partial Scan chọn lọc tinh hoa này giúp tiết kiệm Logic Mux-DFF tới 10 – 15% so với quét toàn tính Full Scan ở tầng Gate-level.

1.8.4. Kiểm thử Dòng Rò (IDDQ Test)

Kiểm thử IDDQ là một phương pháp kiểm thử quan trọng, thường được áp dụng phân tích ngay từ mức RTL hoặc Gate-level để phát hiện lỗi dựa trên mức dòng điện rò. Khái niệm **IDDQ** xuất phát từ thuật ngữ dòng điện **IDD** (cấp nguồn) và trạng thái **Quiescent** (tức thời ổn định).

Mạch CMOS thông thường ở trạng thái ổn định chỉ tiêu thụ lượng dòng tĩnh cực kỳ nhỏ (cỡ nano-Ampe). Tuy nhiên, nếu bị lỗi gia công vật lý như chập/ngắn mạch rò bên trong (Gate oxide breakdown, Bridging faults), đường dẫn điện sẽ nối trút từ VDD xuống GND tạo thành dòng rò lớn khiến ngưỡng tiêu thụ vọt lên mức mili-Ampe.

Kiểm thử IDDQ có những đặc quyền phát hiện sâu sắc mà vector kiểm thử logic 1/0 đôi khi bỏ sót, đồng thời cung cấp độ phủ quan sát (Observability) cực tốt vì dòng điện tổn hao phản ánh trên toàn vi mạch. Tuy nhiên, thách thức lớn ở các tiến trình công nghệ sâu (Deep Sub-Micron) là dòng rò tự nhiên cũng tăng cao, buộc IDDQ phải kết hợp cùng các tham số lọc tĩnh vi để nhận định.

1.9. Tóm lược (Summary)

Các kỹ thuật DFT chuyển đổi mạch từ cấu trúc hộp đen hoặc mô hình trạng thái (State Machine, Huffman Model) phức tạp thành luồng mạch tổ hợp thuần túy để thực thi việc sinh mẫu kiểm tra (ATP Generation).

Trong thực tế, quy trình chèn quét scan được vận hành theo các bước:

1. Chạy sơ đồ chức năng (RTL);
2. Nhanh chóng đưa chuỗi (Partial hoặc Full Scan) qua công cụ tổng hợp;
3. Cắt gãy vòng phản hồi (Break Feedback Loop) thông qua Unfolding;
4. Nạp tổ hợp MUX-DFF (Dùng NbarT chuyển chế độ);
5. Tạo Testbench hoặc bộ kiểm thử Virtual Tester bằng Verilog;
6. Nén và chạy tối giản chuỗi Test Vector thông qua các kỹ thuật Test Compaction tiên tiến nhất. Tối ưu thời gian là bài toán chi phí (Tradeoff) giữa số chân I/O vật lý trên bo mạch (Package pins) và số Clock Cycle thực tế mỗi khi kích hoạt kiểm duyệt chip.

TÀI LIỆU THAM KHẢO

1. **Michael L. Bushnell, Vishwani D. Agrawal**, *Essentials of Electronic Testing for Digital, Memory and Mixed-Signal VLSI Circuits*, Springer, 2000.
Chương 7: Design for Testability.
2. **Laung-Terng Wang, Cheng-Wen Wu, Xiaoqing Wen**, *VLSI Test Principles and Architectures: Design for Testability*, Morgan Kaufmann, 2006.
3. **Synopsys, Inc.**, *DFT Compiler User Guide*, Synopsys Documentation.