1、Data Path 和 Control Path 结构图

MIPS 指令集中每条指令都可以在五个时钟周期内实现。

IF: Instruction fetch cycle

将程序计数器(PC)发送到存储器,从存储器提取当前指令。向程序计数器加4(因为每条指令的长度为4个字节),将程序计数器更新到下一个连续程序计数器。

ID: Instruction decode/register fetch cycle

对指令进行译码,并从寄存器堆中读取与寄存器源说明符相对应的寄存器。 在读取寄存器时对其进行相等测试,以确定是否为分支。必要时,对指令的偏移 量字段进行符号扩展。符号扩展后的偏移量添加到所实现的程序计数器上,计算 出可能的分支目标地址。由于一个指令的立即数部分也位于同一位置,所以在需 要符号扩展立即数时,也是在这一周期计算的。

EX: Execution/effective address cycle

ALU 对上一周期准备的操作数进行操作,根据指令类型执行三条指令之一。存储器引用—ALU 将基址寄存器和偏移量加到一起,形成有效地址。寄存器寄存器—ALU 指令—ALU 对读自寄存器堆的值执行由 ALU 操作码指定的操作。

寄存器-立即数 ALU 指令—ALU 对读自寄存器堆的第一个值和符号扩展立即数执行由 ALU 操作码指定的操作。


MEM: Memory access

如果该指令是一条载入指令,则使用上一周期计算的有效地址从存储器中读取数据。如果是一条存储指令,则使用有效地址将从寄存器堆的第二个寄存器读取的数据写入存储器。

WB: Write-back cycle

将结果写人寄存器堆, 无论是来自寄存器系统(对于载入指令), 还是来自ALU(对于 ALU 指令)。

分支冒险在 ID 阶段进行判断,因此可能会造成数据冒险。




各阶段数据通路


stage		Instruction			
IF	IF/IF.IR ← Mem[PC];				
••	IF/ID.NPC.PC ← (if ((EX/MEM.opcode == branch) &				
	EX/MEM.cond){EX/MEM.ALUOutput} else {PC+4});				
ID	ID/EX.A←Regs[IF/ID.IR[rs]]; 10/EX.B ←Regs[IF/ID.IR[rt]];				
טו	ID/EX.NPC←IF/ID.NPC; ID/EX.IR ←1F/ID.IR;				
		D/EX.Imm sign-extend(IF/ID. IR[immediate fie1d]);			
	ALU instruction	Load or store instruction	Branch instruction		
EX	EX/MEM.IR←ID/EX.IR;	EX/MEM.IR to 1D/EX.IR	EX/MEM.ALUOutput←		
	Ex/MEM.	EX/MEM. ALUOutput←	1D/EX.NPC +		
	ALUOutput←_	ID/EX.A + 1D/EX. lm;	(ID/EX.Imm<<2);		
	1D/EX.A func 10/EX.B;		EX/MEM.cond←		
	or		(ID/EX.A == 0);		
	Ex/MEM. ALUOutput←				
	ID/EX.A op 1ID/EX. lm;				
MEM	MEM/NB.IR←EX/MEM.	MEM/NB.IR_←EX/MEN.IR;			
	IR;	MEM/HB.LMD t -			
	MEM/WB.	Mem[EX/MEM.			
	ALUOutput←	ALUOutput];			
	EX/MEM.ALUOutput;	or			
		Mem[EX/MEM.			
		ALUOutput]←			
		Ex/MEM.B;			
WB	Regs[MEM/WB.	For load only:			


IR[rd]←	Regs [MEM/WB. IR[rt]]←	
MEM/WB. ALUOutput;	MEM/NB. LMD;	
or		
Regs		
[MEM/WB.IR[rt]]←		
MEM/WB. ALUOutput;		


2、verilog 源码


见附件




















3、AES 汇编程序仿真结果

System CLK Period = 10ns , Freq = 100MHz

由产生最终密文 39 25 84 1d 02 dc 09 fb dc 11 85 97 19 6a 0b 32 的用时推知,AES加密运算时钟周期数 = 4851



图 modelsim

4、时延、资源情况




图 project summary




图 timing




图 hold



图 setup




图 CLK