

2022 年湖北第二师范学院计算机科学与技术专业《计算机组成原理》

科目期末试卷 A（有答案）

一、选择题

1、有如下 C 语言程序段：

```
for (k=0 ; k<1000 ; k++ )
```

```
a[k]=a[k]+32 ;
```

若数组 a 及变量 k 均为 int 型，int 型数据占 4B，数据 Cache 采用直接映射方式、数据区大小为 1KB，块大小位 16B，该程序段执行前 Cache 为空，则该程序段执行过程中访问数组 a 的 Cache 缺失率约为（ ）。

A.1.25% B.2.5% C.12.5% D.25%

2、在全相联映射、直接映射和组相联映射中，块冲突概率最小的是（ ）。

A.全相联映射 B.直接映射

C.组相联映射 D.不一定

3、下列为 8 位移码机器数 $[x]_{\text{移}}$ ，当求 $[-x]_{\text{移}}$ 时，（ ）将会发生溢出。

A.11111111 B.00000000 C.10000000 D.01111111

4、在 C 语言程序中，下列表达式中值为 True 的有（ ）。

I.123456789= (int) (float) 123456789

II. 123456== (int) (float) 1234561

III. 123456789- (int (double) 123456789

A.仅 I、II B. 仅 I、III C. 仅 II、III D.I 、II、III、

5、某字长为 8 位的计算机中，已知整型变量 x、y 的机器数分别为

$[x]_{\text{补}} = 11110100$, $[y]_{\text{补}} = 10110000$ 。若整型变量 $z = 2x + y/2$, 则 z 的机器数为 () 。

A. 11000000 B. 00100100 C. 10101010 D. 溢出

6、在异步通信方式中, 一个总线传输周期的过程是 () 。

A. 先传送数据, 再传送地址

B. 先传送地址, 再传送数据

C. 只传输数据

D. 无法确定

7、总线的半同步通信方式是 () 。

A. 既不采用时钟信号, 也不采用握手信号

B. 只采用时钟信号, 不采用握手信号

C. 不采用时钟信号, 只采用握手信号

D. 既采用时钟信号, 又采用握手信号

8、假定编译器对高级语言的某条语句可以编译生成两种不同的指令序列, A、B和C三类指令的CPI和执行两种不同序列所含的三类指令条数见下表。则以下结论错误的是 () 。

指令类	CPI	序列一的指令条数	序列二的指令条数
A	1	2	4
B	2	1	1
C	3	2	1

I. 序列一比序列二少1条指令

II. 序列一比序列二的执行速度快

III. 序列一的总时钟周期数比序列二多1个

IV. 序列一的CPI比序列二的CPI大

A.I、II B.I、III C.II、IV D.II

9、() 可区分存储单元中在放的是指令还是数据。

A.存储器 B.运算 C.用户 D.控制器

10、若某设备中断请求的响应和处理时间为 100ns，每 400ns 发出一次中断请求，中断响应所允许的最长延迟时间为 50ns，则在该设备持续工作过程中、CPU 用于该设备的 I/O 时间占整个 CPU 时间的百分比至少是 ()。

A.12.5% B.25% C.37.5% D.50%

11、下列选项中，用于提高 RAID 可靠性的措施有 ()。

I.磁盘镜像

II.条带化

III.奇偶校验

IV.增加 Cache 机制

A.仅 I、II B.仅 I、III C.仅 I、III、IV D.仅 II、III、IV

12、下列不属于微指令结构设计所追求的目标是 ()。

A.提高微程序的执行速度

B.提高微程序设计的灵活性

C.缩短微指令的长度

D.增大控制存储器的容量

13、同步控制是 ()。

A.只适用于 CPU 控制的方式

B.由统一时序信号控制的方式

C.所有指令执行时间都相同的方式

D.不强调统一时序信号控制的方式

14、在下列寻址中，（ ）寻址方式需要先运算再访问主存。

A.立即 B.变址 C.间接 D.直接

15、执行操作的数据不可能来（ ）。

A.寄存器 B.指令本身 C.控制存储器 D.存储器

二、填空题

16、指令寻址的基本方式有两种，_____方式和_____方式。

17、微程序设计技术是利用_____方法设计_____的一门技术。

18、双端口存储器和多模块交叉存储器属于_____存储器结构。前者采用_____技术，后者采用_____技术。

19、2000 年，超级计算机最高浮点运算速度达到每秒_____次，我国的_____号计算机的运算速度达到 3840 亿次，使我国成为_____之后第三个拥有高速计算机的国家。

20、计算机软件一般分为两大类：一类叫_____，另一类叫_____操作系统属于_____类

21、汉字的_____、_____、_____是计算机用于汉字输入、内部处理、输出三种不同用途的编码。

22、计算机软件一般分为两大类：一类叫_____，另一类叫_____操作系统属于_____类。

23、指令格式是指令用_____表示的结构形式，通常格式中由操作码字段和_____字段组成。

24、并行 I/O 接口_____和串行 I/O 接口_____是两个目前最具权威性和发展前景的标准接

25、按 IEEE754 标准，一个浮点数的阶码 E 的值等于指数的_____加上一个固定的

三、名词解释题

26、阶码：

27、微指令：

28、CCD：

29、小数端：

四、简答题

30、一个较完善的指令系统应包括哪几类？

31、简述微程序控制方式的基本思想。它有什么优点和缺点？

32、说明存取周期和存取时间的区别。

33、什么叫指令？什么叫微指令？二者有什么关系？

五、计算题

34、已知计算机的字长为32位，存储器的容量为1MB。如果按字节、半字、字、双字寻址，寻址范围各是多少？

35、某计算机采用5级指令流水线，如果每级执行时间是2ns，求理想情况下该流水线的加速比和吞吐率。

36、某32位计算机，CPU主频为800MHz，Cache命中时的CPI为4，Cache块大小为32B；主存采用8体交叉存储方式，每个体的存储字长为32位、存储周期为40ns；存储器总线宽度为32位，总线时钟频率为200MHz，支持突发传送总线事务。每次读突发传送总线事务的过程包括送首地址和命令、存储器准备数据和传送数据。每次突发传送32B，传送地址或32位数据均需一个总线时钟周期。请回答下列问题，要求给出理由或计算过程。

- 1) CPU和总线的时钟周期各为多少？总线的带宽（即最大数据传输率）为多少？
- 2) Cache缺失时，需要用几个读突发传送总线事务来完成一个主存块的读取？
- 3) 存储器总线完成一次读突发传送总线事务所需的时间是多少？
- 4) 若程序BP执行过程中，共执行了100条指令，平均每条指令需进行1.2次访存，Cache缺失率为5%，不考虑替换等开销，则BP的CPU执行时间是多少？

六、综合题

37、在一个8级中断系统中，硬件中断响应从高到低的优先顺序是：

1→2→3→4→5→6→7→8，设置中断屏蔽寄存器后，中断处理的优先顺序变为1→5→8→3→2→4→6→7。

1) 应如何设置屏蔽码？

2) 如果CPU在执行一个应用程序时有5、6、7级3个中断请求同时到达，中断请求8在6没有处理完以前到达，在处理8时中断请求2又到达CPU，试画出CPU响应这些中断的顺序示意图。

38、设浮点数字长32位，其中阶码部分8位（含1位阶符），尾数部分24位（含1位数符），当阶码的基值分别是2和16时：

1) 说明基值2和16在浮点数中如何表示。


2) 当阶码和尾数均用补码表示，且尾数采用规格化形式时，给出这两种情况下所能表示的最大正数真值和非零最小正数真值。

4) 两种基值情况下，对阶和规格化操作有何不同？

39、假定CPU主频为50MHz，CPI为4。设备D采用异步串行通信方式向主机传送7位ASCII字符，通信规程中有1位奇校验位和1位停止位，从D接收启动命令到字符送入IO端口需要0.5ms。请回答下列问题，要求说明理由。

(1) 每传送一个字符，在异步串行通信线上共需传输多少位？在设备D持续工作过程中，每秒钟最多可向I/O端口送入多少个字符？

(2) 设备D采用中断方式进行输入/输出，示意图如下：



I/O 端口每收到一个字符申请一次中断，中断响应需 10 个时钟周期，中断服务程序共有 20 条指令，其中第 15 条指令启动 D 工作。若 CPU 需从 D 读取 1000 个字符，则完成这一任务所需时间大约是多少个时钟周期？CPU 用于完成这一任务的时间大约是多少个时钟周期？在中断响应阶段 CPU 进行了哪些操作？

一、选择题

1、C

2、A

3、B

4、C

5、A

6、B

7、D

8、D

9、D

10、B、

11、B

12、D

13、B

14、B

15、C

二、填空题

16、字向 位向

17、软件 操作控制器

空间并行 时间并行

19、1 万亿 神威 美国、日本

20、系统程序 应用程序 系统程序

21、输入编码（或输入码） 内码（或机内码） 字模码

22、系统软件 应用软件 系统软件

23、二进制代码 地址码

24、SCSI IEEE1394

25、真值 偏移量

三、名词解释题

26、阶码：

B4 在浮点数据编码中，表示小数点的位置的代码。

27、微指令：

控制器存储的控制代码，分为操作控制部分和顺序控制部分。

28、CCD：

电荷耦合器件，用于图像输入。

29、小数端：

将最低字节存到小地址位置。

四、简答题

30、答：包括：数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、堆栈指令、字符串指令、特权指令等。

1) 微操作命令以为微编码形式变成指令, 并固化在 rom 中 (2) 讲一条指令的操作分为若干个微指令序列, 用微指令程序对应的解释执行; (3) 易于维护, 和修改, 通用性强, 但速度慢;

32、答: 存取周期和存取时间的主要区别是: 存取时间仅为完成一次操作的时间, 而存取周期不仅包含操作时间, 还包含操作后线路的恢复时间。即: 存取周期= 存取时间+ 恢复时间

33、答: 指令, 即指机器指令。每一条指令可以完成一个独立的算术运算或逻辑运算操作。控制部件通过控制线向执行部件发出各种控制命令, 通常把这种控制命令叫做微命令, 而一组实现一定操作功能的微命令的组合, 构成一条微指令。许多条微指令组成的序列构成了微程序, 微程序则完成对指令的解释执行。

五、计算题

34、解: 首先 $1\text{MB}=8\text{Mbit}$ (为了在后面的计算中单位统一) 按字节寻址时, 寻址范围为:

$8\text{Mbit}/8\text{bit}=1\text{MB}$ 。按半字寻址时, 寻址范围为: $8\text{Mbit}/16\text{bit}=512\text{KB}$ 。按字寻址时, 寻址范围为:

$8\text{Mbit}/32\text{bit}=256\text{KB}$ 。按双字寻址时, 寻址范围为: $8\text{Mbit}/64\text{bit}=128\text{KB}$ 。

35、44. 解析: 流水线的加速比指采用流水线技术时指令的执行速度与等效的不采用流水线技术的指令执行速度之比, 理想情况加速比等于流水线的级数。吞吐率指每秒钟能处理的指令数量。本题中计算机采用5级指令流水线, 所以理想情况下加速比等于5。现在每完成一条指令的时间是 2ns , 则最大吞吐率等于 $1/2\text{ns}=5 \times 10^8$ 。

36、解析:

1) CPU的时钟周期为 $1/800\text{MHz}=1.25\text{ns}$ 。

总线的时钟周期为 $1/200\text{MHz}=5\text{ns}$ 。

总线带宽为 $4\text{B} \times 200\text{MHz}=800\text{MB/s}$ 或 $4\text{B}/5\text{ns}=800\text{MB/s}$ 。

2) 因为每次读突发传送32B, 而Cache 块大小恰好是32B, 所以只需要1个读突发传送总线事务来完成一个主存块的读取。

32B 数据传送：用1个总线时钟周期传输地址，即5ns；首先，根据低位交叉存储器的工作原理，数据全部读出需要 $40\text{ns} + (8-1) \times 5\text{ns} = 75\text{ns}$ 。但是，在第40ns 时，数据的读取与传输是可以重叠的，所以只需要加上最后一个体读出的数据的传输时间即可，即5ns。故读突发传送总线事物时间为 $5\text{ns} + 75\text{ns} + 5\text{ns} = 85\text{ns}$ 。

4) BP的CPU执行时间包括Cache 命中时的指令执行时间和Cache 缺失时带来的额外开销。命中时的指令执行时间： $100 \times 4 \times 1.25\text{ns} = 500\text{ns}$ 。指令执行过程中Cache 缺失时的额外开销： $1.2 \times 100 \times 5\% \times 85\text{ns} = 510\text{ns}$ 。可得，BP的CPU执行时间： $500\text{ns} + 510\text{ns} = 1010\text{ns}$ 。


六、综合题

37、解析：

1) 中断屏蔽码见表

序号 中断号	1	2	3	4	5	6	7	8
中断 1	1	1	1	1	1	1	1	1
中断 2	0	1	0	1	0	1	1	0
中断 3	0	1	1	1	0	1	1	0
中断 4	0	0	0	1	0	1	1	0
中断 5	0	1	1	1	1	1	1	1
中断 6	0	0	0	0	0	1	1	0
中断 7	0	0	0	0	0	0	1	0
中断 8	0	1	1	1	0	1	1	1

2) 中断处理示意图如图所示。



5、6、7级中断请求同时到达，CPU按响应优先顺序首先执行中断服务程序⑤，在中断⑤执行完后回到现行程序，再按响应优先顺序先进入中断服务程序④。由于中断请求的处理优先级，高于中断④，因此中断⑤被打断，进入中断服务程序③。当处理中断③的过程中又有一个中断请求②到达，由于②的优先级低于中断8，因此中断服务程序③可继续执行。中断8执行完后回到被打断的中断⑤，但中断③又被中断请求②打断，而进入中断服务程序②。中断②执行完后才回到中断⑤，中断⑤执行完后回到现行程序，再按响应优先顺序进入中断服务程序⑦。中断⑦执行完后回到现行程序，整个中断处理完毕。

38、解析：

- 1) 基值2和16在浮点数中是隐含表示的，并不出现在浮点数中。
- 2) 最大正数，也就是，尾数最大且规格化，阶码最大的数；最小正数，也就是，尾数最小且规格化（t为基值时，尾数的最高 $\log_2 t$ 位不全为0的数为规格化数），阶码最小的数。

当阶码的基值是2时，最大正数：0.1111111 : 0, 11...1，真值是 $(1-2^{-23}) \times 2^{27}$ ；
最小正数：1, 0000000 : 0, 10...0，真值是 2^{-129} 。

当阶码的基值是16时，最大正数：0.111111 : 0, 11...1，真值是 $(1-2^{-23}) \times 16^{127}$ ；
最小正数：1, 0000000 : 0, 0001.0，真值是 16^{-129} 。

3) 在浮点数表示中，基值越大，表示的浮点数范围就越大，所以基值为16的浮点数表示范围大。

4) 对阶时，需要小阶向大阶看齐，若基值为2的浮点数尾数右移一位，阶码加1；
而基值为16的浮点数尾数右移4位，阶码加1。

格式化时，若基值为2的浮点数尾数最高有效位出现0，则需要尾数向末移动一位，
阶码减1；而基值为16的浮点数尾数最高4位有效位全为0时，才需要尾数向左移动，
每移动4位，阶码减1。

39、解析：

(1) 每传送一个ASCII字符，需要传输的位数有1位起始位，7位数据位（ASCII字符占7位）、1位校验位和1位停止位，故总位数位 $1+7+1+1=10$ 。I/O 端口每秒钟最多可接收 $1000/0.5=2000$ 个字符。

(2) 一个字符传送时间包括：设备D将字符送I/O端口的时间、中断响应时间和中断服务程序前15条指令的执行时间。时钟周期为 $1/(50\text{MHz})=20\text{ns}$ ，设备D将字符送I/O端口的时间为 $0.5\text{ms}/20\text{ns}=2.5 \times 10^4$ 个时钟周期。一个字符的传送时间大约 $2.5 \times 10^4 + 10 + 15 \times 4 = 25070$ 个时钟周期。完成1000个字符传送所需时间大约为 $1000 \times 25070 = 25070000$ 个时钟周期。CPU用于该任务的时间大约为 $1000 \times (10 + 24 \times 4) = 9 \times 10^4$ 个时钟周期在中断响应阶段，CPU主要进行以下操作：关中断、保护断点和程序状态、识别中断源。