

同济大学实验报告纸

软件工程专业 22 届 4 班 姓名 胡峻玮 第 组 同组人员

课程名称 计算机组成原理实验 实验名称 数码显示管和加法器实验 实验日期 2023 年 10 月 12 日

[实验目的]

1. 掌握数码显示管的工作方式
2. 学习使用门电路组成半加器和全加器
3. 掌握集成全加器的逻辑功能

[实验设备]

1. TD-DS 实验系统
2. 74LS00 2 输入端四与非门
3. 74LS86 2 输入端四异或门
4. 74LS47 BCD-7 段译码器/驱动器
5. 74LS83 4 位二进制全加器

[实验原理]

译码器分为变量译码和显示译码, 本实验中采用显示译码, 用来将一组二进制编码转换为对应的七段码, 此类译码器有 74LS47 (共阳), 74LS48 (共阴) 等, 本实验采用 74LS47 芯片。共阳极是将公共极 COM 接到 +5V, 当某一段发光二极管的阴极为低电平时, 相应字段就点亮, 当某一段的阴极为高电平时, 相应字段就不亮。其特性是显示亮度高, 耗电高, 耐用性较差。

BCD 码是把十进制数每一位分别写成二进制形式编码, 其优点是保存数值精确度, 免去使计算机作浮点运算的时间, 简化使用十进制数字设备的处理。8421 码是一种常见的 BCD 码, 是有权码, 从左到右每一位的权分别是 $2^3, 2^2, 2^1, 2^0$ (8421) 用四位二进制表示一位十进制, 会多出 6 种状态 (1010-1111), 一般被称为非法码。

数码显示管 (7 段码) 是通过对其不同的管脚输入相应电平, 使其发光亮度, 从而显示出数字的器件, 除常见的 7 段数码管外, 还有其他斜向笔划的更多段数。

半加器是两个 1 位二进制数相加, 求和及进位的逻辑电路, 不考虑来自低位的进位。

全加器是两个 1 位二进制数相加, 考虑来自低位的进位, 求和及进位的逻辑电路, 有对三个 1 位二进制数相加。



同济大学实验报告纸

专业 届 班 姓名 第 组 同组人员

课程名称 实验名称 实验日期 年 月 日

[实验内容]

1. 74LS47 BCD码-七段译码器功能验证

按下图所示方法接线, 输入端 A_3, A_2, A_1, A_0 接逻辑开关, 输出端接共阳极 LED 数码管 (本实验中内部已接好), 3, 4, 5 号引脚均接高电平

A_1	1	16	V_{cc}	数码显示管 (7 段码)
A_2	2	15	$\bar{7}$	
\bar{A}_1	3	14	$\bar{8}$	
B_1/RB_0	4	13	\bar{a}	
RB_1	5	12	b	
A_3	6	11	\bar{c}	
A_0	7	10	\bar{d}	
GND	8	9	e	

74LS47 引脚排列

74LS47 逻辑功能表

输入				输出								
A_3	A_2	A_1	A_0	\bar{a}	\bar{b}	\bar{c}	\bar{d}	\bar{e}	\bar{f}	\bar{g}	显示	
0	0	0	0	0	0	0	0	0	0	1	□	
0	0	0	1	1	0	0	1	1	1	1	1	
0	0	1	0	0	0	1	0	0	1	0	2	
0	0	1	1	0	0	0	0	1	1	0	3	
0	1	0	0	1	0	0	1	1	0	0	4	
0	1	0	1	0	1	0	0	1	0	0	5	
0	1	1	0	0	1	0	0	0	0	0	6	
0	1	1	1	0	0	0	1	1	1	1	7	
1	0	0	0	0	0	0	0	0	0	0	8	
1	0	0	1	0	0	0	0	1	0	0	9	



同济大学实验报告纸


专业____ 届____ 班____ 姓名____ 第____ 组 同组人员____

课程名称____ 实验名称____ 实验日期____ 年____ 月____ 日

	A ₃	A ₂	A ₁	A ₀	\bar{a}	\bar{b}	\bar{c}	\bar{d}	\bar{e}	\bar{f}	\bar{g}	显示		
	1	0	1	0	1	1	1	0	0	1	0	□		
	1	0	1	1	1	1	0	0	1	1	0	□		
	1	1	0	0	1	0	1	1	1	0	0	□		
	1	1	0	1	0	1	1	0	1	0	0	□		
	1	1	1	0	1	1	1	0	0	0	0	□		
	1	1	1	1	1	1	1	1	1	1	1	全暗		

2.1 用门电路实现半加器

电路如下所示, 输入端接逻辑开关, 输出端接逻辑电平显示



异或门/与门实现半加器

逻辑表达式: $\begin{cases} S = \bar{A}B + A\bar{B} & \text{异或} \\ C = AB & \text{与} \end{cases}$

逻辑功能表:

输入		输出	
A	B	S	CO
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1




同济大学实验报告纸

专业 届 班 姓名 第 组 同组人员

课程名称 实验名称 实验日期 年 月 日

2.2 用门电路实现全加器

电路如下所示，输入端接逻辑开关，输出端接逻辑电平显示



逻辑表达式:
$$\begin{cases} S_i = A_i \oplus B_i \oplus C_{i-1} \\ C_i = (A_i \oplus B_i) C_{i-1} + A_i B_i = \overline{(A_i \oplus B_i)} C_{i-1} + A_i B_i \end{cases}$$

逻辑功能表:

输入			输出	
C_{i-1}	A	B	S	C_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1




同济大学实验报告纸

专业____届____班____姓名____第____组 同组人员____

课程名称____实验名称____实验日期____年____月____日

2.3 74LS83-集成4位二进制加法器功能验证

按下图所示接线 输入端 A=1001 固定, B 接逻辑开关, 输出端接逻辑电平示



逻辑功能表:

输入 A				输入 B				输出				
A4	A3	A2	A1	B4	B3	B2	B1	S4	S3	S2	S1	C4
1	0	0	1	0	0	0	1	1	0	1	0	0
1	0	0	1	0	1	1	0	1	1	1	1	0
1	0	0	1	0	1	1	1	0	0	0	0	1
1	0	0	1	1	0	1	1	0	1	0	0	1
1	0	0	1	1	1	1	1	1	0	0	0	1



同济大学实验报告纸

专业 届 班 姓名 第 组 同组人员

课程名称 _____ 实验名称 _____ 实验日期 _____ 年 _____ 月 _____ 日

2.4. 用74LS83实现十六进制到BCD码的转换

按下图所示接线, $A_4 \sim A_1$ 分别接逻辑开关, $S_4 \sim S_1$ 接右侧数码管的 $D \sim A$


注意高位在左边, 14 引脚接左侧数码管 A 孔, B~D 孔接地

☆电路设计原理: 一个十六进制数可以看作两个BCD码相加的结果。

如果两个BCD码相加的结果大于9(最高位有进位),则

需要加 6 (0110) 进行修正, 此时与非门 6 引脚显示高

电平 (即 A 输入大于 9 (1001) 时显示高电平, 小于 9 时显示低电平)



A ₄ A ₃ A ₂ A ₁	左数码管	右数码管	A ₄ A ₃ A ₂ A ₁	左数码管	右数码管
0 0 0 0	0	0	1 0 0 0	0	8
0 0 0 1	0	1	1 0 0 1	0	9
0 0 1 0	0	2	1 0 1 0	1	0
0 0 1 1	0	3	1 0 1 1	1	1
0 1 0 0	0	4	1 1 0 0	1	2
0 1 0 1	0	5	1 1 0 1	1	3
0 1 1 0	0	6	1 1 1 0	1	4
0 1 1 1	0	7	1 1 1 1	1	5



同济大学实验报告纸

专业____ 届____ 班____ 姓名____ 第____ 组 同组人员____
课程名称____ 实验名称____ 实验日期____ 年____ 月____ 日

[实验小结]

1. 在使用数码显示管前, 应先将3号引脚LT连接低电平, 此时无论输入是什么, 数码管若正常则显示"0", 否则则存在异常需检查.
2. 通过实验我掌握了利用异或门和与非门组成半加器与全加器的方法. 实验过程为了方便查错与修改电路, 我用不同颜色线区分输入输出, 这使我在实验中线路看起来不混乱. 但在接逻辑电平显示时我总把高位与低位搞错, 导致记录数据时不方便, 以后应多注意这个问题.
3. 在进行十六进制转BCD码实验中, 我首次接线忘记给与非门供电, 导致输入时出现乱码, 我重新接线仍出现这种情况, 但调试时存在显示正常的状况, 让我确认芯片没有问题, 后来发现与非门未供电致使失误, 以后实验时要更加认真接线.

