

本科实验报告

课程名称:	计算机逻辑设计基础		
姓 名:	秦嘉俊		
学 院:	竺可桢学院		
系:	所在系		
专业:	计算机科学与技术		
学 号:	3210106182		
指导教师:	董亚波		

2022年12月10日

浙江大学实验报告

课程名称:	计算机逻辑设计基础		_ 实验类型:	综合
实验项目名称:	寄存器和寄存器传输设计			
, , , , , , , , , , , , , , , , , , ,			14 184 204 1	
学生姓名:	秦嘉俊 专业	L: 计 <u>算机科学与</u>	技术 学号: _	3210106182
同组学生姓名:	钟梓航 扌	指导老师:董	重亚波	
实验地占, 东	F 4-509 - 字验日期:	· 2022 年	11 月 23	Н

一、实验目的和要求

- 1. 掌握寄存器传输电路的工作原理
- 2. 掌握寄存器传输电路的设计方法
- 3. 掌握 ALU 和寄存器传输电路的综合应用

二、实验内容和原理

实验设备

- 装有 Xilinx ISE 14.7 的计算机 1 台
- SWORD 开发板 1 套

内容

1. 任务: 基于 ALU 的数据传输应用设计

原理

2.1 寄存器

- 一组二进制存储单元
- 一个寄存器可以用于存储一列二进制值,通常用于进行简单数据存储、移动和 处理等操作
- 能存储信息并保存多个时钟周期,能用信号来控制"保存"或"加载"信息

2.1.1 采用门控时钟的寄存器

- 如果 Load 信号为 1,允许时钟信号通过,如果为 0 则阻止时钟信号通过
- 例如: 对于上升沿触发的边沿触发器或负向脉冲触发的主从触发器:




图 1: 采用门控时钟的寄存器

2.1.2 采用 Load 控制反馈的寄存器

进行有选择地加载寄存器的更可靠方法是:保证时钟的连续性;且选择性地使用加载控制来改变寄存器的内容




图 2: 采用 Load 控制反馈的寄存器

Verilog 代码如下

```
reg [3:0] OUT;
reg [3:0] OUT;
always @ (posedge clk) begin
f (Load) OUT <= IN;
end
minute
f end
minute
f cond
```

2.2 寄存器传输

2.2.1 寄存器传输方式

- 寄存器传输: 寄存器中数据的传输和处理。
- 三个基本单元: 寄存器组、操作、操作控制。
- 基本操作: 加载、计数、移位、加法、按位操作等。




图 3: 寄存器传输示意图

2.2.2 采用寄存器传输原理的寄存器

- 功能: SW[2] 拨动一次, 计一次数
- Load 控制模块——在 SW[2] 的上升沿产生 1 个时钟周期宽度的 Load 信号
- 自增/自减器可以用 4 位加减法器实现
- 功能:
 - SW[2]: 寄存器加载
 - SW[0]: 向上/下计数
 - SW[15]: 寄存器清零




图 4: 采用寄存器传输原理的寄存器




图 5: 波形图

Verilog 代码如下

```
module Load_Gen(
           input wire clk,
2
           input wire clk_1ms,
3
           input wire btn_in,
           output reg Load_out
           );
           initial Load_out = 0;
          wire btn_out;
           reg old_btn;
          pbdebounce p0(clk_1ms, btn_in, btn_out);//防抖动
10
           always@(posedge clk) begin
11
           if ((old_btn == 1'b0) && (btn_out == 1'b1)) //btn 出现上升
12
              沿
          Load_out <= 1'b1;
13
```

```
else
Load_out <= 1'b0;
end
always@(posedge clk) begin //保存上一个周期 btn 的状态
old_btn <= btn_out;
end
end
endmodule
```

2.3 基于多路选择器总线的寄存器传输

- 由一个多路选择器驱动的总线可以降低硬件开销。
- 这个结构不能实现多个寄存器相互之间的并行传输操作。




图 6: 基于多路选择器总线的寄存器传输 (1)




图 7: 基于多路选择器总线的寄存器传输 (2)

- SW[2]、SW[3]、SW[4]: 更新 A、B、C 寄存器, 更新的值由 SW[15] 和 SW[0]、 SW[1] 决定。
- SW[15]=0: 初始化各寄存器。
- SW[15]=1: A、B、C 寄存器之间相互传输,源寄存器由 SW[8:7] 确定。

2.4 寄存器传输应用设计




图 8: 寄存器传输应用设计

- 功能: 在上一个任务基础上,可以用 A 与 B 的 ALU 计算结果初始化 C
- SW[15]=0: 初始化 A、B 寄存器, ALU 运算输出控制
- SW[15]=1: A、B、C 寄存器之间相互传输

三、实验过程和数据记录

3.1 采用寄存器传输原理设计计数器

任务一,我们需要验证寄存器的设置初值功能;验证寄存器自增、自减功能;合理设计4位数码管上的显示内容

- 1. 新建工程文件,命名为 MyRegCounter, Top Level Source Type 为 HDL。
- 2. 新建类型为 Verilog 的源文件,命名为 MyRegister4b,用 Verilog 代码设计。 输入 Verilog 代码如下:

```
module MyRegister4b(
input wire clk,
input [3:0] IN,
input wire Load,
output reg [3:0] OUT

initial OUT = 0;
always @ (posedge clk) begin
if (Load) OUT <= IN;
end
endmodule</pre>
```

- 3. 新建类型为 Verilog 的源文件,命名为 Load_Gen,用 Verilog 代码设计,参照 2.2.2 中代码。
- 4. 将需要调用的模块的.v 文件或者.sch 文件,以及必要的.sym 文件复制到工程文件目录下,并添加到工程文件中。
- 5. 新建类型为 Verilog module 的源文件,命名为 top,并右键 Set as Top Module。用 Verilog 代码设计,具体如下所示。

```
module top(
               input clk,
               input SW[15:0],
3
               output [3:0] AN,
               output [7:0] Segment
               );
6
               wire Load_A;
               wire [3:0] A, A_IN, A1;
9
               wire [31:0] clk_div;
10
11
               MyRegister4b RegA(.clk(clk), .IN(A_IN), .Load(
12
                  Load_A), .OUT(A));
               Load_Gen m0(.clk(clk), .clk_1ms(clk_div[17]), .
13
                  btn_in(SW[2]),
               .Load_out(Load_A)); //寄存器 A 的 Load 信号
14
               clkdiv m3(clk, 1'b0, clk_div);
15
```

```
AddSub4b m4(.A(A), .B(4'b0001), .Ctrl(SW[0]), .S(A1)); //自增/自减逻辑
assign A_IN = (SW[15] == 1'b0)? A1: 4'b0000; //2 选 1 多路复用器,复位寄存器初值
BispNum m8(.clk(clk), .HEXS({A, A1, A_IN, 4'b0000})), .LES(4'b0), .points(4'b0), .RST(1'b0), .AN(AN), .Segment(Segment));
endmodule
```

6. 准备仿真

- (a) 修改 Load_Gen 模块代码
 - 去掉输入引脚: input wire clk_1ms
 - 去掉按键去抖模块: pbdebounce p0(...)

得到代码如下:

```
module Load_Gen(
1
                   input wire clk,
2
                   input wire clk_1ms,
3
                   input wire btn_in,
                   output reg Load_out
                   );
                    initial Load_out = 0;
                    reg old_btn;
                    pbdebounce p0(clk_1ms, btn_in, btn_out);
                    always@(posedge clk) begin
10
                       if ((old_btn == 1'b0) && (btn_in == 1'
11
                          b1)) //btn出现上升沿
                           Load_out <= 1'b1;
12
                       else
13
                           Load_out <= 1'b0;
14
                    end
15
                    always@(posedge clk) begin
                                                             //
16
                       保存上一个周期btn的状态
                       old_btn <= btn_in;
17
                    end
18
19
```

endmodule

(b) 修改 top.v 模块代码

20

- 去掉 DispNum m8(...) 模块,不做数码管输出
- 模块输入端口增加 output wire [15:0] num
- 模块输出端口去掉 AN, SEGMENT
- 模块内增加 assign num={A, A1, A_IN, 4'b0000};
- 把 A 寄存器、A 寄存器自增/自减 1 的结果,寄存器 A 输入这 3 个数据作为仿真结果输出 num

得到代码如下:

```
module top(
1
                   input clk,
2
                   input [15:0]SW,
3
                   output wire [15:0] num
              // output [3:0] AN,
              // output [7:0] Segment
                   );
                   wire Load_A;
10
                   wire [3:0] A, A_IN, A1;
11
                   wire [31:0] clk_div;
12
13
                   assign num = {A, A1, A_IN, 4'b0000};
14
15
                   MyRegister4b RegA(.clk(clk), .IN(A_IN), .
16
                      Load(Load_A), .OUT(A));
                   Load_Gen m0(.clk(clk), .clk_1ms(clk_div[17]
17
                      ), .btn_in(SW[2]),
                   .Load_out(Load_A)); //寄存器 A 的 Load 信号
18
                   clkdiv m3(clk, 1'b0, clk_div);
19
                   AddSub4b m4(.A(A), .B(4'b0001), .Ctrl(SW[0]
20
                      ), .S(A1)); //自增/自减逻辑
                   assign A_IN = (SW[15] == 1'b0)? A1: 4'b0000
21
                      ; //2 选 1 多路复用器, 复位寄存器初值
                  DispNum m8(.clk(clk), .HEXS({A, A1, A_IN,
                  4'b0000}), .LES(4'b0),
```

```
// .points(4'b0), .RST(1'b0), .AN(AN), .
23
                    Segment(Segment));
                endmodule
24
(c) 仿真
   仿真代码如下:
                module top_sim;
1
                // Inputs
 3
                reg clk;
 4
                reg [15:0]SW;
 6
                // Outputs
 7
                wire [15:0]num;
                // Instantiate the Unit Under Test (UUT)
10
                top uut (
11
                     .clk(clk),
12
                     .SW(SW),
13
                     .num(num)
14
                );
15
            //
                     assign SW[15:0] = 15'b0000_0000_0000_0000;
16
17
                initial begin
18
                     // Initialize Inputs
19
                     SW = 0;
20
                     SW[15] = 1;
21
                     SW[2] = 0; #50
22
                     SW[2] = 1; #40
                     SW[15] = 0;
24
                     SW[0] = 0;
25
                     SW[2] = 0;#60
26
                     SW[2] = 0; #50
                     SW[2] = 1; #50
28
                     SW[2] = 0; #50
29
                     SW[2] = 1; #50
30
                     SW[2] = 0; #50
31
                     // Wait 100 ns for global reset to finish
32
```

```
#100;
33
34
                        // Add stimulus here
35
                  end
36
                  always begin
38
                        clk = 1; #10
39
                        clk = 0; #10;
40
41
                  end
42
43
             endmodule
44
```

得到波形图如下 SW[15]=1 的时候我们的 2-1Mux 会选择 0,用来对寄存器进行初始化。而我们每次拨动并拨回 SW[2] 就能使寄存器写入新的值 (A_IN) 在这里我们的仿真输出 num 分别表示 $A(寄存器里的值)A1(A 自增后的值)A_IN(将要写入 A 的值),根据原理图可以知道 <math>A1=A+1$,当 SW[15]=1 时 $A_IN=0$,SW[15]=0 时 $A_IN=A1$;

3.2 基于多路选择器总线的寄存器传输

任务二,我们需要验证 A、B、C 寄存器的设置初值功能;验证 A、B 寄存器的自增、自减功能;验证 A、B、C 寄存器之间的传输功能;合理设计 4 位数码管上的显示内容

- 1. 新建工程文件,命名为 RegDataPathTrans, Top Level Source Type 为 HDL。
- 2. 将需要调用的模块的.v 文件或者.sch 文件,以及必要的.sym 文件复制到工程文件目录下,并添加到工程文件中。
- 3. 新建类型为 Verilog 的源文件, 命名为 top, 并右键 Set as Top Module。用 Verilog 代码设计, top.v 代码如下:

```
module top(
input clk,
input [15:0] SW,

output [3:0] AN,
output [7:0] Segment
);
wire Load_A, Load_B, Load_C;
```




图 9: 仿真波形图

```
wire [3:0] A_IN, A_IO, A_OUT;
               wire [3:0] B_IN, B_IO, B_OUT;
               wire [3:0] C_IN, C_IO, C_OUT;
               wire [3:0] I1;
11
               wire [31:0] clk_div;
12
13
                clkdiv m0(clk, 1'b0, clk_div);
14
15
               MyRegister4b m1(.clk(clk), .IN(A_IN), .Load(Load_A
16
                   ), .OUT(A_OUT));
                Load_Gen m2(.clk(clk), .clk_1ms(clk_div[17]), .
^{17}
                   btn_in(SW[2]),
                .Load_out(Load_A)); //寄存器 A 的 Load 信号
18
                AddSub4b m3(.A(A_OUT), .B(4'b0001), .Ctrl(SW[0]),
                   .S(A_I0)); //自增/自减逻辑
                assign A_IN = (SW[15] == 1'b0)? A_IO: I1; //2 选 1
20
                    多路复用器,复位寄存器初值
               MyRegister4b m4(.clk(clk), .IN(B_IN), .Load(Load_B
22
                   ), .OUT(B_OUT));
                Load_Gen m5(.clk(clk), .clk_1ms(clk_div[17]), .
^{23}
                   btn_in(SW[3]),
                .Load_out(Load_B)); //寄存器 B 的 Load 信号
24
                AddSub4b m6(.A(B_OUT), .B(4'b0001), .Ctrl(SW[1]),
25
```

```
.S(B_I0)); //自增/自减逻辑
               assign B_IN = (SW[15] == 1'b0)? B_IO: I1; //2 选 1
26
                    多路复用器,复位寄存器初值
27
               MyRegister4b m7(.clk(clk), .IN(C_IN), .Load(Load_C
                  ), .OUT(C_OUT));
               Load_Gen m8(.clk(clk), .clk_1ms(clk_div[17]), .
29
                  btn_in(SW[4]),
               .Load_out(Load_C)); //寄存器 C 的 Load 信号
30
               assign C_{IN} = (SW[15] == 1'b1)? I1: 4'b0000; //2
31
                  选 1 多路复用器,复位寄存器初值
32
               Mux4to1b4 m9( .IO(A_OUT), .I1(B_OUT), .I2(C_OUT),
33
                  .I3(4'b0000), .S(SW[8:7]), .o(I1) );
34
               DispNum m10(.clk(clk), .HEXS({A_OUT, B_OUT, C_OUT,
                   4'b0000}), .LES(4'b0),
               .points(4'b0), .RST(1'b0), .AN(AN), .Segment(
36
                  Segment));
           endmodule
```

3.3 基于 ALU 的数据传输应用设计

任务三,我们需要验证 A、B、C 寄存器的设置初值功能;验证 A、B 寄存器的自增、自减功能;验证 ALU 运算功能;验证寄存器传输功能;合理设计 4 位数码管上的显示内容;

- 1. 新建工程文件,命名为 MyALUTrans,Top Level Source Type 为 HDL。
- 2. 将需要调用的模块的.v 文件或者.sch 文件,以及必要的.sym 文件复制到工程文件目录下,并添加到工程文件中。
- 3. 新建类型为 verilog 的源文件,命名为 top,并右键 Set as Top Module。用 Verilog 代码设计。top.v 代码如下:

```
module top(
input clk,
input [15:0] SW,
output [3:0] AN,
```

```
output [7:0] Segment
           );
6
               wire Load_A, Load_B, Load_C, carry;
               wire [3:0] A_IN, A_IO, A_OUT;
               wire [3:0] B_IN, B_IO, B_OUT;
               wire [3:0] C_IN, C_IO, C_OUT;
10
               wire [3:0] I1, I0;
11
               wire [31:0] clk_div;
12
13
               clkdiv m0(clk, 1'b0, clk_div);
14
15
               MyRegister4b m1(.clk(clk), .IN(A_IN), .Load(Load_A
                  ), .OUT(A_OUT));
               Load_Gen m2(.clk(clk), .clk_1ms(clk_div[17]), .
17
                  btn_in(SW[2]),
               .Load_out(Load_A)); //寄存器 A 的 Load 信号
               AddSub4b m3(.A(A_OUT), .B(4'b0001), .Ctrl(SW[0]),
19
                  .S(A_I0)); //自增/自减逻辑
               assign A_IN = (SW[15] == 1'b0)? A_IO: I1; //2 选 1
20
                    多路复用器,复位寄存器初值
21
               MyRegister4b m4(.clk(clk), .IN(B_IN), .Load(Load_B
22
                  ), .OUT(B_OUT));
               Load_Gen m5(.clk(clk), .clk_1ms(clk_div[17]), .
23
                  btn_in(SW[3]),
               .Load_out(Load_B)); //寄存器 B 的 Load 信号
24
               AddSub4b m6(.A(B_OUT), .B(4'b0001), .Ctrl(SW[1]),
25
                  .S(B_I0)); //自增/自减逻辑
               assign B_IN = (SW[15] == 1'b0)? B_IO: I1; //2 选 1
26
                    多路复用器,复位寄存器初值
27
               MyRegister4b m7(.clk(clk), .IN(C_IN), .Load(Load_C
28
                  ), .OUT(C_OUT));
               Load_Gen m8(.clk(clk), .clk_1ms(clk_div[17]), .
                  btn_in(SW[4]),
               .Load_out(Load_C)); //寄存器 C 的 Load 信号
30
               assign C_IN = (SW[15] == 1'b1)? I1: I0; //2 选 1
31
                  多路复用器,复位寄存器初值
```

```
32
                myALU m9( .S(SW[6:5]), .A(A_OUT), .B(B_OUT), .C(IO
33
                   ), .Co(carry));
                Mux4to1b4 m10( .IO(A_OUT), .I1(B_OUT), .I2(C_OUT),
^{34}
                     .I3(4'b0000), .S(SW[8:7]), .o(I1));
35
                DispNum m11(.clk(clk), .HEXS({A_OUT, B_OUT, C_OUT,
36
                     3'b000, carry}), .LES(4'b0),
                 .points(4'b0), .RST(1'b0), .AN(AN), .Segment(
37
                   Segment));
            endmodule
38
```

4. 准备仿真

- (a) 修改 Load_Gen 模块代码,同上,这里不再重复
- (b) 修改 top.v 模块代码

得到代码如下:

- 不输出 AN, SEGMENT, 增加 assign num={A, B, C, Bus}, 并作为 Top 模块的输出引脚进行观察
- Bus 是 3 选 1 多路复用器的输出结果,即为总线数据

```
module top(
1
                   input clk,
                     input [15:0] SW,
                    output wire [15:0] num
                // output [3:0] AN,
                // output [7:0] Segment
                );
                    wire Load_A, Load_B, Load_C, carry;
                    wire [3:0] A_IN, A_IO, A_OUT;
                    wire [3:0] B_IN, B_IO, B_OUT;
10
                    wire [3:0] C_IN, C_IO, C_OUT;
11
                    wire [3:0] I1, I0;
12
                    wire [31:0] clk_div;
13
14
                    assign num={A_OUT, B_OUT, C_OUT, I1};
                    clkdiv m0(clk, 1'b0, clk_div);
16
17
```

```
MyRegister4b m1(.clk(clk), .IN(A_IN), .
18
                      Load(Load_A), .OUT(A_OUT));
                   Load_Gen m2(.clk(clk), .clk_1ms(clk_div[17
19
                      ]), .btn_in(SW[2]),
                   .Load_out(Load_A)); //寄存器 A 的 Load 信
                   AddSub4b m3(.A(A_OUT), .B(4'b0001), .Ctrl(
21
                      SW[0]), .S(A_I0)); //自增/自减逻辑
                   assign A_{IN} = (SW[15] == 1'b0)? A_{I0}: I1;
22
                      //2 选 1 多路复用器,复位寄存器初值
23
                   MyRegister4b m4(.clk(clk), .IN(B_IN), .
24
                      Load(Load_B), .OUT(B_OUT));
                   Load_Gen m5(.clk(clk), .clk_1ms(clk_div[17
25
                      ]), .btn_in(SW[3]),
                   .Load_out(Load_B)); //寄存器 B 的 Load 信
26
                   AddSub4b m6(.A(B_OUT), .B(4'b0001), .Ctrl(
27
                      SW[1]), .S(B_IO)); //自增/自减逻辑
                   assign B_{IN} = (SW[15] == 1'b0)? B_{I0}: I1;
28
                      //2 选 1 多路复用器,复位寄存器初值
29
                   MyRegister4b m7(.clk(clk), .IN(C_IN), .
                      Load(Load_C), .OUT(C_OUT));
                   Load_Gen m8(.clk(clk), .clk_1ms(clk_div[17
31
                      ]), .btn_in(SW[4]),
                   .Load_out(Load_C)); //寄存器 C 的 Load 信
32
                      무
                   assign C_IN = (SW[15] == 1'b1)? I1: I0; //
33
                      2 选 1 多路复用器,复位寄存器初值
34
                   myALU m9( .S(SW[6:5]), .A(A_OUT), .B(B_OUT
35
                      ), .C(I0), .Co(carry));
                   Mux4to1b4 m10( .IO(A_OUT), .I1(B_OUT), .I2
36
                      (C_OUT), .I3(4'b0000), .S(SW[8:7]), .o(
                      I1) );
37
               // DispNum m11(.clk(clk), .HEXS({A_OUT, B_OUT,
```

```
C_OUT, 3'b000, carry}), .LES(4'b0),
                      // .points(4'b0), .RST(1'b0), .AN(AN), .
    39
                         Segment(Segment));
                      endmodule
    40
5. 仿真
   仿真代码如下
            module sim;
2
            // Inputs
3
            reg clk;
            reg [15:0] SW;
6
            // Outputs
           wire [15:0] num;
9
            // Instantiate the Unit Under Test (UUT)
10
            top uut (
                .clk(clk),
12
                .SW(SW),
13
                .num(num)
14
            );
15
16
            initial begin
17
                // Initialize Inputs
19
                SW = 0;
20
                SW[15] = 0;
^{21}
22
                SW[0] = 0;
23
                SW[2] = 1; #50
24
                SW[2] = 0; #50
25
              SW[2] = 1; #50
26
                SW[2] = 0; #50
27
              SW[2] = 1; #50
28
                SW[2] = 0; #50
29
                SW[2] = 1; #50
30
                SW[2] = 0; #50
31
```

```
32
                 SW[1] = 1;
33
                 SW[3] = 1; #50
34
                 SW[3] = 0; #50
35
                 SW[3] = 1; #50
36
                 SW[3] = 0; #50;
37
38
                 SW[6:5] = 2'b01;
39
                 SW[4] = 1; #50
40
                 SW[4] = 0; #50;
41
42
                 SW[15] = 1;
43
                 SW[8:7] = 2'b10;
44
                 SW[2] = 1; #50
45
                 SW[2] = 0; #50;
46
                 SW[8:7] = 2'b01;
48
                 SW[4] = 1; #50
49
                 SW[4] = 0; #50;
50
            end
51
52
53
            always begin
                 clk = 1; #10
55
                 clk = 0; #10;
56
57
            end
58
       endmodule
59
```

得到波形图如下




图 10: 仿真波形图

SW[15]=0 时可以通过自增自减 ALU 给寄存器赋初值,SW[15]=1 时可以利用 bus 实现数据传输。最开始我们将 SW[15]=0,SW[0]=0 表示对寄存器 A 选择自增的功能和第一部分中一样拨动 SW[2],这样可以使寄存器 A 加到 3,类似地我们将 SW[1]=1(自减功能),随后拨动 SW[3]即可使寄存器 B 减到 e. 最后我们初始化寄存器 C 的值,C 的输入是一个 ALU,对 A B 进行算术运算,SW[6:5]表示我们要进行的运算(01 代表减法),这样我们拨动 SW[4]即可将运算后的值赋给寄存器 C,完成初始化。

SW[15]=1 我们开始利用 bus 传输数据,其原理是利用 3-1 Mux 选择源寄存器,随后通过拨动对应寄存器的Load开关将 bus 上的数据传输进寄存器。因此最开始我们的SW[8:7]=10(3-1Mux 的选择信号,10 表示选择寄存器 C) 随后拨动SW[2]就将 C 的值存入寄存器 A. 类似将SW[87]=01(表示源寄存器 B) 拨动SW[4]即可将其存入寄存器 C

四、实验结果分析

相关结果都已经在前文写出。实验结果基本符合要求: 仿真激励波形与真值表都相对应; 下仿真结果和 Verilog 代码分析在前文已经给出。

值得一提的是,我们发现当我们拨动开关时,如果恰好达到 clk 的上升沿,在下一个时钟上升沿的时候才能将值写入寄存器。我们认为 Load_Gen 产生信号需要时间,而我们 clk 周期本身较短,因此可能会导致寄存器能够读取数据时时钟已经到了下降沿,因此需要下一个时钟上升沿才能写入数据。(个人想法)




图 11: 波形图 (节选)

五、讨论与心得

本次实验全部使用了 Verilog 代码实现,不用再画电路图,也不涉及仿真,这样最好是能在实验板旁开始做实验,有问题能及时找出。可惜的是实验课因为疫情停了,没能及时验收,也不知道什么时候能回归(好在我提前蹭了另一个是一颗已经做好并上板,喜)

反转了,提前写好报告做完实验,但是上板没有拍照片!悲,谁能想到线下课直接取消了!以后都要仿真,这次也是好好熟悉了一下流程,最开始听老师讲的时候有点畏惧,一直不愿开始,直到周末要结束时,慢慢告诉自己开始尝试,发现其实也不过如此!

再接再厉,继续努力!