3.5 Communication série synchrone : SPI (Serial Peripheral Interface)

Cette communication ne nécessite que 4 fils :

Pin Name	Acronym	Function
MOSI	Master Out Slave Input	Sortie utilisée par le maître pour parler à l'esclave.
MISO	Master Input Slave Output	Sortie utilisée par l'esclave pour parler au maître.
SCLK	Serial Clock	Signal d'horloge toujours généré par le maître, même si c'est l'esclave qui parle.
$\overline{CS}$ or $\overline{SS}$	Chip Select or Slave Select	Sortie active niveau bas (logique inversée) utilisée par le maître pour activer un esclave.

3.5.1 Câblage un Maître (Master) un Esclave (Slave):



Le maitre contrôle les trois connexion :

- ✓ **SCLK : pour générer l'horloge,**
- ✓ **SS/CS : pour activer un esclave,**
- ✓ **MOSI : pour transmettre les DATA.**

L'esclave contrôle seulement la connexion :

- ✓ **MISO : pour répondre au maitre et lui transmettre des DATA.**

3.5.2 Câblage un Maître (Master) plusieurs Esclave (Slave):



- **Seulement un seul esclave est activé.**
- **Si plusieurs sont activés, problème d'interférence des données.**

3.5.3 La trame:

Pour le SPI la trame est laissée libre à chaque fabricant.

[…]

Il n'y a pas non plus d'adresse d'esclave dans la trame car le maître agit sur le $\overline{CS}$ de l'esclave avec lequel il souhaite communiquer.

- Start Condition :
  $\overline{CS}$ or $\overline{SS}$ passe de l'état haut (repos) à l'état bas avant l'émission du premier bit.
- Data frame : laissé libre à chaque fabricant.
- Stop Condition :
  $\overline{CS}$ or $\overline{SS}$ passe de l'état bas à l'état haut (repos) après l'émission du dernier bit.

Configuration du bus SPI:

La configuration de la SPI est souvent donnée dans les documentations techniques. Donc il est possible de configurer :

- L'ordre de la transmission des bits, LSB first ou MSB first,
- La polarité de l'horloge,
- La phase de l'horloge.

Configuration du bus SPI:

- La polarité de l'horloge :

Elle définit l'état de l'horloge au repos, soit le front montant ou le front descendant

- La phase de l'horloge :

Elle définit si c'est au 1er d'état de l'horloge on commence à recevoir ou à envoyer un bit de donnée.

3.5.5 CPOL/CPHA : La polarité et la phase de l'Horloge (Clock Polarity and Clock Phase) :

Configuration de la polarité de l'horloge : CPOL

- CPOL = 0 signifie que la clock est au repos au niveau bas. Donc le 1er changement d'état de l'horloge est un passage de 0 à 1.
- CPOL = 1 signifie que la clock est au repos au niveau haut. Donc le 1er changement d'état de l'horloge est un passage de 1 à 0

Configuration de la phase de l'horloge : CPHA

- CPHA = 0 le premier front (↑ *ou* ↓) de la clock sera utilisée pour lire/écrire un bit.
- CPHA = 1 le second front (↑ *ou* ↓) de la clock sera utilisée pour lire/écrire un bit.

3.5.4 Le chronogramme correspondant:



Half duplex
Full duplex



Lors de la transmission Maitre—Esclave :

- ✓ **MISO doit être maintenu à l'état 0 ou 1. ici est à 1**

Lors de la transmission Esclave—Maitre :

- ✓ **MOSI doit être maintenu à l'état 0 ou 1. ici est à 1**

Le bus SPI définit comment les données sont échangées mais elle ne définit pas quelles données doivent être échangées.

3.5 Communication série synchrone : SPI (Serial Peripheral Interface)



3.6 Bilan SPI/I2C

A retenir impérativement :

En SPI ou en I2C, la clock est toujours générée par le maître même si c'est l'esclave qui parle.

Tableau comparatif :

	I2C	**SPI**
Acronyme	Inter Integrated Circuit	Serial Peripheral Interface
Fils nécessaires	SDA, SCL (+ Vcc et GND)	MOSI, MISO, SCK, SS (+ Vcc et GND)
Société qui l'a crée	Philips (aujourd'hui NXP)	Motorola
Half/Full duplex	Half duplex	Half ou Full duplex

Merci de votre attention