

# Lab03: MIPS 处理器部件实现 B

Targeting on Digilent Anvyl



## Lab 03: MIPS 处理器部件实现 B

#### 实验简介

本实验旨在使读者实现 MIPS 处理器的部件—Data memory, Instruction memory 和 Registers 三大存储器件。

## 实验目标

在完成本实验后, 您将学会:

- 理解 CPU 的寄存器和内存
- 使用 Verilog 语言设计存储器件
- 使用 ISim 进行行为仿真

#### 实验过程

本实验旨在使读者掌握 MIPS 处理器中内存和寄存器的设计。在本实验中,利用 Verilog HDL 语言描述硬件逻辑实现和仿真内存和寄存器。

实验由以下几个部分组成:

- 1. Instruction memory 的实现
- 2. Data Memory 的实现
- 3. Register 的实现
- 4. 有符号扩展的实现



## Instruction memory 的实现

## Step 1



MIPS 的基本架构如图 1 所示,包括 Control,ALU 这样的组合逻辑单元,也包括如 instruction memory,Data memory 和 Registers file 存储单元。本实验主要实现三大存储单元。




图 1. MIPS 处理器基本架构



处理器指令运行过程可以包括取指令、指令译码、执行、内存操作、寄存器回写,这些操作会对三种存储设备进行读或者写,但是不会同时对同一存储设备进行读写。所以为了实现单周期的 MIPS,做这样一个设计,Instruction Memory 用组合逻辑实现,完成类似于 ROM 的功能,仅作读操作;而 Data memory 和 Register 的读操作用组合逻辑实现,而写操作用时序逻辑来实现。




图 2. MIPS 存储设备



▶ 打开 ISE 工具,新建工程(注:本实验使用 ISE 13.4)




图 3. 创建新工程

▶ 选择 FPGA 型号、综合和仿真工具、推荐描述语言等配置




图 4. 新工程设置



▶ 创建 Data\_memory.v 文件,其中 readmemh 用作 ROM 的初始化使用。

```
21 module Instruction_memory(
22
        input [31:0] ImemRdAddr,
23
        output reg [31:0] Instruction
24
26
   reg [31:0] InstMem [0:255]; //memory space for storing instructions
28
    //initial the instruction and data memory
    initial
30
    begin
      $readmemh("Instruction",InstMem,8'h0);
32
33
34
   always @(ImemRdAddr)
35
      Instruction <= InstMem[ImemRdAddr];</pre>
36
37
   end
38
    endmodule
```

图 5. Instruction Memory Verilog 描述

- ▶ 添加 Testbench 仿真文件进行行为级仿真。
- ▶ 添加激励,即输入信号的控制。

```
// Instantiate the Unit Under Test (UUT)
33
       Instruction_memory uut (
34
          .ImemRdAddr(ImemRdAddr),
35
           .Instruction(Instruction)
36
37
38
     reg [7:0] index;
39
       initial begin
40
          // Initialize Inputs
41
42
          ImemRdAddr = 0;
43
          index =0:
44
          // Wait 100 ns for global reset to finish
45
          for(index = 0;index<=255;index = index +1)</pre>
47
             begin
48
             #10 ImemRdAddr <= index ;
49
50
          // Add stimulus here
51
```

图 6. 添加输入信号的激励

▶ 打开 ISim 进行仿真,观察波形,查看仿真结果,是否满足当初的设计。如果有错,检查代码,重新仿真。

Name	110		100	120	140	E0	ICO	170	80 ns
Name Value	10 ns	بببيا						بستلسب	80 ns
▶ 🚮 index[7:0] 06	00		01	02	03	04	05	06	Ж
▶ ■ ImemRdAddr[31:0] 00000005	00	000000		00000001	00000002	00000003	00000004	00000005	00
▶ ■ Instruction[31:0] 00623824	8c	020000		8c030004	8c040008	00432820	00823022	00623824	Х
▼ 🚮 InstMem[0:255,31:0] [8c020000,8c03000	[8c020000, 8c030004, 8c	040008, 004	32820, 00823022, 00	623824, 8c0b0000, 8	совоооо, 8совоооо	00824025, 0082482	a, 1000000a, 010950	20, 8с0ъ0000, 8с0	b0000, 8c
▶ ■ [0,31:0] 8c020000					8c02000	)			
▶ ■ [1,31:0] 8c030004					8c03000	1			
▶ ■ [2,31:0] 8c040008					8c04000	3			
▶ 3,31:0] 00432820					0043282	)			
▶ ■ [4,31:0] 00823022					0082302	2			
▶ 5,31:0] 00623824					0062382	1			
▶ ■ [6,31:0] 8c0b0000					8c0b000	)			
► <b>1</b> [7,31:0] 8c0b0000					8c0b000	)			
▶ <b>5</b> [8,31:0] 8c0b0000					8c0b000	)			
▶ ■ [9,31:0] 00824025					0082402	5			
▶ 👼 [10,31:0] 0082482a					0082482	1			

图 7. 仿真波形



## Data Memory 的实现

#### Step 2



Data memory 是用来存储运行完成的数据,或者初始化的数据。其中用于控制 Data memory 的读写信号,可以由一个信号来控制,高低电平控制读写,即图 14 所描述的;或者由图 1 所绘的,分别用两个信号来控制读写。

▶ 创建 Data\_memory.v 文件。

```
21 module Data_memory(
       input Clk,
22
       input [31:0] DmemAddr,
23
       output [31:0] DmemRdData,
24
       input DmemWrite,
25
      input [31:0] DmemWrData
26
27
28
29 reg [31:0] DataMem [0:255]; //memory space: 256*32bits
31 //initial the instruction and data memory
32 initial
33
   begin
      $readmemh("Data",DataMem,10'h0);
34
35 end
36
37
   always @ (posedge Clk)
38
   begin
39
       if(DmemWrite == 1'b1)
40
         DataMem[DmemAddr] <= DmemWrData;</pre>
41
42
          DmemRdData = (DmemWrite == 1'b0)? DataMem[DmemAddr]:0;
```

图 8. Data meory Verilog 描述

▶ 创建 Data\_memory\_tb.v 测试文件,添加激励信号,进行行为仿真。

```
reg [7:0] index;
45
       initial begin
46
          // Initialize Inputs
47
          Clk = 0;
48
          DmemAddr = 0;
49
          DmemWrData = 0;
          DmemWrite = 1;
          //write data into memory
53
          for(index = 0;index<=7;index = index +1)</pre>
54
55
             #10;
56
57
             DmemAddr <= index :
             DmemWrData <= index;
58
             end
59
          //read data from memory
          DmemWrite = 0;
60
61
          for(index = 0;index<=7;index = index +1)</pre>
63
             #10;
64
             DmemAddr <= index ;
65
              end
67 //Clock Generator
68 always #2 Clk = !Clk;
```

图 9. 添加激励信号

打开 ISim 进行仿真,观察波形,查看仿真结果,是否满足当初的设计。如果有错,检查代码,重新仿真。






图 10. Data memory 仿真结果



## Register 的实现 Step 3



MIPS 处理器有 32 个寄存器,每个寄存器均是 32bit。用作数据的缓存。

▶ 创建 register.v 文件。由于 register 的设计与 Data memory 区别不大,所以这里不作详述。

```
20 ////////
21
   module register(
        input Clk,
22
        input [4:0] RegARdAddr,
23
        input [4:0] RegBRdAddr,
24
25
        input [4:0] RegWrAddr,
26
        input [31:0] RegWrData,
27
        input RegWrite,
28
        output [31:0] RegARdData,
        output [31:0] RegBRdData
31
32
       reg [31:0] regFile[0:31]; //32 x 32bit registers
33
   initial
34
35
    begin
    $readmemh("register",regFile,32'h0);
36
37
38
39
40
41
       //write on falling clock edge
       always @ (negedge Clk)
if(RegWrite == 1'b1)
42
              regFile[RegWrAddr]<= RegWrData;
43
44
       assign RegARdData = (RegARdAddr != 0) ? regFile[RegARdAddr] : 0;
       assign RegBRdData = (RegBRdAddr != 0) ? regFile[RegBRdAddr] : 0;
```

图 11. register Verilog 描述

- ▶ 创建 register\_tb.v 测试文件,添加激励信号,进行行为仿真。
- ▶ 打开 ISim 进行仿真,观察波形,查看仿真结果,是否满足当初的设计。如果有错,检查代码,重新 仿真。