

## המערכת

בפרויקט זהה נבנה MCU המכיל MIPS ורכיבים פריפריאליים הפעילים בתיאום כמערכת. המעבד שאותו  
נעשה הינו מעבד SINGLE CYCLE אותו בנו במעבדה 5 לצורך הוספת הפקודות התומכות בISA  
.PIPELINE MIPS לפני מעבר ל

.INTERRUPT CONTROLLER ו BASIC TIMER,GPIO  
.CONROLBUS ו DATABUS,ADDRESSBUS :  
המערכת מתקשרת עלIDI 3 BUS שונים :

את המערכת נצרוב על בקר אינטלי FPGA DE10 STANDART בו נביא לידי ביטוי את הרצת התוכנית על  
IDI שימוש בלחצנים, מתגים, נורות, לדים וגל PWM.

המתוואר עלIDI האיור הבא :





Figure 1 : MCU System architecture

شرطוט ה RTL של המערכת הינו :




## החלקים השונים של המערכת:

### MIPS

רכיב ה CPU של ה MCU, הינו מעבד SINGLE CYCLE, המבצע את כל שלבי הפעולה תחת אותו מוחזור.  
כלומר מוחזור השעון של המעבד נקבע על ידי הפעולה הארוכה ביותר שהיא פועלות ה LW.  
המעבד יודע לתמוך בסט הפקודות אותן ביקשו להוציא לפועל.

диаграмма RTL MIPS



הлогיקה שביצעו לעיבוד פקודות במעבד מחולקת לפי שלבי עיבוד הפעולה שחן :  
FETCH, DECODE, EXECUTE, DEMEMORY, WRITE BACK.

מפורט פה על שלבי הפעולה:

### :FETCH

בשלב זה נביא את הפקודה המתאימה מתוך ה- PC הנוכחי. במקביל, נחשב גם את ערך ה- PC למחזור הבא בעזרת שני MUX :

1. X-MUX ראשון – בוחר את כתובת ה- PC הבאה מבין :

o PC + 4 המשך רצף רגיל

o כתובת מטרה של JUMP


o כתובת מטרה של BRANCH


2. X-MUX שני – מקבל כקלט את הפלט של ה- X-MUX הראשון, ובוחר בין :

o ה- PC שנבחר ב- X-MUX הראשון

o כתובת היעד של פסיקה (Interrupt)

:FETCH של שלב ה- RTL





## : DECODE


בשלב זה נפרק את הפקודה שקיבלו מה PC לפי סוג הפקודה :


טבלת חלוקת רגיסטרים לפקודות :

Type	-31-	format (bits)					-0-
R	opcode (6)	rs (5)	rt (5)	rd (5)	shamt (5)	funct (6)	
I	opcode (6)	rs (5)	rt (5)		immediate (16)		
J	opcode (6)		address (26)				

את הרגיסטרים והקבועים שנוציא מהפקודה שקיבלו נעביר לשלב ה EXECUTE .  
בשלב זה גם נקבע את ערך ה GIE .

## : DECODE של שלב ה RTL





### : EXECUTE



בשלב זה המעבד מחשב את החישוב הנדרש מהפקודה, פעולות אРИתמטיות, לוגיות והזזה.  
במעבד SINGLE CYCLE כל ההוראה מתבצעת במחזור אחד, ולכן שלב ה- EX אחראי לחשב את התוצאה  
לפני המעבר לשלב ה- MEM או ל- WB.

### הפעולות שמתבצעות בשלב EX

1. חישוב כתובות ל זיכרון (Load/Store)

2. ביצוע חישוב אРИתמטי/לוגי (R-type / I-type)

### : EX שלב ה RTL





## שלב ה-Y : MEMORY

בשלב זה המעבד ניגש ל זיכרון לביצוע פעולות על ידי כתובת מתאימה לערך אותו נרצה להביא מהזיכרון  
ולהעיבר באופן מתאים לביצוע הפעולה המתבקשת.

את הגישה ל DTCM נבצע על ידי שימוש ב .altsyncram

: MEM של שלב ה RTL





:WB

שלב כתיבת הערך לזכרון או לרגיסטר המתאים.


:CONTROL

יחידה המעליה את כל קווי הבקרה הנדרשים לפניות התקינה של הפקודות במעבד לפי סוג הפקודה שצרכיה להתבצע.



## רכיבים פרימריים אליים:

### :BASIC TIMER



רכיב זה סופר על סמך עליות שעון של CLK השונה מ MCLK בעקבות חלוקה בערך קבוע DIV היוצר שעון איטי יותר בפקטור של 2, 4, 8 ..


רכיב זה מחזיק וגייסטר בקרה בו שמורים כל אותן הבקра הנדרשים לרכיב זה כמו CLR,HOLD וכו.. בכתובות ידוע מראש המוקצת ל.cgiיסטר זה .


הארכמים הנכנסים לרכיב זה הינם גם שמורים בכתבוב ידועה בזיכרון והם יהיו לנו המונחים של הרכיב שמייצרים את הגל הריבועי.

ברכיב זה יש מונה BTCNT המונה עד CCR0 ובהגעה ל 1 או CCR1 משטנה מוצאת PWM כל בעצם ניצור גל ריבועי.

בנוסף לרכיב זה יש אות המודיע על INTERRUPT על פי X המוגדר במתלה.


דיגרמת RTL של רכיב זה :





## :INTERRUPT CONTROLLER

*Handling interrupts from several sources:*





TYPE	Contents	Interrupt Source	Interrupt Flag	Interrupt Priority
00h	RESET	NMI		Highest
04h	UART status error	RXIFG		
08h	UART RX			
0Ch	UART TX	TXIFG		
10h	Basic Timer	BTIFG		
14h	KEY1	KEY1IFG		
18h	KEY2	KEY2IFG		
1Ch	KEY3	KEY3IFG		
20h	FIFOEMPTY			Lowest
24h	FIROUT	FIRIFG		

רכיב זה הינו רכיב בקרה האחראי על הפעיקות במעבד. רכיב זה תומך בפעיקות חיצונית שבאות מרכיבים פריפריאלים ומתעדפות לפני סדר חשיבות שהוגדר מראש. פסיקה מתבצעת כאשר יש בקשה לפעיקה וגם  $GIE = 1$ . כלומר מאופשרה קבלת פסיקה במערכת.

הסיגנל שמודיע על פסיקה הינו סיגנל IRQ, ואת הפעיקה שתתבצע נראית ב-IFG שזה לאחר בדיקת גם GIE.


בקבלת פסיקה MIPS מקבל בקשה לפסיקה ומחזיר ACK. לאחר קבלת PC ACK יקפוּ לכתובות המתאימה ל INTERRUPT לצורך ביצוע סט הפקודות הנדרשות.

של רכיב זה :




## :GPIO

הגדרת הפעולה של הרכיב :





כדי להוסיף ממשק למשתמש, הוספנו למערכת שימוש בכפتورים, מתגים, לדימס ונורות. כך שKEY0 מהווה ה INPUT RESET של המערכת ושאר הcpfטורים משתמשים ליצירת INTERRUPT. המתגים מהווים מערכות ועל הלדים נוכל להציג את תוצאות הפקודות המבוצעות במעבד.

דיאגרמת ה RTL של רכיב זה :



## נתיב קרייטי:

הנתיב הקרייטי של המערכת הוא נתיב ההתפסות הארוך ביותר בתוך המעבד.



הנתיב הקרייטי מחבר בין יחידות שלב ה Execute/Decode ועד לモודול Interrupt Controller ועוד למודול Execute/Decode. זה אומר שהשילוב של לוגיקת Interrupt ALU/Decode + לוגיקת IRQ, IRQ שמיירת PC כתיבה לרגייסטרים יצר עיקוב גדול במיוחד.

בעודים במיוחד עם Interrupt Controller החיבורים האלה לפעמים נהיים "עמוסים" בלוגיקה:

- הרבה MUXים.
- בדיקות תנאי לדוגמה IRQ, CLR\_IRQ, ENABLE.

- כתיבה/קריאה לרגיסטרים פנימיים.

כל זה נערך לנטייב לוגי ארוך שゾהו הנטייב הクリיטי.

הינו מושפרים את הנטייב הクリיטי על ידי מעבר ל'PIPELINE': חיצת המערכת על ידי רגיסטרים יגרום למערכת להתנהל לפי מחזור שעון מksamילי בין רגיסטרים. כלומר, חיצזה שכזו תגרום למחזור שעון להיות קצר יותר מאשר של מעבד ה-SINGLE CYCLE. כך, שלמרות שלכל פעולה יהיה יותר מחזורי שעון זמן התוכנית הכוללת יהיה קצר יותר מכיוון שהפעולות יעבדו במקביל.

בנוסף, הינו מנסה ליעיל את הנטייב הクリיטי של המערכת על מנת לצמצם Xilinxים לדוגמה.


### התדר המksamילי של המערכת הינו:

Slow 1100mV 85C Model Fmax Summary

Slow 1100mV 85C Model Fmax Summary				
	Fmax	Restricted Fmax	Clock Name	Note
1	16.2 MHz	16.2 MHz	PLL_ALL_C...ER divclk	
2	32.8 MHz	32.8 MHz	clock	
3	90.18 MHz	90.18 MHz	altera_reserved_tck	

### ניתוח תוצאות:

לאחר כתיבת קבצי VHDL העלונו את הקבצים לתוכנת QUARTUS שם הרצינו טסטים בעזרת TAP להלן הניתוח ביצועים של הטסטים שהרצינו.




### טסט 3 –

כפי שנitinן לעאות עבור טסט זה הגדרנו את הטריגר כעלית השעון של האינטראפט המגיע מהטี้ימר, בנקודת זו בה הביט ה-24 מתחפה עליה האינטראפט ובעקבותיו ניתן לראות כי ערך הלדים גדול ב-2 בעקבות שורת האינטראפט.


ניתן לראות כי הפעולה המבוצעת על פי שורת ה-instruction היא לולאה אינסופית עד אשר מגע האינטראפט

ומוציא לשגרה ובנוסח ניתן לראות את בקשת האינטראפט והמענה אליו בסיגנלים : INTA,INTR מגיבים בהתאם וקבעו IFG משתנה כך שנדלק הבית השלישי שמצוין את הטיפול באינטראפט מהטיימר.




טסטע – 2

בテスト זה הוצאנו גל מחזורי מהbakr על פי תדר שנקבע לפי האינטרפט, ניתן לראות כי מפעולות הלולאה האינסופית ישנה קפיצה לשגרת האינטרפט ותדר השעון משתנה לחצי מהשעון הרגיל (שלפנוי כן היה שמיינית). בunosf ניתן לראות את הסיגנלים הרלוונטיים לטיפול באינטרפט כמו INTA,INRT,IFG,NDA ונקבים בהתאם.



טסטע(GPIO) 2

ניתן לראות איך על פי טסט זה בכל איטרציה לאחר דילאי קופץ ערך הלדים והhex-ב-2 לפי ה-switch, ניתן לראות בתמונה זו את האיטרציה הראשונה ובגלל הדילאי ההגדול לא מופיעה איטרציה נוספת במסך.  
הטריגר נטפס בעזרת ה-reset.



## טסט 2 (GPIO)

ניתן לראות את הראשון בו מבצעת ספירה מוחזורת על גבי הלדים וה-HEX, בנוסף בטעט זה הורדנו את ערך הדילאי על מנת שנוכל לראות כמה שינויים שונים על גבי הרכיבים הפריפריאליים.