SQRT_inverse - algorytm szybkiego obliczania odwrotności pierwiastka

Leszek Błach Damian Brzeziński

2021

https://github.com/Haggs3/SDUP_InvSqrt

Spis treści

0	\mathbf{Alg}	orytm	3			
	0.1	Wstęp	3			
	0.2	Działanie algorytmu	3			
1	\mathbf{Alg}	Algorytm w postaci diagramu				
2	2 Model behawioralny algorytmu					
	2.1	Opis oraz listing algorytmu obliczania odwrotnego pierwiastka	8			
	2.2	Opis oraz listingi algorytmów mnożących	10			
	2.3	Opis oraz listing algorytmu odejmującego	16			
3	Stw	rorzenie modułu, określenie wejść/wyjść	19			
4	Tes	tbench modelu behawioralnego	20			
	4.1	Wstęp	20			
	4.2	Testbench oraz wyniki dla układu obliczającego odwrotność				
		pierwiastka	21			
	4.3	Testbench oraz wyniki dla układów mnożących	24			
	4.4	Testbench oraz wyniki dla układu odejmującego	29			
	4.5	Podsumowanie otrzymanych wyników	31			
5	Mo	del syntezowany algorytmu oraz jego testbench	32			
6	$\mathbf{A}\mathbf{X}$	I, Zynq	33			
7	Uru	chomienie na sprzęcie	35			
8	We	rsja potokowa układu	38			
	8.1	Wstęp	38			
	8.2	Algorytm z przetwarzaniem potokowym w postaci diagramu				
	8.3	Odwrotność pierwiastka				
		8.3.1 Układ				
		8.3.2 Testbench oraz wyniki				
	8.4	Układ inicjalizujący	45			
	8.5	Układ mnożący	47			
		8.5.1 Układ	47			
	0.0	8.5.2 Testbench oraz wyniki	52			
	8.6	Układ odejmujący	54 54			
		8.6.2 Testbench oraz wyniki	59			
	8.7	Podsumowanie uzyskanych wyników	59 61			
	(). [i oubumowalie uzybranych wymrow	OI			

8.8	AXI, Zynq	62
8.9	Uruchomienie na sprzęcie	64

0 Algorytm

0.1 Wstęp

Projekt opiera się o korzystanie istniejącego rozwiązania algorytmu do obliczania odwrotnego pierwiastka z zadanej liczby. Algorytm ten ma wiele praktycznych zastosowań (np. normalizacja długości wektora), ponieważ liczenie odwrotności pierwiastka w tradycyjny sposób zajmuje dużo czasu. Celem projektu jest zaimplementowanie tego algorytmu na układzie FPGA wchodzącego w skład Zynq Evaluation and Development Kit, z wykorzystaniem oprogramowania Xilinx Vivado 2018.3.

0.2 Działanie algorytmu

W normalnej sytuacji, aby policzyć odwrotny pierwiastek z danej liczby, trzeba go po prostu obliczyć używając następującego kodu:

float y = 1 / sqrt(x);

Kod ten jednak jest bardzo nieoptymalny w swojej szybkości działania. Twórcy gry Quake Arena stworzyli algorytm, który pozwolił zacznie przyśpieszyć tę operację. Jeżeli policzymy logarytm o podstawie 2 z odwrotności pierwiastka otrzymamy:

$$\log_2\left(\frac{1}{\sqrt{y}}\right) = \log_2\left(y^{-\frac{1}{2}}\right) = -\frac{1}{2}\log_2\left(y\right) \tag{0.1}$$

Wartość zmiennej typu floating point zapisana jest na 32 bitach w postaci:

[31] - bit znaku [S]

[30:23] - eksponenta [E]

[22:0] - mantysa [M]

Wartość liczby zapisanej w tym formacie obliczana jest jako:

$$(-1)^S \cdot \left(1 + \frac{M}{2^{23}}\right) \cdot 2^{E-127} \tag{0.2}$$

Wykorzystując przybliżenie $\log_2(1+x) \approx x + \mu$ dla x < 1, gdzie μ to współczynnik korygujący błąd przybliżenia, oraz zakładając, że x > 0 oraz obliczając logarytm o podstawie 2 z tej wartości otrzymujemy:

$$\log_2\left(\left(1 + \frac{M}{2^{23}}\right) \cdot 2^{E-127}\right) = \log_2\left(1 + \frac{M}{2^{23}}\right) + E - 127 \approx \frac{M}{2^{23}} + \mu + E - 127 \quad (0.3)$$

```
float Q_rsqrt( float number )
       {
2
                long i;
                float x2, y;
                const float threehalfs = 1.5F;
                x2 = number * 0.5F;
                  = number;
                  = * ( long * ) &y;
                                                             // evil floating point bit level hacking
9
                  = 0x5f3759df - (i >> 1);
                                                             // what the duck?
10
                  = * ( float * ) &i;
11
                  = y * ( threehalfs - ( x2 * y * y ) ); // 1st iteration
12
                    = y * (threehalfs - (x2 * y * y)); // 2nd iteration, this can be removed
       //
13
                return y;
       }
16
```

Listing 1: Pierwotna implementacja algorytmu do obliczania odwrotności pierwiastka


Przekształcając to równanie otrzymamy:


$$\frac{1}{2^{23}}\left(M + 2^{23} \cdot E\right) + \mu - 127\tag{0.4}$$


Wartość $M+2^{23}\cdot E$ jest reprezentacją bitową dodatniej liczby w formacie floating point. Zatem reprezentacja bitowa liczby zmiennoprzecinkowej jest jej przeskalowanym logarytmem.

W kodzie przedstawionym wyżej przedstawiono oryginalny algorytm z gry Quake Arena. W 9 linii bitowa reprezentacja liczby zmiennoprzecinkowej zostaje przekonwertowana na zmienną typu long. W 10 linii następuje operacja przedstawiona w równaniu (0.1): – (i >> 1) to zanegowana reprezentacja bitowa danej liczy zmiennoprzecinkowej podzielona przez 2. Liczba heksadecymalna 0x5f3759df to obliczona wartość o którą trzeba przeskalować logarytm. W 11 linii następuje konwersja odwrotna do liczby zmiennoprzecinkowej. W tym momencie jest już obliczona przybliżona wartość odwrotnego pierwiastka. W 12 i 13 linii wykonywane jest przybliżenie metodą Newtona. Mając równanie $f(y) = \frac{1}{y^2} - x$ oraz jego pochodną $f'(y) = \frac{-2}{y^3}$ można wyznaczyć kolejne przybliżenia wartości odwrotnego pierwiastka: $y_{n+1} = y_n \cdot (1.5 - \frac{x}{2}y^2)$. Wartość zmiennej y jest na tyle blisko dokładnej wartości, że wystarczy jedna iteracja metodą Newtona aby uzyskać zadowalający wynik.

1 Algorytm w postaci diagramu







Rysunek 1: Diagram algorytmu obliczającego odwrotność pierwiastka

2 Model behavioralny algorytmu

2.1 Opis oraz listing algorytmu obliczania odwrotnego pierwiastka

Model algorytmu do obliczania algorytmu z odwrotności pierwiastka składa się z modułów, które służą do odejmowania, mnożenia dwóch liczb oraz mnożenia dwóch liczb, w tym jednej podniesionej do kwadratu.

Algorytm ten posiada 4 wejścia - wejście zegara clk, reset rst, wejście sygnału start start oraz wejściową liczbę typu floating point float_in, oprócz tego układ ma dwa wyjścia - wyjście ready ready informujące, ze układ skoczył pracę oraz wyjściową liczbę zmiennoprzecinkową float_out, będąca odwrotnością pierwiastka kwadratowego z float_in:

$$\mathtt{float_out} = \frac{1}{\sqrt{\mathtt{float_in}}}$$

W nadrzędnym module zaimplementowany został algorytm detekcji błędów, którego zadaniem jest wykrywanie, czy z wejściowej liczby zmiennoprzecinkowej da się obliczyć odwrotność pierwiastka. W przypadku gdy na wejście podana zostanie liczba ujemna, zero, NaN, +inf lub -inf układ na wyjście podaje NaN.

Poszczególne moduły zostają uruchomione z użyciem sygnałów start/ready. Na wejście pierwszego modułu podawany jest sygnał start, który po skończeniu działania generuje sygnał ready, który jest sygnałem start dla kolejnego modułu.

Moduł invsqrt.v przygotowuje również wstępnie dane do dalszej obróbki, rozdziela wejściową liczbę zmiennoprzecinkową na eksponentę i mantysę - znak ze względu na obliczanie pierwiastka kwadratowego nie jest uwzględniany nigdzie oprócz sprawdzania poprawności danych wejściowych. Oprócz tego wejściowa liczba zostaje wstępnie podzielona na wartości x2 oraz y jak w oryginalnym algorytmie. Poniżej znajduje się implementacja układu w języku Verilog.

Listing 2: moduł invsqrt.v

```
timescale 1ns / 1ps

module invsqrt (clk, rst, start, float_in, float_out, ready);

input wire start;
input wire clk;
input wire rst;
input wire [31:0] float_in;

output wire [31:0] float_out;
```

```
output reg ready;
11
12
   wire [31:0] x2, y, mul_yyx2, sub_1d5_yyx2, fp;
13
   wire [22:0] M_in;
14
   wire [7:0] E_in_x2;
15
   wire rdy_1, rdy_2, rdy_3;
   wire [31:0] float_out_invsq;
17
   wire error;
18
   assign M_in = float_in[22:0];
   assign E_{in_x2} = float_{in_30:23} - 1;
^{21}
   assign x2 = \{1'b0, E_in_x2, M_in\};
22
   assign y = 32'h5f3759df - (float_in >> 1);
23
24
   assign error = ((float_in == 32'b0) || (float_in[30:23] == 8'hFF) ||
25
    assign float_out = (error == 1'b0) ? float_out_invsq : 32'h7FFFFFFF;
26
27
   float_sq_mul multiply_yyx2
                                     (clk, rst, start, y,
                                                                   x2, mul_yyx2,
    \rightarrow rdy_1);
   float_sub_1d5 subtract_1d5_yyx2 (clk, rst, rdy_1, mul_yyx2, sub_1d5_yyx2,
    \rightarrow rdy_2);
   float_mul
                  multiply_y_sub
                                     (clk, rst, rdy_2, y,
                                                                   sub_1d5_yyx2,
30

    float_out_invsq, rdy_3);

31
   always @(posedge clk)
32
        if(rst == 1'b1) begin
33
            ready <= 0;</pre>
34
        end else begin
35
            if (start == 1'b1) begin
36
                ready <= 0;
37
            end else if (rdy_3 == 1'b1) begin
38
                ready <= 1;</pre>
39
            end else begin
40
                ready <= ready;</pre>
41
42
            end
        end
    endmodule
```

2.2 Opis oraz listingi algorytmów mnożących

Matematycznie mnożenie liczb typu floating point można zapisać jako:

$$\left(1 + \frac{M_1}{2^{23}}\right) 2^{E_1 - 127} \cdot \left(1 + \frac{M_2}{2^{23}}\right) 2^{E_2 - 127}$$

Co po przemnożeniu daje nam:

$$2^{E_1 - 127 + E_2 - 127} \left(1 + \frac{M_1}{2^{23}} + \frac{M_2}{2^{23}} + \frac{M_1 \cdot M_2}{2^{46}} \right)$$

Jednak ze względu na złożoność powyższej operacji (trzy dodawania i mnożenie), działania na mantysach ograniczone zostały do:

$$\left(1 + \frac{M_1}{2^{23}}\right) \cdot \left(1 + \frac{M_2}{2^{23}}\right)$$

Gdzie występuje tylko jedno mnożenie (dodawanie 1 można zrealizować jako konkatenację bitów).

Moduły te opierają się o tę samą zasadę działania, z tym, ze moduł float_sq_mul.v zawiera w sobie dodatkowo obliczanie kwadratu z jednej z liczb wejściowych. Obydwa moduły mają taką samą ilość wejść i wyjść. Wejścia tak jak w module invsqrt: wejście zegara clk, reset rst, wejście sygnału start start, do tego wejściowe liczby do przemnożenia. W przypadku zwykłego układu mnożącego wejścia te to float_in_1 oraz float_in_2, ponieważ mnożenie jest naprzemienne i wejście nie ma znaczenia. W przypadku układu z podnoszeniem do kwadratu wejścia mają znaczenie - zostały nazwane bardziej sugestywnie - float_in_sq oraz float_in_mul.

Układy mnożące zostały zrealizowane jako maszyny stanów, które w swojej budowie mają znamiona układu pracującego potokowo - każda dana przechodzi przez każdy ze stanów maszyny, niezależnie od tego czy będzie na niej wykonywana operacja w danym kroku.

W układach mnożących wykorzystany został algorytm do mnożenia liczb zmiennoprzecinkowych. W algorytmie tym wartości eksponent po odjęciu offsetu zostają do siebie dodane (mnożenie dwóch potęg o takiej samej podstawie realizowane jako suma wykładników), a mantysy są przez siebie mnożone. W przypadku mnożenia dwóch liczb 23 bitowych końcowy wynik ma 47 bitów. W przedstawionym algorytmie wynik mnożenia determinuje, czy otrzymany wynik zostanie poprawiony. Jeżeli wartość najstarszego bitu wyniku mnożenia jest równa 1, wynik tego mnożenia jest dzielony przez dwa, a wartość eksponenty zostaje zwiększona o jeden.

W przypadku układu z zaimplementowanym podnoszeniem liczby do kwadratu w porównaniu do układu mnożącego występuje jedno mnożenie więcej - działania na eksponentach zostały zamknięte jako assign w którym eksponenta liczby

podniesionej do kwadratu to pierwotna eksponenta przesunięta o jedno miejsce w lewo (odpowiednik mnożenia przez dwa).

Pozostałe kroki odbywają się jak w normalnym algorytmie do mnożenia (mnożenie mantys, sprawdzenie przepełnienia). W algorytmie zaimplementowane jest również zaokrąglanie liczb - jeżeli pierwszy z odrzuconych po mnożeniu bitów jest równy 1, wartość mantysy zostaje zwiększona o jeden (zaokrąglanie do najbliższej liczby). Kod obydwu modułów został umieszczony poniżej:

Listing 3: moduł float_mul.v

```
`timescale 1ns / 1ps
2
   module float_mul (clk, rst, start, float_in_1, float_in_2, float_out, ready);
   input wire start;
5
   input wire clk;
6
   input wire rst;
   input wire [31:0] float_in_1;
   input wire [31:0] float_in_2;
10
   output reg [31:0] float_out;
   output reg ready;
12
13
   wire signed [7:0] E1, E2;
14
   reg signed [7:0] E;
15
   wire [22:0] M1, M2, M_trunc;
16
   reg [22:0] M;
17
   reg [47:0] M_mul;
18
   reg [1:0] state;
19
20
   localparam IDLE_MUL = 2'b00,
21
               OVERFLOW = 2'b01,
22
               ROUNDING = 2'b10,
23
               FINISH = 2'b11;
24
25
   assign E1 = float_in_1[30:23] - 127;
26
    assign E2 = float_in_2[30:23] - 127;
27
28
   assign M1 = float_in_1[22:0];
   assign M2 = float_in_2[22:0];
30
31
   assign M_trunc = M_mul[22:0];
```

```
33
34
    always @ (posedge clk)
         if(rst == 1'b1) begin
35
             float_out <= 32'b0;</pre>
36
             ready <= 1'b0;
37
              state <= IDLE_MUL;</pre>
38
             E <= 8'b0;
39
             M \le 23'b0;
40
             M_mul <= 48'b0;
41
         end else begin
              case(state)
43
                  IDLE_MUL: begin
44
                       E \leq E1 + E2;
45
                       ready <= 1'b0;
46
                       if (start == 1'b1) begin
47
                            M_mul \ll (\{1'b1, M1\} * \{1'b1, M2\});
48
                            state <= OVERFLOW;</pre>
49
                       end else begin
                            state <= IDLE_MUL;</pre>
                       end
52
                  end
53
                  OVERFLOW: begin
54
                       if (M_mul[47] == 1) begin
55
                            M_mul <= M_mul >> 1;
56
                            E \le E + 1;
57
                       end else begin
58
                            M_mul <= M_mul;</pre>
                            E \leftarrow E;
60
61
                       state <= ROUNDING;</pre>
62
                  end
63
                  ROUNDING: begin
64
                       if(M_trunc[22] == 1) begin
65
                            M <= M_mul[45:23] + 1;</pre>
66
                       end else begin
67
                            M <= M_mul[45:23];</pre>
68
                       end
                       state <= FINISH;</pre>
70
                  end
71
                  FINISH: begin
72
                       float_out[30:0] <= {(E + 127), M};
73
                       float_out[31] <= 0;
74
```

Listing 4: moduł float_sq_mul.v

```
`timescale 1ns / 1ps
2
   module float_sq_mul (clk, rst, start, float_in_sq, float_in_mul, float_out,

    ready);

   input wire start;
5
   input wire clk;
   input wire rst;
   input wire [31:0] float_in_sq;
   input wire [31:0] float_in_mul;
   output reg [31:0] float_out;
11
   output reg ready;
12
13
   wire signed [7:0] E_sq, E_mul;
14
   wire signed [7:0] E_sq2;
15
   reg signed [7:0] E;
16
   wire [22:0] M_in_sq, M_in_mul, M_sq_trunc, M_mul_trunc;
   reg [22:0] M_sq_done, M;
   reg [47:0] M_mul, M_sq;
   reg [2:0] state;
20
21
   localparam IDLE_SQ = 3'b000,
22
               OVERLOWSQ = 3'b001,
23
               ROUNDSQ = 3'b010,
24
               MUL = 3'b011,
25
               OVERFLOWMUL = 3'b100,
26
               ROUNDMUL = 3'b101,
27
               FINISH = 3'b110;
29
   assign E_sq = float_in_sq[30:23] - 127;
30
   assign E_mul = float_in_mul[30:23] - 127;
```

```
assign E_sq2 = E_sq << 1;
32
33
    assign M_in_sq = float_in_sq[22:0];
34
    assign M_in_mul = float_in_mul[22:0];
35
36
    assign M_sq_trunc = M_sq[22:0];
37
    assign M_mul_trunc = M_mul[22:0];
38
39
    always @(posedge clk)
40
        if(rst == 1'b1) begin
             float_out <= 32'b0;</pre>
42
             E <= 8'b0;
43
             M_sq_done \le 23'b0;
44
             M \le 23'b0;
45
             M_mul <= 48'b0;
46
             M_sq <= 48'b0;
47
             ready <= 1'b0;
48
             state <= IDLE_SQ;</pre>
49
        end else begin
             case(state)
51
                  IDLE_SQ: begin
52
                      ready <= 1'b0;
53
                      if (start == 1'b1) begin
54
                           M_sq \leftarrow (\{1'b1, M_in_sq\} * \{1'b1, M_in_sq\});
55
                           state <= OVERLOWSQ;</pre>
56
                      end else
57
                           state <= IDLE_SQ;</pre>
                  end
                  OVERLOWSQ: begin
60
                      if (M_sq[47] == 1'b1) begin
61
                           M_sq \ll (M_sq >> 1);
62
                           E <= E_sq2 + E_mul + 1;</pre>
63
                      end else begin
64
                           M_sq <= M_sq;
65
                           E <= E_sq2 + E_mul;</pre>
66
67
                      end
                      state <= ROUNDSQ;</pre>
                  end
69
                  ROUNDSQ: begin
70
                       if(M_sq_trunc[22] == 1'b1)
71
                           M_sq_done \le M_sq[45:23] + 1;
72
                      else
73
```

```
M_sq_done <= M_sq[45:23];</pre>
 74
                         state <= MUL;</pre>
 75
                    end
 76
                    MUL: begin
 77
                         M_mul <= ({1'b1, M_sq_done} * {1'b1, M_in_mul});</pre>
 78
                         state <= OVERFLOWMUL;</pre>
 79
                    end
 80
                    OVERFLOWMUL: begin
 81
                         if (M_mul[47] == 1'b1) begin
                              M_mul <= (M_mul >> 1);
 83
                              E \le E + 1;
 84
                         end else begin
 85
                              M_mul <= M_mul;</pre>
 86
                              E \le E;
 87
 88
                         state <= ROUNDMUL;</pre>
 89
                    end
 90
                    ROUNDMUL: begin
 91
                         if(M_mul_trunc[22] == 1'b1)
 92
                              M <= M_mul[45:23] + 1;</pre>
 93
                         else
 94
                              M <= M_mul[45:23];</pre>
 95
 96
                         state <= FINISH;</pre>
 97
                    end
 98
                    FINISH: begin
 99
                         float_out[30:0] <= {(E + 127), M};</pre>
100
                         float_out[31] <= 0;</pre>
101
                         ready <= 1'b1;
102
                         state <= IDLE_SQ;</pre>
103
104
                    end
               endcase
105
          end
106
     endmodule
107
```

2.3 Opis oraz listing algorytmu odejmującego

Matematycznie działanie modułu można opisać jako:

$$\left(1 + \frac{M_1}{2^{23}}\right) 2^{E_1 - 127} - \left(1 + \frac{M_2}{2^{23}}\right) 2^{E_2 - 127}
\left(1 + \frac{M_1}{2^{23}}\right) 2^{E_1 - 127} - \left(1 + \frac{M_2}{2^{23}}\right) 2^{-a} \cdot 2^{E_1 - 127}
E_2 = E_1 - a
2^{E_1 - 127} \left[\left(1 + \frac{M_1}{2^{23}}\right) - \left(1 + \frac{M_2}{2^{23}}\right) 2^{-a}\right]$$

Układ odejmujący tak jak układy mnożące został zrealizowany w postaci maszyny stanów, ma on takie same wejścia i wyjścia jak moduł invsqrt, ze względu na fakt, iż przyjmuje tylko jedną liczbę na wejście: wejście zegara clk, reset rst, start start, wejściową liczbę typu floating point float_in, dwa wyjścia - wyjście ready ready oraz wyjściową liczbę zmiennoprzecinkową float_out, będąca wynikiem odjęcia float_in od wartości 1.5.

Operacja odejmowania została zrealizowana w oparciu o algorytm odejmowania liczb zmiennoprzecinkowych, w którym odejmowana liczba jest sprowadzana do takiej samej wartości eksponenty, z odpowiednim przesunięciem mantysy. W pierwszym kroku sprawdzane jest czy i o ile trzeba przesunąć wejściową liczbę. Sprawdzane jest tylko przesunięcie w zakresie od 0 do 3 bitów, ponieważ liczby otrzymywane w wyniku użycia algorytmu zamykają się w zakresie od 0.4 do 0.6 (w zakresie od 1 do 0.5 eksponenta jest równa -1, w zakresie 0.5 do 0.25 eksponenta jest równa -2. Sprawdzanie 3 bitu jest dodane w celu zabezpieczenia się przed skrajnymi przypadkami.

W stanie odejmowania na końcu dodane są trzy bity, których dodanie ma na celu przeciwdziałać utracie precyzji w trakcie wykonywania operacji odejmowania.

W stanie OVERFLOW sprawdzane jest, czy w wyniku odejmowania najstarszy bit mantysy ma wartość 1. Jeżeli nie, to wartość mantysy jest przesuwana o jeden w lewo, a wartość eksponenty zostaje zmniejszona o jeden. W następnym kroku wykonywana jest operacja zaokrąglania.

W układzie tym na wejście podawana jest tylko jedna odejmowana liczba, Kod modułu został zamieszczony poniżej.

Listing 5: moduł float_mul.v

4

^{1 `}timescale 1ns / 1ps
2 `define EXP_SHIFT 23
3 `define ROUND_SHIFT 3

```
module float_sub_1d5 (clk, rst, start, float_in, float_out, ready);
    input wire start;
    input wire clk;
   input wire rst;
   input wire [31:0] float_in;
10
11
   output reg [31:0] float_out;
^{12}
   output reg ready;
13
   wire [1:0] E_in;
   wire [7:0] E;
   reg [`EXP_SHIFT +`ROUND_SHIFT:0] M_in, M_sub, M_ov;
   reg [`EXP_SHIFT:0] M_rd;
18
   wire E_ov;
   reg [2:0] state;
20
   wire [22:0] M;
^{21}
22
   localparam IDLE = 3'b000,
               SUBTRACTION = 3'b001,
                OVERFLOW = 3'b010,
25
               ROUNDING = 3'b011,
26
               FINISH = 3'b100;
27
28
   assign E_in = float_in[24:23];
29
    assign M = float_in[22:0];
30
    assign E_ov = (M_sub[`EXP_SHIFT+`ROUND_SHIFT] == 1'b0) ? 1'b0 : 1'b1;
    assign E = \{7'b011_1111, E_ov\};
32
33
    always @(posedge clk)
34
        if(rst == 1'b1) begin
35
            float_out <= 32'b0;
36
            M_{in} \le 27'b0;
37
            M_sub \ll 27'b0;
38
            M_{ov} \le 27'b0;
39
            M_rd \le 24'b0;
40
            ready <= 1'b0;
41
            state <= IDLE;</pre>
        end else begin
43
            case(state)
44
                 IDLE: begin
45
                     ready <= 0;
46
```

```
if (start == 1'b1) begin
47
                            if (E_in == 2'b10)
48
                                 M_{in} \leftarrow ((\{1'b1, M, 3'b000\}) >> 1);
49
                            else if (E_in == 2'b01)
50
                                 M_{in} \leftarrow ((\{1'b1, M, 3'b000\}) >> 2);
51
                            else
52
                                 M_in <= M_in;</pre>
53
                            state <= SUBTRACTION;</pre>
54
                       end else begin
                            state <= IDLE;</pre>
56
                       end
57
                   end
58
                   SUBTRACTION: begin
59
                       M_sub \le (\{1'b1, 23'h40_0000, 3'b000\}) - M_in;
60
                       state <= OVERFLOW;</pre>
61
                   end
62
                   OVERFLOW: begin
63
                       if (M_sub[`EXP_SHIFT+`ROUND_SHIFT] == 1'b0)
                            M_ov <= M_sub << 1;</pre>
                       else
66
                            M_ov <= M_sub;
67
                       state <= ROUNDING;</pre>
68
                   end
69
                   ROUNDING: begin
70
                       if (M_ov[`ROUND_SHIFT-1] == 1'b1)
71
                            M_rd <= M_ov[`EXP_SHIFT+`ROUND_SHIFT:`ROUND_SHIFT] + 1;</pre>
72
                       else
                            M_rd <= M_ov[`EXP_SHIFT+`ROUND_SHIFT:`ROUND_SHIFT];</pre>
74
                       state <= FINISH;</pre>
75
                   end
76
                   FINISH: begin
77
                       float_out[30:0] <= {E, M_rd[22:0]};
78
                       float_out[31] <= 0;
79
                       ready <= 1'b1;
80
                       state <= IDLE;</pre>
81
                   end
83
              endcase
         \quad \text{end} \quad
84
    endmodule
85
```

3 Stworzenie modułu, określenie wejść/wyjść

Układ posiada następujące wejścia: clk, rst, start, float_in oraz wyjścia float_out i ready. Sygnał clk to wejście zegara, rst to wejście sygnału reset, a sygnał start rozpoczyna pracę układu. Wejściowymi danymi w układzie jest 32 bitowa wartość float_in, będąca wejściową liczbą zmiennoprzecinkową.

```
input wire start;
input wire clk;
input wire rst;
input wire [31:0] float_in;
```

Obliczona wartość odwrotności pierwiastka pojawia się na 32 bitowym wyjściu float_out. Oprócz wyjściowej wartości liczbowej sygnał podaje sygnał ready informujący o tym, że układ zakończył pracę.

```
output wire [31:0] float_out;
output reg ready;
```

4 Testbench modelu behawioralnego

4.1 Wstęp

Wszystkie testbench'e zostały napisane w taki sposób, aby odczytywać dane z wektorów testowych oraz zapisywały wyniki wyjściowe do pliku tekstowego, przykładowa zawartość pliku sq_mul_in.tv:

```
.InSq _InMul _OutXpctd 3ea3d70a_3fc51eb8_3e217b0f 3e99999a_3fd851ec_3e1bc01a 3dfbe76d_404d70a4_3d46eb24 3f174bc7_3fddb22d_3f1ade50 3ea3d70a_3e99999a_3cfba882 3fc51eb8_3fd851ec_40804192 3dfbe76d_3dfbe76d_3af3e856 3dc49ba6_3fddb22d_3c835d98 3fd851ec_3fd851ec_409a7538 3fc51eb8_3fddb22d_4083718d
```

W każdym z wektorów testowych umieszczone zostały wejściowe wartości liczb zmiennoprzecinkowych oraz przewidywany wynik na wyjściu. Przewidywane rezultaty zostały zestawione w tabeli wraz z rzeczywistymi otrzymanymi wartościami, przedstawiona została również różnica jako wartość bezwzględna oraz moduł procentowej różnicy. Ze względu na znikomą czytelność wartości zapisanych jako liczby zmiennoprzecinkowe (np. 0.5 = 0.492799967527389) nie zostały one zamieszczone w tabelach z wynikami. W celu jak najdokładniejszego odczytu/porównania wyników na wyjściach układów wartości wyjściowe rzeczywiste i przewidywane zostały przekonwertowane z wartości bitowych na dziesiętne z wykorzystaniem \$bitstoshortreal, co pozwala na łatwe śledzenie i porównanie wyników na poziomie waveform'ów. Testbenche zostały napisane w języku SystemVerilog, dzięki czemu można było wykorzystać ww. funckję.

4.2 Testbench oraz wyniki dla układu obliczającego odwrotność pierwiastka

Testując nadrzędny moduł, oprócz wyników obliczanych jako odwrotność pierwiastka przetestowane zostały również wszystkie kombinacje, które powinny striggerować błąd, w tabeli 1 kolejne wartości 7FFFFFFF oznaczające NaN (Not a Number) to odpowiedź na wartości (hex): (00000000 - zero), (80000000 - reakcja na bit znaku), (7ffffffff - NaN), (7f800000 - +inf), (ff800000 - -inf), (c0a00000 - -5 - reakcja na liczbę ujemną). Testbench modułu został przedstawiony na listingu 6.

Listing 6: testbench invsqrt_tb.sv

```
`timescale 1ns / 1ps
1
2
   module invsqrt_tb(
   );
   logic clk, rst, start;
   logic [31:0] float_in;
   logic [31:0] float_out;
   logic ready;
10
   real out, out_expected;
11
12
   logic [31:0] float_out_expected;
   logic [65:0] testvectors [12:0];
   logic [31:0] vecnum;
15
   integer f;
16
17
   invsqrt invsqrt_TB(clk, rst, start, float_in, float_out, ready);
18
19
   initial
20
   begin
21
        $readmemh("path/invsq_in.tv", testvectors);
22
        f = $fopen("path/invsq_out.txt","w");
23
        clk <= 1'b0;
24
        vecnum <= 0;</pre>
25
        float_in = 32'b0;
26
        start = 1'b0;
27
        rst = 1'b1;
28
        #100
29
```

```
rst = 1'b0;
30
        #10
31
        start = 1'b1;
32
        #10;
33
        start = 1'b0;
34
   end
35
   always begin
36
        #5 clk <= ~clk;
37
        out = $bitstoshortreal(float_out);
38
        out_expected = $bitstoshortreal(float_out_expected);
40
    end
41
   always@(posedge ready)
42
   begin
43
        start = 1'b1;
44
        @(negedge ready);
45
        start = 1'b0;
46
47
    end
   always@(posedge start)
49
    begin
50
        vecnum = vecnum + 1;
51
        {float_in, float_out_expected} = testvectors[vecnum];
52
        $fwrite(f,"%h\n",float_out);
53
54
        if (vecnum == 14) begin
55
           $fclose(f);
56
           $stop;
57
        end
58
59
60
    end
61
   endmodule
```

Otrzymane oraz przewidywane wyniki przestawiono w tabeli poniżej, zgodnie z opisem znajdującym się we wstępie do rozdziału.

out val	should be	abs diff	% abs diff
7fffffff	7fffffff	0,00E+00	0,00E+00
3eff910f	3F000000	8,46E-04	1,69E-01
7fffffff	7fffffff	0,00E+00	0,00E+00
3f13ac3c	3f13cd3a	5,03E-04	8,72E-02
7fffffff	7fffffff	0,00E+00	0,00E+00
3ea1a191	3ea1e89b	5,42E-04	1,71E-01
7fffffff	7fffffff	0,00E+00	0,00E+00
3d9d4447	3d9d89d9	1,33E-04	1,73E-01
7fffffff	7fffffff	0,00E+00	0,00E+00
3fff910f	40000000	3,39E-03	1,69E-01
7fffffff	7fffffff	0,00E+00	0,00E+00
402eb3e1	402ed5ad	2,06E-03	7,55E-02
3cdc8a33	3cdcae63	1,73E-05	6,41E-02

Tabela 1: Porównanie wyników na wyjściu z przewidywanymi - moduł invsqrt.v

4.3 Testbench oraz wyniki dla układów mnożących

Testbenche wszystkich układów są napisane w analogiczny sposób jak testbench modułu invsqrt_tb.sv. Dane wejściowe pobierane z odpowiednich plików z wektorami testowymi, zapis do pliku oraz wykorzystanie funkcji \$bitstoshortreal do łatwiejszego śledzenia wyników. Pod kodem każdego z testbenchów, w postaci tabeli zostały przedstawione otrzymane dla danego modułu wyniki.

Listing 7: testbench float_mul_tb.sv

```
`timescale 1ns / 1ps
2
   module float_mul_tb(
   );
   logic clk, rst, start;
   logic [31:0] float_in_1;
   logic [31:0] float_in_2;
   logic [31:0] float_out;
10
   logic ready;
   real mul_module, mul_ideal;
13
   logic [31:0] float_out_exp;
14
   logic [95:0] testvectors [11:0];
15
   logic [31:0] vecnum;
16
   integer f;
17
18
   float_mul float_mul_TB(clk, rst, start, float_in_1, float_in_2, float_out,
19

    ready);

20
   initial
21
   begin
22
        $readmemh("path/mul_in.tv", testvectors);
23
        f = $fopen("path/mul_out.txt","w");
24
        vecnum <= 32'b0;</pre>
25
        clk <= 1'b1;
26
        float_in_1 <= 32'b0;
27
        float_in_2 <= 32'b0;
28
        start = 1'b0;
        rst = 1'b1;
        #5
```

```
rst = 1'b0;
32
        #5
        start = 1'b1;
34
        #10;
35
        start = 1'b0;
36
    end
37
   always begin
38
        #5 clk <= ~clk;
39
    end
40
41
    always@(posedge ready)
42
43
        vecnum = vecnum + 1;
44
        mul_module = $bitstoshortreal(float_out);
45
        mul_ideal = $bitstoshortreal($bitstoshortreal(float_in_1) *
46
        ⇔ $bitstoshortreal(float_in_2));
        start = 1'b1;
^{47}
        @(negedge ready);
        start = 1'b0;
    end
50
51
    always@(posedge start)
52
   begin
53
        {float_in_1 ,float_in_2, float_out_exp} = testvectors[vecnum];
54
        $fwrite(f,"%h\n",float_out);
55
56
        if (vecnum == 12) begin
57
           $fclose(f);
           $stop;
59
        end
60
    end
61
   endmodule
62
```

out val	should be	abs diff	% abs diff
3efc5047	3efc5048	2,98E-08	6,05E-06
4036ca58	4036ca58	0,00E+00	0,00E+00
3f01cac1	3f01cac1	0,00E+00	0,00E+00
3eca2729	3eca2728	2,98E-08	7,55E-06
3f8305b8	3f8305b8	0,00E+00	0,00E+00
3dc49ba6	3dc49ba6	0,00E+00	0,00E+00
3e5a261c	3e5b280f	9,84E-04	4,60E-01
40269100	40269100	0,00E+00	0,00E+00
3c77dfa1	3c77dfa0	9,31E-10	6,16E-06
3e2a4335	3e2a4335	0,00E+00	0,00E+00
4036ca58	4036ca58	0,00E+00	0,00E+00
402ab4b7	402ab4b7	0,00E+00	0,00E+00

Tabela 2: Porównanie wyników na wyjściu z przewidywanymi - moduł float_mul.v

Listing 8: testbench float_sq_mul_tb.sv

```
`timescale 1ns / 1ps
   module float_sq_mul_tb();
   logic clk, rst, start;
  logic [31:0] float_in_sq;
  logic [31:0] float_in_mul;
   logic [31:0] float_out;
   logic ready;
   real mul_module, mul_ideal;
   logic [31:0] float_out_exp;
   logic [95:0] testvectors [9:0];
   logic [31:0] vecnum;
14
   integer f;
15
16
   float_sq_mul float_sq_mul_TB(clk, rst, start, float_in_sq, float_in_mul,

    float_out, ready);

   initial
  begin
```

```
$readmemh("path/sq_mul_in.tv", testvectors);
21
        f = $fopen("path/sq_mul_out.txt","w");
22
        vecnum <= 32'b0;</pre>
23
        clk <= 1'b1;
24
        float_in_sq <= 32'b0;
25
        float_in_mul <= 32'b0;</pre>
26
        start = 1'b0;
27
        rst = 1'b1;
28
        #10
29
        rst = 1'b0;
        #5
        start = 1'b1;
32
        #10;
33
        start = 1'b0;
34
    end
35
   always begin
36
        #5 clk <= ~clk;
37
38
    end
39
    always@(posedge ready)
40
41
        vecnum = vecnum + 1;
42
        mul_module = $bitstoshortreal(float_out);
43
        mul_ideal = $bitstoshortreal($bitstoshortreal(float_in_sq) *
44
        ⇒ $bitstoshortreal(float_in_sq) * $bitstoshortreal(float_in_mul));
        start = 1'b1;
45
        @(negedge ready);
46
        start = 1'b0;
47
    end
48
49
    always@(posedge start)
50
    begin
51
        {float_in_sq ,float_in_mul, float_out_exp} = testvectors[vecnum];
52
        $fwrite(f,"%h\n",float_out);
53
54
        if (vecnum == 10) begin
55
           $fclose(f);
           $stop;
        end
58
    end
59
   endmodule
60
```

out val	should be	abs diff	% abs diff
3e217b0f	3e217b0f	0,00E+00	0,00E+00
3e1bc01b	3e1bc01a	1,49E-08	9,80E-06
3d46eb25	3d46eb24	3,73E-09	7,67E-06
3f1ade50	3f1ade50	0,00E+00	0,00E+00
3cfba883	3cfba882	1,86E-09	6,06E-06
40804192	40804192	0,00E+00	0,00E+00
3af3e857	3af3e856	1,16E-10	6,26E-06
3c82c2fa	3c835d98	7,37E-05	4,60E-01
409a7539	409a7538	4,77E-07	9,88E-06
4083718d	4083718d	0,00E+00	0,00E+00

Tabela 3: Porównanie wyników na wyjściu z przewidywanymi - moduł float_sq_mul.v

4.4 Testbench oraz wyniki dla układu odejmującego

Listing 9: testbench float_sub_1d5_tb.sv

```
`timescale 1ns / 1ps
2
   module invsqrt_tb(
   );
   logic clk, rst, start;
   logic [31:0] float_in;
   logic [31:0] float_out;
   logic ready;
   real out, out_expected;
11
12
   logic [31:0] float_out_expected;
   logic [65:0] testvectors [12:0];
   logic [31:0] vecnum;
   integer f;
16
17
   invsqrt invsqrt_TB(clk, rst, start, float_in, float_out, ready);
18
19
   initial
20
   begin
21
        $readmemh("path/invsq_in.tv", testvectors);
22
        f = $fopen("path/invsq_out.txt","w");
        clk <= 1'b0;
24
        vecnum <= 0;</pre>
25
        float_in = 32'b0;
26
        start = 1'b0;
27
        rst = 1'b1;
28
        #100
29
        rst = 1'b0;
        #10
31
        start = 1'b1;
        #10;
33
        start = 1'b0;
34
   end
35
   always begin
36
        #5 clk <= ~clk;
37
        out = $bitstoshortreal(float_out);
38
```

```
out_expected = $bitstoshortreal(float_out_expected);
40
    \quad \text{end} \quad
41
    always@(posedge ready)
42
    begin
43
         start = 1'b1;
44
         @(negedge ready);
^{45}
         start = 1'b0;
46
    end
48
    always@(posedge start)
49
50
         vecnum = vecnum + 1;
51
         {float_in, float_out_expected} = testvectors[vecnum];
52
         $fwrite(f,"%h\n",float_out);
53
         if (vecnum == 14) begin
55
            $fclose(f);
            $stop;
         end
58
59
    \quad \text{end} \quad
60
61
    endmodule
62
```

out val	should be	abs diff	% abs diff
3f8cccd	3f8ccccd	0,00E+00	0,00E+00
3f8cbc6b	3f8cbc6a	1,19E-07	1,08E-05
3f8cac08	3f8cac08	0,00E+00	0,00E+00
3f8c9ba6	3f8c9ba6	0,00E+00	0,00E+00
3f8c8b44	3f8c8b44	0,00E+00	0,00E+00
3f8c7ae1	3f8c7ae1	0,00E+00	0,00E+00
3f8c6a7f	3f8c6a7f	0,00E+00	0,00E+00
3f8c5a1d	3f8c5a1d	0,00E+00	0,00E+00
3f8c49ba	3f8c49ba	0,00E+00	0,00E+00
3f8c3958	3f8c3958	0,00E+00	0,00E+00

Tabela 4: Porównanie wyników na wyjściu z przewidywanymi - moduł fp_sub_1d5.v

4.5 Podsumowanie otrzymanych wyników

Wśród wyników wszystkich pod modułów można zauważyć, że ich pokrycie w przewidywanymi wynikami jest bardzo duże - największy procentowy błąd spośród otrzymanych wyników to 0,46% w przypadku mnożenia bardzo małych liczb - otrzymane 0.213036000728607 przy przewidywanym 0.214019998908042 w przypadku układu float_mul, skutkujące błędem na poziomie 0.46%, oraz skutkujące takim samym błędem wynik mnożenia z podnoszeniem do kwadratu - otrzymana wartość: 0,0159621126949787, przewidywana wartość: 0,0160358399152755. W przypadku nadrzędnego modułu obliczającego odwrotność pierwiastka wszystkie wyniki obarczone są błędem w zakresie od 0.064% do 0.1725%. Układ reaguje poprawnie na wszystkie kombinacje, które powinny zakończyć się errorem i podaniem na wyjście wartości NaN.

5 Model syntezowany algorytmu oraz jego testbench

Moduły napisane jako modułu behawioralne są również modelami syntezowalnymi, nie ma więc potrzeby przedstawiania wyników dla nich jeszcze raz.

6 AXI, Zynq

Tworząc układ obliczający odwrotność pierwiastka jako moduł wykorzystujący AXI Lite. Schemat blokowy składa się z bloku procesora Zynq, układu obsługującego reset procesora, modułu AXI Interconnect oraz moduł invsqrt.

Podczas syntezy oraz implementacji układów wykorzystano następującą ilość zasobów układu:


Resource	Utilization	Available	Utilization %
LUT	207	53200	0.39
FF	332	106400	0.31
DSP	6	220	2.73

Tabela 5: Zużycie zasobów - synteza

Resource	Utilization	Available	Utilization %
LUT	208	53200	0.39
FF	332	106400	0.31
DSP	6	220	2.73

Tabela 6: Zużycie zasobów - implementacja

Podczas implementacji udało się zmniejszyć zużycie o jedną tablicę LUT. Procentowo najwięcej zajmowanych jest układów mnożących (2.73%)



Rysunek 2: Block diagram układu invsqrt

7 Uruchomienie na sprzęcie

W celu uruchomienia układu na sprzęcie napisany został kod, w którym została zaimplementowana pierwotna funkcja obliczająca odwrotność pierwiastka wykorzystana do porównania wyników oraz funkcja mająca za zadanie obliczyć ten pierwiastek z wykorzystaniem funkcji sprzętowej oraz pierwowzorem, wraz z ustawieniem odpowiednich bitów w wewnętrznych rejestrach modułu. Poniżej przedstawiono kod funkcji main oraz kod funkcji InvSqrt_Calculate.

Listing 10: funkcja InvSqrt_calculate oraz funkcja main dla invsqrt

```
static float InvSqrt_Calculate(float number)
2
            u32 result_u32;
3
            float result_f;
            INVSQRT_mWriteReg(INVSQRT_BASEADDR, INVSQRT_INPUT_REG, *(u32*)&number);
            INVSQRT_mWriteReg(INVSQRT_BASEADDR, INVSQRT_START_REG, 1);
            while(INVSQRT_mReadReg(INVSQRT_BASEADDR, INVSQRT_READY_REG) == 0);
            result_u32 = INVSQRT_mReadReg(INVSQRT_BASEADDR, INVSQRT_OUTPUT_REG);
            result_f = *(float*)&result_u32;
            return result_f;
10
   }
11
12
   int main()
13
   {
14
            init_platform();
15
            const float test_vector[ARRAY_LENGTH] = {
16
                             1.0, 2.0, 3.0, 4.0, 16.0, 256.0, NAN, INFINITY,
17
                              \rightarrow 1000000.0, -1.0, -2.0, -0.5, 0.5, 0.25, 0.125, 0.1,
                                0.000001, 0.0
            };
18
19
            float hw_result[ARRAY_LENGTH];
20
            float sw_result[ARRAY_LENGTH];
21
            xil_printf("\r\n--- Inverse Square Root Test start ---\r\n");
23
24
            for(u8 i = 0; i < ARRAY_LENGTH; i++) {</pre>
25
                     sw_result[i] = Q_rsqrt(test_vector[i]);
26
                    hw_result[i] = InvSqrt_Calculate(test_vector[i]);
27
            }
28
29
```

```
//
               Xil_DCacheDisable();
30
31
32
             * Test finished, check data
33
34
             float in, hw, sw;
35
             for (u8 i = 0; i < ARRAY_LENGTH; i++) {</pre>
36
                     in = test_vector[i];
37
                     hw = hw_result[i];
                     sw = sw_result[i];
39
                     printf("Input: %f,\tHW Output: %f,\tSW Result: %f,\tDifference:
40
                      \rightarrow %f \n", in, hw, sw, hw - sw);
            }
41
42
            xil_printf("\r\n--- Inverse Square Root Test finish ---\r\n");
43
44
             cleanup_platform();
45
            return 0;
46
   }
```

Na załączonym poniżej zrzucie ekranu przedstawione zostały wyniki użycia stworzonej funkcji. HW Output to wynik otrzymany na wyjściu układu, a SW Result to wynik otrzymany z wykorzystaniem oryginalnej funkcji.

```
COM6 - Tera Term VT
                                                                                                       ×
File Edit Setup Control Window Help
--- Inverse Square Root Test start ---
Input: 1.000000,
                         HW Output: 0.998307,
                                                  SW Result: 0.998307,
                                                                           Difference: 0.000000
Input: 2.000000,
                         HW Output: 0.706930,
                                                  SW Result: 0.706930,
                                                                           Difference: 0.000000
Input: 3.000000,
                         HW Output: 0.576847,
                                                  SW Result: 0.576847,
                                                                           Difference: 0.000000
                         HW Output: 0.499154,
Input: 4.000000.
                                                  SW Result: 0.499154,
                                                                           Difference: 0.000000
Input: 16.000000.
                         HW Output: 0.249577,
                                                  SW Result: 0.249577,
                                                                           Difference: 0.000000
Input: 256.000000.
                                                  SW Result: 0.062394,
                         HW Output: 0.062394,
                                                                           Difference: 0.000000
                HW Output: nan, SW Result: nan, Difference: nan
Input: nan.
                HW Output: nan, SW Result: -inf,
Input: inf.
                                                          Difference: nan
Input: 1000000.000000,
                        HW Output: 0.000998,
                                                  SW Result: 0.000998.
                                                                           Difference: 0.000000
Input: -1.000000,
                         HW Output: nan, SW Result: inf, Difference: nan
Input: -2.000000.
                         HW Output: nan, SW Result: inf, Difference: nan
Input: -0.500000,
                         HW Output: nan, SW Result: nan, Difference: nan
Input: 0.500000,
                         HW Output: 1.413860,
                                                  SW Result: 1.413860,
                                                                           Difference: 0.000000
Input: 0.250000,
                         HW Output: 1.996614,
                                                  SW Result: 1.996614,
                                                                           Difference: 0.000000
Input: 0.125000,
                         HW Output: 2.827720,
                                                  SW Result: 2.827720,
                                                                           Difference: 0.000000
Input: 0.100000,
                         HW Output: 3.157232,
                                                  SW Result: 3.157232,
                                                                           Difference: 0.000000
Input: 0.000001,
                         HW Output: 999.210449,
                                                 SW Result: 999.210449,
                                                                           Difference: 0.000000
Input: 0.000000,
                        HW Output: nan, SW Result: 19817753709685768192.000000, Difference: nan
--- Inverse Square Root Test finish ---
```


Rysunek 3: Wyniki otrzymane na sprzęcie - screenshot z konsoli


8 Wersja potokowa układu


8.1 Wstęp

W tym rozdziałe opisany zostanie układ w wersji pipeline. W poszczególnych podrozdziałach zostaną poruszone poszczególne tematy poruszane w poprzednich rozdziałach, każdy z bloków funkcjonalnych wchodzących w skład układu z przetwarzaniem potokowym został opisany w osobnym podrozdziale. Podrozdziały te zawierają kod opisujący moduł, oraz testbench i wyniki jego użycia jeżeli takowe istnieją.

8.2 Algorytm z przetwarzaniem potokowym w postaci diagramu







8.3 Odwrotność pierwiastka

W układzie obliczającym odwrotność pierwiastka w wersji potokowej główny moduł składa jedyne wszystkie moduły w całość, bezpośrednio w nim nie dzieje się nic. W układzie z przetwarzaniem potokowym w porównaniu do poprzedniej wersji error handling, ze względu na sposób działania układu został zrealizowany w inny sposób - flaga błędu jest przekazywana pomiędzy poszczególnymi modułami do samego końca, gdzie układ reaguje w odpowiedni sposób na jej stan.

8.3.1 Układ

Listing 11: moduł float_mul.v

```
`timescale 1ns / 1ps
1
2
   module invsqrt_pipeline (clk, rstn, backprn, valid, float_in, float_out, ready);
   input wire clk;
   input wire rstn;
   input wire valid;
   input wire [31:0] float_in;
   input wire backprn;
10
   output wire [31:0] float_out;
11
   output wire ready;
12
13
   wire [30:0] y [0:3];
14
   wire [30:0] x2, x2y, x2yy, sub_x2yy;
   wire valid_p [0:3];
   wire error[3:0];
17
18
   assign float_out[31] = 1'b0;
19
20
   invsqrt_pipe_init invsqrt_pipe_init (clk, rstn, backprn, valid,
                                                                            float_in,
21

    x2, y[0], valid_p[0], error[0]);
   fp_mul_pipe
                      mul_pipe_x2y
                                         (clk, rstn, backprn, valid_p[0], x2, y[0],
    \rightarrow x2y, y[1], valid_p[1], error[0], error[1]);
   fp_mul_pipe
                      mul_pipe_x2yy
                                         (clk, rstn, backprn, valid_p[1], x2y, y[1],

    x2yy, y[2], valid_p[2], error[1], error[2]);
                                         (clk, rstn, backprn, valid_p[2], x2yy, y[2],
   fp_sub_1d5_pipe
                      sub_1d5_pipe

    sub_x2yy, y[3], valid_p[3], error[2], error[3]);
```

8.3.2 Testbench oraz wyniki

Testbenche układów z przetwarzaniem potokowym wyglądają podobnie do tych dla układów nie mających pipeline'ingu. Ze względu na potokowe działanie wszystkie wejścia i wyjścia zmieniają stan co cykl zegara a nie w momencie pojawienia się sygnału start/ stop.

Listing 12: moduł invsqrt_pipeline_tb.sv

```
`timescale 1ns / 1ps
   module invsqrt_pipeline_tb(
3
        );
5
   real out, out_expected;
   logic clk, ce;
   logic [31:0] fp_in;
   logic [30:0] float_out;
   logic ready;
11
   logic rstn, backprn;
12
13
   logic [31:0] float_out_expected;
14
   logic [65:0] testvectors [12:0];
   logic [31:0] vecnum;
   integer f;
17
   invsqrt_pipeline invsqrt_pipelineTB(clk, rstn, backprn, ce, fp_in[31:0],

    float_out, ready);

20
   initial
21
   begin
22
        $readmemh("invsq_pipe_in.tv", testvectors);
23
        f = $fopen("invsq_pipe_out.txt","w");
24
        rstn <= 1;
25
        backprn <= 1;</pre>
26
```

```
vecnum <= 0;</pre>
27
        ce = 0;
        clk <= 1'b1;
29
        #10
30
        rstn <= 0;
31
        #130
32
        rstn <= 1;
33
        fp_in <= 0;
34
        @(negedge clk);
35
        {fp_in, float_out_expected} = testvectors[vecnum];
        vecnum = vecnum + 1;
        ce = 1'b1;
38
        repeat(10) @(posedge clk);
39
        ce = 1'b0;
40
        repeat(5) @(posedge clk);
41
        ce = 1'b1;
42
    end
43
    always begin
        #5 clk <= ~clk;
    end
46
47
    always@(posedge clk)
48
    begin
49
50
        out <= $bitstoshortreal({1'b0, float_out});</pre>
51
        out_expected = $bitstoshortreal(float_out_expected);
52
        $fwrite(f,"%h\n",float_out);
        if (ce == 1'b1) begin
55
             {fp_in, float_out_expected} = testvectors[vecnum];
56
             vecnum = vecnum + 1;
57
        end
58
59
        if (vecnum == 35) begin
60
           $fclose(f);
61
           $stop;
        end
    end
64
65
   endmodule
66
```

out val	should be	abs diff	% abs diff
7fffffff	7ffffff	0,00E+00	0,00E+00
3eff910f	3F000000	8,46E-04	1,69E-01
7fffffff	7fffffff	0,00E+00	0,00E+00
3f13ac3c	3f13cd3a	5,03E-04	8,72E-02
7fffffff	7fffffff	0,00E+00	0,00E+00
3ea1a191	3ea1e89b	5,42E-04	1,71E-01
7fffffff	7fffffff	0,00E+00	0,00E+00
3d9d4447	3d9d89d9	1,33E-04	1,73E-01
7fffffff	7fffffff	0,00E+00	0,00E+00
3fff910f	40000000	3,39E-03	1,69E-01
7fffffff	7fffffff	0,00E+00	0,00E+00
402eb3e1	402ed 5 ad	2,06E-03	7,55E-02
3cdc8a33	3cdcae63	1,73E-05	6,41E-02

Tabela 7: Porównanie wyników na wyjściu z przewidywanymi - moduł invsqrt_pipeline.v

8.4 Układ inicjalizujący

Układ ten to prosty układ mający za zadanie przyjąć dane wejściowe i wstępnie je przygotować do dalszych operacji. W układzie tym również jest generowana flaga błędu, przekazywana na resztę układu.

Listing 13: moduł invsqrt_pipe_init.v

```
`timescale 1ns / 1ps
2
   module invsqrt_pipe_init (clk, rstn, backprn, valid, number, x2, y, ready,

    error_out);

   input wire clk;
   input wire rstn;
   input wire valid;
   input wire [31:0] number;
   input wire backprn;
10
   output reg [30:0] x2;
11
   output reg [30:0] y;
   output reg ready;
   output reg error_out;
14
15
```

```
wire [22:0] M_in;
   wire [7:0] E_in_x2;
   wire [30:0] num_shifted;
   wire error;
19
20
    assign M_in = number[22:0];
21
    assign E_{in}x2 = number[30:23] - 1;
22
    assign num_shifted = (number >> 1);
23
24
   assign error = ((number == 31'h00000000) || (number[30:23] == 8'hFF)||
    26
    always @(posedge clk) begin
27
        if(rstn == 1'b0) begin
28
            ready <= 0;
29
            error_out <= 0;
30
        end else begin
31
            if(backprn == 1'b0) begin
32
33
                y \ll y;
                x2 \ll x2;
                ready <= ready;</pre>
35
                 error_out <= error_out;</pre>
36
            end else begin
37
                 if(valid == 1'b1) begin
38
                     y <= 32'h5f3759df - num_shifted;</pre>
39
                     x2 <= {E_in_x2, M_in};</pre>
40
                     ready <= 1;
41
                     error_out <= error;</pre>
42
                 end else begin
43
                     y \ll y;
44
                     x2 <= x2;
45
                     ready <= 0;</pre>
46
                     error_out <= 0;</pre>
47
                 end
48
            end
49
        end
51
    end
52
   endmodule
```

8.5 Układ mnożący

8.5.1 Układ

W przypadku układu z pipeline'ingiem nie ma podziału na układ mnożący i układ mnożący z podnoszeniem do kwadratu - te trzy operacje mnożenia wcześniej zamknięte w dwóch blokach w obecnej wersji są zamknięte jako trzykrotne użycie układu mnożącego. Układ sam w sobie został podzielony na dwa moduły - moduł obliczający wynik mnożenia oraz moduł korygujący wyjściowy wynik. Kod wszystkich modułów został przedstawiony poniżej.

Listing 14: moduł fp_mul_pipe.v

```
`timescale 1ns / 1ps
   module fp_mul_pipe (clk, rstn, backprn, valid, float_in_1, float_in_2, float_out,
      float_out_delay, ready, error_in, error_out);
   parameter END = 0;
   input wire clk;
5
   input wire rstn;
   input wire valid;
   input wire [30:0] float_in_1;
   input wire [30:0] float_in_2;
   input wire error_in;
12
   input wire backprn;
   output wire [30:0] float_out;
13
   output wire [30:0] float_out_delay;
14
   output wire ready;
15
   output wire error_out;
16
17
   wire [47:0] M_mul;
   wire signed [7:0] E_mul;
   wire [30:0] float_delay;
   wire valid_p;
21
   wire error_mid;
22
23
   fp_mul_multiply_pipe multiply(clk, rstn, backprn, valid, float_in_1, float_in_2,
24

    float_delay, M_mul, E_mul, valid_p, error_in, error_mid);

   fp_mul_correction_pipe #(END) correction(clk, rstn, backprn, valid_p, M_mul,
    - E_mul, float_delay, float_out, float_out_delay, ready, error_mid, error_out);
   endmodule
```

Listing 15: moduł fp_mul_multiply_pipe.v

```
`timescale 1ns / 1ps
1
2
   module fp_mul_multiply_pipe (clk, rstn, backprn, valid, float_in_1, float_in_2,

    float_out_2, M_mul, E_mul, ready, error_in, error_out);

    input wire clk;
    input wire rstn;
    input wire valid;
    input wire [30:0] float_in_1;
    input wire [30:0] float_in_2;
   input wire error_in;
10
11
   input wire backprn;
^{12}
   output reg [30:0] float_out_2;
13
   output reg [47:0] M_mul;
   output reg signed [7:0] E_mul;
15
   output reg ready;
16
   output reg error_out;
17
18
   wire signed [7:0] E1, E2, Etmp1, Etmp2;
19
   wire [22:0] M1, M2;
20
21
   assign E1 = float_in_1[30:23] - 127;
22
    assign E2 = float_in_2[30:23] - 127;
23
    assign M1 = float_in_1[22:0];
25
    assign M2 = float_in_2[22:0];
26
27
    always @(posedge clk) begin
28
        if(rstn == 1'b0) begin
29
            ready <= 1'b0;
30
            error_out <= 1'b0;</pre>
31
        end else begin
            if(backprn == 1'b0) begin
33
                 float_out_2 <= float_out_2;</pre>
34
                 M_mul <= M_mul;</pre>
35
                 E_mul <= E_mul;</pre>
36
                 ready <= ready;</pre>
```

37

```
error_out <= error_out;</pre>
38
39
              end else begin
                   if(valid == 1'b1) begin
40
                        float_out_2 <= float_in_2;
41
                        M_{mul} \leftarrow \{1'b1, M1\} * \{1'b1, M2\};
42
                        E_mul <= E1 + E2;</pre>
43
                        ready <= 1'b1;
44
                        error_out <= error_in;
45
                   end else begin
                        float_out_2 <= float_out_2;</pre>
                        M_mul <= M_mul;</pre>
48
                        E_mul <= E_mul;</pre>
49
                        ready <= 1'b0;
50
                        error_out <= 1'b0;</pre>
51
                   end
52
              end
53
         end
54
    end
    endmodule
```

Ze względu na fakt, iż moduł mnożący jest ostatnim modułem w torze obliczania odwrotności pierwiastka, został on sparametryzowany w taki sposób, aby w przypadku podania odpowiedniego parametru układ sprawdzał wartość wejściowego bitu błędu i w zależności od jego wartości podawał na wyjście obliczony wynik, jeżeli error == 0, w przeciwnym wypadku wyjściowym wynikiem jest 7FFFFFFF (NaN)

Listing 16: moduł fp_mul_correction_pipe.v

```
input wire signed [7:0] E_in_mul;
    input wire [30:0] float_in_2;
    input wire error_in;
13
    output reg error_out;
14
15
    input wire backprn;
16
    output reg [30:0] float_out_cor;
17
    output reg [30:0] float_out_2;
18
    output reg ready;
19
20
   wire [22:0] M_trunc, M_cor;
   wire overflow;
   wire signed [7:0] E_cor;
23
   reg [46:0] M_overflow;
24
   reg signed [7:0] E_overflow;
25
26
27
28
    generate begin
        if (END == 0) begin
29
            assign overflow = M_trunc[22];
30
            assign M_cor = M_overflow[45:23];
31
            assign E_cor = E_overflow + 127;
32
        end else begin
33
            assign overflow = (error_in == 0) ? M_trunc[22] : 1'b0;
34
            assign M_cor = (error_in == 0) ? M_overflow[45:23] : 23'hFFFFFF;
35
            assign E_cor = (error_in == 0) ? (E_overflow + 127) : 8'hFF;
36
        end
37
38
    end
    endgenerate
39
40
    assign M_trunc = M_overflow[22:0];
41
42
    always @(posedge clk) begin
43
        if(rstn == 1'b0) begin
44
            ready <= 1'b0;
45
            error_out <= 1'b0;
46
        end else begin
47
            if(backprn == 1'b0) begin
48
                 float_out_2 <= float_out_2;</pre>
49
                 ready <= ready;</pre>
50
                 error_out <= error_out;</pre>
51
                 float_out_cor <= float_out_cor;</pre>
52
```

```
end else begin
53
                  if(valid == 1'b1) begin
                       float_out_2 <= float_in_2;</pre>
55
                      ready <= 1'b1;
56
                       error_out <= error_in;</pre>
57
                      float_out_cor[30:23] <= E_cor;</pre>
58
                       if(overflow == 1'b1)
59
                           float_out_cor[22:0] <= M_cor + 1;</pre>
60
                       else
                           float_out_cor[22:0] <= M_cor;</pre>
62
                  end else begin
63
                       float_out_cor <= float_out_cor;</pre>
64
                       float_out_2 <= float_out_2;</pre>
65
                      ready <= 1'b0;
66
                       error_out <= 0;</pre>
67
                  end
68
             end
69
70
        end
71
    end
    always @* begin
73
        if(M_in_mul[47] == 1'b1) begin
74
             M_overflow = M_in_mul >> 1;
75
             E_overflow = E_in_mul + 1;
76
        end else begin
77
             M_overflow = M_in_mul;
78
             E_overflow = E_in_mul;
        end
80
    end
81
82
83
    endmodule
```

8.5.2 Testbench oraz wyniki

Listing 17: testbench fp_mul_pipe_tb.sv

```
`timescale 1ns / 1ps
1
2
   module float_mul_pipe_tb(
   );
   real out, out_expected;
   logic clk, valid, ready, error_in, error_out;
   logic [31:0] float_in_1, float_in_2;
   logic [30:0] float_out, float_out_delay;
10
   logic rstn, backprn;
11
12
   logic [31:0] float_out_exp;
   logic [99:0] testvectors [9:0];
   logic [31:0] vecnum;
   logic [3:0] error_4b;
   integer f;
17
18
   fp_mul_pipe #(1) float_mul_pipe_TB(clk,rstn, backprn, valid, float_in_1,
19

→ float_in_2, float_out, float_out_delay, ready, error_in, error_out);

20
   initial
21
   begin
22
        $readmemh("mul_pipe_in.tv", testvectors);
23
        f = $fopen("mul_pipe_out.txt","w");
24
        rstn <= 1'b1;
25
        backprn <= 1'b1;</pre>
26
        vecnum <= 32'b0;</pre>
27
        valid <= 1'b0;</pre>
28
        error_in <= 1'b0;</pre>
29
        float_in_1 <= 32'b0;
30
        float_in_2 <= 32'b0;
31
        clk <= 1'b1;
        #10;
33
        rstn <= 1'b0;
34
        #10;
35
        rstn <= 1'b1;
36
        #10;
37
```

```
{float_in_1 ,float_in_2, float_out_exp, error_4b} = testvectors[vecnum];
38
        vecnum <= vecnum + 1;</pre>
        error_in <= error_4b[0];</pre>
40
        valid = 1'b1;
41
    end
42
43
    always begin
44
        #5 clk <= ~clk;
^{45}
    end
46
47
    always@(posedge clk)
48
    begin
49
50
        out = $bitstoshortreal(float_out);
51
        out_expected = $bitstoshortreal($bitstoshortreal(float_in_1) *
52
        ⇔ $bitstoshortreal(float_in_2));
53
        if (valid == 1) begin
             {float_in_1 ,float_in_2, float_out_exp, error_4b} = testvectors[vecnum];
             vecnum <= vecnum + 1;</pre>
56
             error_in <= error_4b[0];</pre>
57
        end
58
59
        $fwrite(f,"%h\n",float_out);
60
61
        if (vecnum == 13) begin
62
           $fclose(f);
           $stop;
64
        end
65
    end
66
67
    endmodule
68
```

out val	should be	abs diff	% abs diff
3efc5047	3 efc 5048	2,98E-08	6,05E-06
3f01cac1	3f01cac1	0,00E+00	0,00E+00
3eca2729	3eca2728	2,98E-08	7,55E-06
3f8305b8	3f8305b8	0,00E+00	0,00E+00
3dc49ba6	3dc49ba6	0,00E+00	0,00E+00
40269100	40269100	0,00E+00	0,00E+00
3c77dfa1	3c77dfa0	9,31E-10	6,16E-06
3e2a4335	3e2a4335	0,00E+00	0,00E+00
4036ca58	4036 ca 58	0,00E+00	0,00E+00
402ab4b7	402ab4b7	0,00E+00	0,00E+00

Tabela 8: Porównanie wyników na wyjściu z przewidywanymi - moduł fp_mul_pipe.v

8.6 Układ odejmujący

8.6.1 Układ

Tak jak w przypadku układu mnożącego, układ odejmujący został podzielony na część obliczającą różnicę oraz układ korygujący wynik.

Listing 18: moduł float_1d5_sub_pipe.v

```
`timescale 1ns / 1ps
   `define EXP_SHIFT 23
   `define ROUND_SHIFT 3
   module fp_sub_1d5_pipe (clk, rstn, backprn, valid, float_in, float_in_delay,
     float_out, float_out_delay, ready, error_in, error_out);
   input wire clk;
   input wire rstn;
   input wire valid;
   input wire [30:0] float_in;
10
   input wire [30:0] float_in_delay;
11
   input wire error_in;
12
13
   input wire backprn;
14
   output wire [30:0] float_out;
  output wire [30:0] float_out_delay;
   output wire ready;
```

```
output wire error_out;
19
   wire [`EXP_SHIFT +`ROUND_SHIFT:0] M_sub;
20
   wire [30:0] float_delay;
21
   wire valid_p;
22
   wire error_mid;
23
24
                               subtract (clk, rstn, backprn, valid, float_in,
   fp_1d5_sub_subtract_pipe

    float_in_delay, M_sub, float_delay, valid_p, error_in, error_mid);

   fp_1d5_sub_correction_pipe correction(clk, rstn, backprn, valid_p, M_sub,
    -- float_delay, float_out, float_out_delay, ready, error_mid, error_out);
28
   endmodule
```

Listing 19: moduł fp_1d5_sub_subtract.v

```
`timescale 1ns / 1ps
    `define EXP_SHIFT 23
    `define ROUND_SHIFT 3
   module fp_1d5_sub_subtract_pipe (clk, rstn, backprn, valid, float_in,
     float_in_delay, M_sub, float_out_delay, ready, error_in, error_out);
   input wire clk;
   input wire rstn;
   input wire valid;
   input wire [30:0] float_in;
   input wire [30:0] float_in_delay;
   input wire error_in;
   input wire backprn;
14
   output reg [`EXP_SHIFT +`ROUND_SHIFT:0] M_sub;
15
   output reg [30:0] float_out_delay;
16
   output reg ready;
17
   output reg error_out;
18
19
   wire [1:0] E_in;
20
   reg [`EXP_SHIFT +`ROUND_SHIFT:0] M_in;
   wire [22:0] M;
23
   assign E_in = float_in[24:23];
```

```
assign M = float_in[22:0];
25
26
    always @(posedge clk) begin
27
        if(rstn == 1'b0) begin
28
             ready <= 1'b0;
29
             error_out <= 1'b0;</pre>
30
        end else begin
31
             if(backprn == 1'b0) begin
32
                  float_out_delay <= float_out_delay;</pre>
33
                  M_sub <= M_sub;</pre>
                  ready <= ready;</pre>
35
                  error_out <= error_out;</pre>
36
             end else begin
37
                  if(valid == 1'b1) begin
38
                       float_out_delay <= float_in_delay;</pre>
39
                       M_sub \ll ({1'b1, 23'h40_0000, 3'b000}) - M_in;
40
                       ready <= 1'b1;
41
                       error_out <= error_in;</pre>
42
                  end else begin
                       float_out_delay <= float_in_delay;</pre>
44
                       M_sub <= M_sub;</pre>
45
                       ready <= 1'b0;
46
                       error_out <= 1'b0;</pre>
47
                  end
48
             end
49
        end
50
    end
51
52
    always @* begin
53
         if (E_in == 2'b10)
54
             M_{in} = (({1'b1, M, 3'b000}) >> 1);
55
        else if (E_in == 2'b01)
56
             M_{in} = (({1'b1, M, 3'b000}) >> 2);
57
        else
58
             M_{in} = \{1'b1, M, 3'b000\};
59
60
    end
    endmodule
```

Listing 20: moduł fp_1d5_sub_correction_pipe.v

```
`timescale 1ns / 1ps
    `define EXP_SHIFT 23
    `define ROUND_SHIFT 3
   module fp_1d5_sub_correction_pipe (clk, rstn, backprn, valid, M_sub,
     float_in_delay, float_out, float_out_delay, ready, error_in, error_out);
   input wire clk;
   input wire rstn;
   input wire valid;
   input wire [`EXP_SHIFT +`ROUND_SHIFT:0] M_sub;
10
   input wire [30:0] float_in_delay;
11
   input wire error_in;
^{12}
13
   input wire backprn;
   output reg [30:0] float_out;
15
   output reg [30:0] float_out_delay;
16
   output reg ready;
17
   output reg error_out;
18
19
   reg [`EXP_SHIFT +`ROUND_SHIFT:0] M_ov;
20
   wire E_ov;
   wire [7:0] E;
23
   assign E = \{7'b0111_111, E_{ov}\};
    assign E_ov = (M_sub[`EXP_SHIFT+`ROUND_SHIFT] == 1'b0) ? 1'b0 : 1'b1;
25
26
    always @(posedge clk) begin
27
        if(rstn == 1'b0) begin
28
            ready <= 1'b0;
29
            error_out <= 1'b0;</pre>
30
        end else begin
31
            if(backprn == 1'b0) begin
                 float_out_delay <= float_out_delay;</pre>
33
                 float_out <= float_out;</pre>
34
                 ready <= ready;</pre>
35
                 error_out <= error_out;</pre>
36
            end else begin
```

37

```
if(valid == 1'b1) begin
38
                     float_out_delay <= float_in_delay;</pre>
                    float_out[30:23] <= E;
40
                    ready <= 1'b1;
41
                    error_out <= error_in;</pre>
42
                     if (M_ov[`ROUND_SHIFT-1] == 1'b1)
43
                         float_out[22:0] <= M_ov[`EXP_SHIFT+`ROUND_SHIFT:`ROUND_SHIFT]</pre>
44

→ + 1;

                     else
45
                         float_out[22:0] <=
46
                         end else begin
47
                    float_out_delay <= float_out_delay;</pre>
48
                     float_out <= float_out;</pre>
49
                    ready <= 1'b0;
50
                     error_out <= 1'b0;</pre>
51
                end
52
53
            end
        end
    end
55
56
    always @* begin
57
        if (M_sub[`EXP_SHIFT+`ROUND_SHIFT] == 1'b0)
58
            M_ov = M_sub << 1;</pre>
59
        else
60
            M_{ov} = M_{sub};
61
   end
62
63
   endmodule
```

8.6.2 Testbench oraz wyniki

Listing 21: testbench float_1d5_sub_pipe_tb.sv

```
`timescale 1ns / 1ps
1
2
   module float_1d5_sub_pipe_tb(
   );
   real out, out_expected;
   logic clk, valid, ready, error_in, error_out;
   logic [31:0] float_in;
   logic [30:0] float_out, float_out_delay;
10
   logic rstn;
11
12
   logic [31:0] float_out_expected;
   logic [67:0] testvectors [9:0];
   logic [31:0] vecnum;
   logic [3:0] error_4b;
   integer f;
17
18
19
   fp_sub_1d5_pipe fp_sub_1d5_pipeTB(clk, rstn, backprn, valid, float_in[30:0], 0,
20
     float_out, float_out_delay, ready, error_in, error_out);
21
   initial
22
   begin
23
        $readmemh("sub_pipe_in.tv", testvectors);
24
        f = $fopen("sub_pipe_out.txt","w");
25
        rstn <= 1;
26
        vecnum <= 0;</pre>
27
        valid <= 0;</pre>
28
        clk <= 1'b1;
29
        error_in <= 1'b0;</pre>
30
        float_in <= 0;
31
        #10
        rstn <= 0;
33
        #10
34
        rstn <= 1;
35
        #10
36
        {float_in, float_out_expected, error_4b} = testvectors[vecnum];
37
```

```
vecnum = vecnum + 1;
38
         error_in <= error_4b[0];</pre>
        valid = 1'b1;
40
    end
41
42
    always begin
43
          #5 clk <= ~clk;
44
    \quad \text{end} \quad
^{45}
46
    always@(posedge clk)
    begin
48
49
         out <= $bitstoshortreal({1'b0, float_out});</pre>
50
         out_expected = $bitstoshortreal(float_out_expected);
51
        $fwrite(f,"%h\n",float_out);
52
53
         if (valid == 1) begin
54
             {float_in, float_out_expected, error_4b} = testvectors[vecnum];
             vecnum = vecnum + 1;
             error_in <= error_4b[0];</pre>
         end
58
59
         if (vecnum == 14) begin
60
            $fclose(f);
61
            $stop;
62
        end
63
    end
64
65
    endmodule
66
```

out val	should be	abs diff	% abs diff
3f8ccccd	3f8cccd	0,00E+00	0,00E+00
3f8cbc6b	3f8cbc6a	1,19E-07	1,08E-05
3f8cac08	3f8cac08	0,00E+00	0,00E+00
3f8c9ba6	3f8c9ba6	0,00E+00	0,00E+00
3f8c8b44	3f8c8b44	0,00E+00	0,00E+00
3f8c7ae1	3f8c7ae1	0,00E+00	0,00E+00
3f8c6a7f	3f8c6a7f	0,00E+00	0,00E+00
3f8c5a1d	3f8c5a1d	0,00E+00	0,00E+00
3f8c49ba	3f8c49ba	0,00E+00	0,00E+00
3f8c3958	3f8c3958	0,00E+00	0,00E+00

Tabela 9: Porównanie wyników na wyjściu z przewidywanymi - moduł sub_pipe.v

8.7 Podsumowanie uzyskanych wyników

Wyniki otrzymane w układzie z przetwarzaniem potokowym nie odbiegają jakością w porównaniu do układu bez pipeline'ingu. Dla wybranych wartości bitowych w podmodułach wyniki w większości są identyczne z przewidywanymi, w przypadku nadrzędnego modułu obliczającego odwrotność pierwiastka otrzymane wyniki dla takich samych kombinacji bitowych dokładność również waha się w podobnym zakresie - od 0.064% do 0.173%. Porównywalny poziom dokładności jest doskonałym dowodem na to, że wersja układu z przetwarzaniem jest pod względem algorytmu dokładnie tym samym, co pierwotny moduł invsqrt.v, układy te różnią się tylko szybkością działania.

8.8 AXI, Zynq


Układ obliczający odwrotność pierwiastka w wersji z przetwarzaniem potokowym wykorzystuje AXI Stream. Tak jak wcześniej układ składa się z procesora i układu obsługującego resert w układzie. Procesor przez AXI Interconnect przesyła rozkaz do DMA, aby wysłać określone dane w zadanej ilości do podłączonego modułu obliczającego odwrotność pierwiastka. Następnie dane te mają zostać odebrane z układu invsqrt z użyciem DMA. Do wejścia DMA podłączony jest układ invsqrt wraz z FIFO (AXI4-Stream Data FIFO), aby zakolejkować dane na wyjściu układu. Smart Connect podłączony na wyjściu DMA, które zapisują dane do wejścia procesora AXI High Performance Slave Interface. Układ ma zaimplementowaną obsługę przerwań z DMA.

Podczas syntezy oraz implementacji układów wykorzystano następującą ilość zasobów układu:

Resou	ırce	Utilization	Available	Utilization %
LU	Τ	194	53200	0.39
FF	,	351	106400	0.31
DS	Р	6	220	2.73

Tabela 10: Zużycie zasobów - synteza i implementacja

Podczas syntezy i implementacji zużyto taką samą ilość poszczególnych bloków. Procentowo tak jak w poprzednim rozwiązaniu najwięcej zajmowanych jest układów mnożących (2.73%), mniej tablic LUT, za to więcej przerzutników.



Rysunek 4: Block diagram układu z przetwarzaniem potokowym

8.9 Uruchomienie na sprzęcie

W celu uruchomienia układu na sprzęcie napisany został kod, w którym m.in. zawarte zostały funkcje do obsługi DMA. Wykorzystany został również kod z pierwszego listingu, zawierający pierwotną implementację algorytmu obliczającego odwrotność pierwiastka - została ona wykorzystana w celu weryfikacji poprawności otrzymanych wyników. Poniżej przedstawiono zawartość funkcji main napisanego programu.

Listing 22: funkcja main dla invsqrt_pipe

```
int main()
   {
            init_platform();
            XAxiDma AxiDma;
            xil_printf("\r\n--- Inverse Square Root Pipelined DMA Test start
            dma_input = (u32*)malloc(ARRAY_LENGTH*sizeof(u32));
            hw_results = (u32*)calloc(ARRAY_LENGTH, sizeof(u32));
            RxDone = 0;
10
            TxDone = 0;
11
12
            for(u8 i = 0; i < ARRAY_LENGTH; i++) {</pre>
13
                    dma_input[i] = *((u32*)&test[i]);
14
            }
15
            for(u8 i = 0; i < ARRAY_LENGTH; i++) {</pre>
16
                    sw_results[i] = Q_rsqrt(test[i]);
17
            }
19
            SetupDMA(&AxiDma);
20
            Xil_DCacheDisable();
21
22
            /* Send a packet */
23
            XAxiDma_SimpleTransfer(&AxiDma,(UINTPTR) hw_results,
24
                sizeof(u32)*ARRAY_LENGTH, XAXIDMA_DEVICE_TO_DMA);
            XAxiDma_SimpleTransfer(&AxiDma,(UINTPTR) dma_input,
25
                sizeof(u32)*ARRAY_LENGTH, XAXIDMA_DMA_TO_DEVICE);
27
            while (!TxDone || !RxDone);
28
```

```
* Test finished, check data
29
30
            float in, out, sw_result;
31
             for (u8 i = 0; i < ARRAY_LENGTH; i++) {</pre>
32
                     in = *(float*)&dma_input[i];
33
                     out = *(float*)&hw_results[i];
34
                     sw_result = sw_results[i];
35
                     printf("Input: %f,\tHW Output: %f,\tSW Result: %f,\tDifference:
36
                      \rightarrow %f \n", in, out, sw_result, out - sw_result);
            }
38
            xil_printf("\r\n--- Inverse Square Root Pipelined DMA Test finish
39
             \rightarrow ---\r\n");
40
            free(dma_input);
41
            free(hw_results);
42
             cleanup_platform();
43
            return 0;
44
   }
```

Na załączonym poniżej zrzucie ekranu przedstawione zostały wyniki użycia stworzonej funkcji. HW Output to wynik otrzymany na wyjściu układu, a SW Result to wynik otrzymany z wykorzystaniem oryginalnej funkcji.

```
COM6 - Tera Term VT
                                                                                                       ×
File Edit Setup Control Window Help
--- Inverse Square Root Pipelined DMA Test start ---
Input: 1.000000,
                         HW Output: 0.998307,
                                                  SW Result: 0.998307,
                                                                           Difference: 0.000000
Input: 2.000000,
                         HW Output: 0.706930,
                                                  SW Result: 0.706930,
                                                                           Difference: 0.000000
Input: 3.000000,
                         HW Output: 0.576847,
                                                                           Difference: 0.000000
                                                  SW Result: 0.576847,
                         HW Output: 0.499154,
Input: 4.000000.
                                                  SW Result: 0.499154,
                                                                           Difference: 0.000000
Input: 16.000000.
                         HW Output: 0.249577,
                                                  SW Result: 0.249577,
                                                                           Difference: 0.000000
Input: 256.000000.
                                                  SW Result: 0.062394,
                         HW Output: 0.062394,
                                                                           Difference: 0.000000
                HW Output: nan, SW Result: nan, Difference: nan
Input: nan.
                HW Output: nan, SW Result: -inf,
Input: inf.
                                                          Difference: nan
Input: 1000000.000000,
                        HW Output: 0.000998,
                                                  SW Result: 0.000998.
                                                                           Difference: 0.000000
Input: -1.000000,
                         HW Output: nan, SW Result: inf, Difference: nan
Input: -2.000000.
                         HW Output: nan, SW Result: inf, Difference: nan
Input: -0.500000,
                         HW Output: nan, SW Result: nan, Difference: nan
Input: 0.500000,
                         HW Output: 1.413860,
                                                  SW Result: 1.413860,
                                                                           Difference: 0.000000
Input: 0.250000,
                         HW Output: 1.996614,
                                                  SW Result: 1.996614,
                                                                           Difference: 0.000000
Input: 0.125000,
                         HW Output: 2.827720,
                                                  SW Result: 2.827720,
                                                                           Difference: 0.000000
Input: 0.100000,
                         HW Output: 3.157232,
                                                  SW Result: 3.157232.
                                                                           Difference: 0.000000
Input: 0.000001,
                         HW Output: 999.210449,
                                                 SW Result: 999.210449,
                                                                           Difference: 0.000000
Input: 0.000000,
                        HW Output: nan, SW Result: 19817753709685768192.000000, Difference: nan
--- Inverse Square Root Pipelined DMA Test finish ---
```

Rysunek 5: Wyniki otrzymane na sprzęcie - screenshot z konsoli

List of Listings

1	Pierwotna implementacja algorytmu do obliczania odwrotności	
	1	4
2	1	8
3	moduł float_mul.v	11
4	moduł float_sq_mul.v	13
5	moduł float_mul.v	16
6	testbench invsqrt_tb.sv	21
7	testbench float_mul_tb.sv	24
8	$testbench\ float_sq_mul_tb.sv\ \dots\dots\dots\dots\dots\dots\dots\dots\dots$	26
9	testbench float_sub_1d5_tb.sv	29
10	funkcja InvSqrt_calculate oraz funkcja main dla invsqrt	35
11	moduł float_mul.v	42
12	moduł invsqrt_pipeline_tb.sv	43
13	moduł invsqrt_pipe_init.v	45
14	moduł fp_mul_pipe.v	47
15	moduł fp_mul_multiply_pipe.v	48
16	moduł fp_mul_correction_pipe.v	49
17	testbench fp_mul_pipe_tb.sv	52
18	moduł float_1d5_sub_pipe.v	54
19	moduł fp_1d5_sub_subtract.v	55
20	moduł fp_1d5_sub_correction_pipe.v	57
21	testbench float_ $1d5$ _sub_pipe_tb.sv	59
22	funkcja main dla invsqrt_pipe	64
	4-11	
spis	tabel	
1	Porównanie wyników na wyjściu z przewidywanymi - moduł invsqrt.v	23
2		26
3	Porównanie wyników na wyjściu z przewidywanymi - moduł	
	float_sq_mul.v	28
4	Porównanie wyników na wyjściu z przewidywanymi - moduł	
	fp_sub_1d5.v	30
5	Zużycie zasobów - synteza	33
6	Zużycie zasobów - implementacja	33
7	Porównanie wyników na wyjściu z przewidywanymi - moduł	
	$invsqrt_pipeline.v $	45
8	Porównanie wyników na wyjściu z przewidywanymi - moduł	
	fp_mul_pipe.v	54
9	Porównanie wyników na wyjściu z przewidywanymi - moduł sub_pipe.v	61