2020-06-03 spi verilog

SPI协议_Verilog实现



SPI协议简介 ●SPI接口介绍

概述:

SCK: 时钟信号,由主设备产生,所以主设备SCK信号为输出模式,从设备的SCK信号为输入模式。 CS: 使能信号, 由主设备控制从设备, , 所以主设备CS信号为输出模式, 从设备的CS信号为输入模 式。 MOSI: 主设备数据输出,从设备数据输入,所以主设备MOSI信号为输出模式,从设备的MOSI信号

为输入模式。 MISO:主设备数据输入,从设备数据输出,所以主设备MISO信号为输入模式,从设备的MISO信号 为输出模式。


●SPI接口连接图

SPI

SCK-

CS-

●SPI数据传输方向



SPI作为全双工的的串行通信协议,数据传输时高位在前,低位在后。主机和从机公用由主机产生的SC K信号,所以在每个时钟周期内主机和从机有1bit的数据交换(因为MOSI和MISO数据线上的数据都是在时 钟的边沿处被采样)。

0

0

6

如下图:

每个时钟周期中会有一bit的数据交换。

Master

0: 数据采样从第一个时钟边沿开始:

MOSI-MISO-SPI协议规定数据采样是在SCK的上升沿或下降沿时刻(由SPI模式决定,下面会说到),观察上图,在SCK 的边沿处,主机会在MISO处采样(接收来从机的数据),从机会在MOSI处采样(接收来自主机的数据),所以


0

0

Slave


0

●SPI传输模式



1: 数据采样从第二个时钟边沿开始。

CPOL CPHA 规定了SCK时钟信号空闲状态的电平 规定了数据是在SCK时钟的上升沿还是下降沿被采样



CS-

MOSI-

MISO-

信号4-

信号5-

MISO上数据为0,则在此边沿主机采样(提取)数据为0,采样点在MISO数据线的中间(游标1处)。 ?在时钟的第1个下降沿(游标2处)(切换点)

MOSI上数据由1切换为0,数据在时钟下降沿时切换数据。

MISO上数据由0切换为1,数据在时钟下降沿时切换数据。

?在时钟的第1个上升沿(游标1处)(采样点)

?主机发送代码 //采用SPI模式0: 上升沿采样数据,下降沿切换数据 module SPI_MasterToSlave(CLK_50M,RST_N,SCK,CS,MOSI); input CLK_50M; input RST_N;

?在时钟的第2~8个上升沿(采样点),主机在MISO上采样数据,从机在MOSI上采样数据。

?在时钟的第2~8个下降沿(切换点),主机在MISO上切换数据,从机在MOSI上切换数据。

MOSI上数据为1,则在此边沿从机采样(提取)数据为1,采样点在MOSI数据线的中间(游标1处)。

/*构造状态机*/ reg[3:0] Data_State = 4'd0; parameter D7_State = 4'd0;//发送最高位数据-状态

output reg SCK;

output reg MOSI;

parameter D6_State = 4'd2;

parameter D5_State = 4'd4;

reg[7:0] Send_Data = 8'hA5;//所要发送的数据

output reg CS;

SPI verilog实现

```
parameter D4_State = 4'd6;
15 parameter D3_State = 4'd8;
16 parameter D2_State = 4'd10;
```

```
parameter D1_State = 4'd12;
 18 parameter DO_State = 4'd14;//发送最低位数据-状态
    always@(posedge CLK_50M or negedge RST_N)
 20 begin
       if(RST_N == 0)//复位
       begin
 23
           SCK <= 1'b0; //SCK初始电平为低
           CS <= 1'b1; //CS初始电平为高
 24
           MOSI <= 1'b0; //MOSI初始电平为低
 26
       end
       else//产生SPI时序
       begin
 29
          CS <= 0;//CS拉低准备数据传输
 30
          case(Data_State)
          4'd1,4'd3,4'd5,4'd7,4'd9,4'd11,4'd13,4'd15://每次放置数据完毕后 在此拉高时钟线,便引
 32
          begin
 33
             SCK <= 1'b1;//准备在下降沿放置数据,提前将SCK拉高
 34
             Data_State <= Data_State + 4'd1;//切换为数据放置状态(每发完1bit数据进入此一次,将
 35
          end
 36
           D7_State://第7位数据发送状态
 37
           begin
 38
              MOSI <= Send_Data[7];//D7数据
 39
              SCK <= 1'b0;//在下降沿放置数据
 40
              Data_State <= Data_State + 4'd1;//切换状态
 41
           end
           D6_State://第6位数据发送状态
 42
 43
           begin
 44
               MOSI <= Send_Data[6];//D6数据
 45
               SCK <= 1'b0;//在下降沿放置数据
 46
               Data_State <= Data_State + 4'd1;//切换状态
 47
           end
           D5_State://第5位数据发送状态
 48
 49
           begin
 50
               MOSI <= Send_Data[5];//D5数据
 51
               SCK <= 1'b0;//在下降沿放置数据
 52
               Data_State <= Data_State + 4'd1;//切换状态
 53
           end
 54
           D4_State://第4位数据发送状态
 55
           begin
 56
               MOSI <= Send_Data[4];//D4数据
 57
               SCK <= 1'b0;//在下降沿放置数据
 58
               Data_State <= Data_State + 4'd1;//切换状态
 59
           end
           D3_State://第3位数据发送状态
 60
 61
           begin
 62
               MOSI <= Send_Data[3];//D3数据
 63
               SCK <= 1'b0;//在下降沿放置数据
               Data_State <= Data_State + 4'd1;//切换状态
 64
 65
           end
           D2_State://第2位数据发送状态
 66
 67
           begin
               MOSI <= Send_Data[2];//D2数据
 68
 69
               SCK <= 1'b0;//在下降沿放置数据
 70
               Data_State <= Data_State + 4'd1;//切换状态
           end
 72
           D1_State://第1位数据发送状态
 73
           begin
 74
               MOSI <= Send_Data[1];//D1数据
 75
               SCK <= 1'b0;//在下降沿放置数据
 76
               Data_State <= Data_State + 4'd1;//切换状态
           end
 78
           D0_State://第0位数据发送状态
 79
           begin
 80
               MOSI <= Send_Data[0];//D0数据
 81
               SCK <= 1'b0;//在下降沿放置数据
               Data_State <= Data_State + 4'd1;//切换状态
 83
           end
           default: Data_State <= D7_State;</pre>
            endcase
 86
       end
    end
    /*链接从机模块*/
    SlaveGetMaster u2
 90
 91
       .CLK_50M(CLK_50M),
       .RST_N(RST_N),
 93
       .MOSI(MOSI),
 94
       .CS(CS),
       .SCK(SCK)
 96);
    endmodule
   代码解析见代码注释,整体代码思路即SPI的模式0:SCK的上升沿采样数据,SCK的下降沿切换数据。
?发送波形
                                                                       350, 000 ns
              Value
                                                          250 ns
                                                                         350 ns
 😘 CLK_50M
 ₩ RST_N
 ₩ SCK
 🖟 CS
 ₩ MOSI
                              在下降沿放置(切换)数据,要保证在上升沿时
                                   上有稳定的数据,(因为从机是在上升沿采
                              样的(提取数据))
   波形解析:主机发送的数据为0xA5,主机所执行的操作为将所要发送的8bit数据从高到低位依次在SC
K的下降沿放置在MOSI数据线上,观察波形在图中①-⑧序号点为SCK的下降沿,在此下降沿时MOSI的数
```

input MOSI; reg [7:0] Rec_Data=8'd0; reg[3:0] Data_State = 4'd0; 10 parameter D7_State = 4'd0;

据进行了切换(因为从机要在时钟沿的上升沿采集数据,所以上升沿之前数据保持了稳定)。

//从机接收MOSI的数据 在上升沿的时候采样数据

input CLK_50M;

input RST_N;

input SCK;

input CS;

module SlaveGetMaster(CLK_50M,RST_N,SCK,CS,MOSI);

?从机接收代码

11 parameter D6_State = 4'd1; 12 parameter D5_State = 4'd2; 13 parameter D4_State = 4'd3; 14 parameter D3_State = 4'd4; parameter D2_State = 4'd5; 16 parameter D1_State = 4'd6; parameter D0_State = 4'd7; 18 always@(posedge SCK) begin 19 if(CS == 1) //CS为高,从机不响应 20 Rec_Data <= 8'b0000_0000;</pre> //CS为低,从机开始接收数据 else begin 24 if(SCK == 1)begin case(Data_State) 26 D7_State:begin Rec_Data[7] <= MOSI; Data_State<= D6_State;end D6_State:begin Rec_Data[6] <= MOSI; Data_State<= D5_State;end</pre> 29 D5_State:begin Rec_Data[5] <= MOSI; Data_State<= D4_State;end D4_State:begin Rec_Data[4] <= MOSI; Data_State<= D3_State;end 30 D3_State:begin Rec_Data[3] <= MOSI; Data_State<= D2_State;end 31 32 D2_State:begin Rec_Data[2] <= MOSI; Data_State<= D1_State;end D1_State:begin Rec_Data[1] <= MOSI; Data_State<= D0_State;end 33 D0_State:begin Rec_Data[0] <= MOSI; Data_State<= D7_State;end</pre> 34 35 default:Data_State<= D7_State;</pre> 36 endcase 37 end 38 end 39 end endmodule 代码解析见代码注释,整体代码思路即SPI的模式0:SCK的上升沿采样数据。 ?从机接收波形

I RSI_N I SCK I CS I MOSI ■ [7] I [6] I [5] I [4]	1 0 1 a5 1 0		2 3	4 a0	5	6 a	8		a.5
16 [2] 16 [1] 16 [0]	0 1 0 1		在 9	CK的上升沿		1 EMOSI E提	0 1		
				∌为MOSI数					
OSI数据线的	的采样点。仔	行的操作为在SCI P细观察采样点在 机发送的数据。							

经过以上描述应该明白MISO,MOSI数据线不能交叉连接的原因了*-*。 附: SPI协议_STM32实现

注意: 若从机发送主机接收: 则从机将数据放置在MISO数据线, 主机从MISO数据线上采样数据。

如有错误欢迎指导。

Copyright © 码农家园

Value

Um CLK_50M