Timers And Counters



מגישים:

208545236 - בר אליס

316063569 – חיים עוזר

קבוצה 3

מעבדה למיקרו בקרים תשפ"ב



?מהו טיימר

- הטיימר הוא מונה בינארי אשר מונע על ידי שעון בתדירות ידועה.
- לטיימר משויכים רגיסטרים (אוגרים) שחלקם מאפשרים פסיקה (Interrupt (אוגרים מאפשרים פסיקה (Enable)
- את הזמן שעבר ניתן לחשב כך: $N = \frac{1}{f} \cdot N = \frac{1}{f} \cdot N$ באשר N את הזמן שעבר ניתן לחשב כך: ספר.



שימושי הטיימר במיקרו בקר MSP430

- לסנכרן פעולות בטווחי זמן מחזוריים.
 - לאפשר עירור מחזורי ממצב שינה.
 - ספירת אות המעבר.

. דרגות מצב של מעבר למצב שינה (LPM) לצריכת זרם מזערי 4 •




סוגי הטיימרים במיקרו בקר MSP430

במשפחת מיקרו בקר MSP430 קיימים ארבעה טיימרים.

כל אחד מהם בנוי לתת מענה לסוג משימות שונה.


- Watchdog Timer
 - Basic Timer 1
 - Timer_A •
 - Timer_B •



WatchDog Timer

Watchdog זהו טיימר שנועד למנוע תקלות חומרה כאשר המערכת נכנסת ללופ אינסופי או באג מסויים. במקרים כאלו לאחר סיום ספירת הטיימר ברגיסטרים הוא מאתחל את מערכת. נהוג לנטרל אותו בתחילת הקוד.

WatchDog Timer - ny 70



Basic Timer

הטיימר בנוי משני מונים של 8 סיביות שיכולים לתפקד ביחד למונה של 16 סיביות:

- BTCNT1, BTCNT2- שני האוגרים הם -
- באשר רוצים לעבוד במצב של טיימר של 16 סיביות יש להשתמש באוגר BTCTL באשר רוצים

:Basic Timer תפקידי

- יצירת מרווח תדרים נמוך לתפעול הLCD.
- פונקציית Real Time Clock) RTC) נותנת אפשרות לשעון דיגיטלי לשמור על מעקב מדוייק של זמן גם כאשר אין הספקת חשמל ו/או צריכת חשמל מינימלית.
 - .LCD עבור ה (interrupt) עבור ה •


- שעון הייחוס מגדירים בעזרת BTSSEL את שעון הייחוס מגדירים
- ניתן לעצור את הטיימר בעזרת סיבית BTHOLD
- באשר רוצים להשתמש בטיימר 16 סיביות משתמשים
 בסיבית BTDIV
- תדר f_{LCD} מוגדר בעזרת סיביות BTFRFQx מוגדר בעזרת סיביות f_{LCD} לבחור את התדרים הבאים: ACLK/256, ACLK/128, ACLK/64, or ACLK/32
 - סיביות פסיקה מוגדרות בעזרת מילת בקרה BTIPx

סיביות Basic Timer

BTCTL, Basic Timer 1 Control Register

7	6	5	4	3	2	1	0
BTSSEL	BTHOLD	BTDIV	BTFRFQ1	BTFRFQ0	BTIP2	BTIP1	BTIP0

Basic Timer - סקיצה



Timer_A

- הטיימר מכיל 16bitעם רגיסטרים עבור השוואה או לכידה.
 - ניתן לעבוד במצב של פסיקה כמו בטיימר הבסיסי
- ניתן לבצע פסיקה גם במצב של OVERFLOW מסיום המונה עד לספירה מחודשת.
 - (מדדנו במעבדה) MCLK או ACLK (מדדנו במעבדה) ניתן לבחור את סוג השעון תדרי
- Pulse Width Modulation (PWM) טכניקה לשליטה על גורם זמן מחזור של האות.
 - Stop Mode, Up Mode, Continuous, Up— הטיימר מביל 4 מצבי הפעלה Down Mode

Timer_A

MCLK תדרי




$$f_{MCLK} = 1 MHz$$

ACLK תדרי



$$f_{ACLK} = 32.768 \, kHz$$

– Timer_A/B



ר שמש להשהיית הטיימר - Stop Mode •

שמש לספירה עד ערך מסויים השמור - Up Mode - משמש לספירה עד ערך מסויים השמור ברגיסטר והמקסימלי הוא עד
 (2¹⁶) FFFFh ברגיסטר והמקסימלי הוא עד

עד - Continuous Mode - הטיימר סופר באופן רציף עד - Continuous Mode (2^{16}) בל הזמן.

שמש לספירה עד ערך מסויים – Up-Down Mode − משמש לספירה עד ערך מסויים – השמור ברגיסטר וחזרה עד ל-0.

מצב לכידה והשוואה – Timer_A/B

: (Capture Mode) מצב לכידה


- מאופשר בפקודה CAP=1.
- ניתן להגדיר במצב של עלייה או ירידה או שניהם בהתאם למצבי הפעולה דרך סיביות MCx
- מצב זה מיועד לבצע מדידות בזמן מחזור של פעולות תוך כדי ניצול מינימלי של המעבד. מצב השוואה (Compare Mode):
 - מאופשר בפקודה CAP=0.
 - לעבודה ב PWM או לעבודה במרווחי זמן מסוימים.
 - במצב Compare ניתן לייצר פסיקות (interrupts).

- סיביות 10-15 ו-3 לא בשימוש
- (Select) בחירת השעון TASSELx •
- .8 או 4 1dx חלוקת אות השעון ל-2, 4 או ldx
 - קובע את 4 מצבי הפעולה MCx \bullet
- TACLR − מאפס את השעון ואת המנייה שלוספירה קדימה או אחורה)
 - סיביות פסיקה TAlx •

TACTL, Timer_A Control Register

15					10	9	8
		Unus	sed			TASSEL1	TASSEL0
	6	5	4	3	2		0
ID1	ID0	MC1	MC0	Unused	TACLR	TAIE	TAIFG

רגיסטר בקרה של Timer_A/B



Timer A - סקיצה

Timer_B

:זהה כמעט לחלוטין לTimer_A זהה כמעט לחלוטין לTimer_B

• ניתן לתכנת את גודל הסיביות ל- 8,10,12 או 16 בשונה מ Timer_A שפועל ב16 • סיביות בלבד.

(TBOUTH=1 פקודה) high impedance ב Timer_B ניתן להגדיר את היציאות של •

• לא קיים SSCI בטיימר B - סינכון כניסות לבידה/השוואה.

TBCTL, Timer_B Control Register

15	14	13	12	11	10	9	8
Unused	TBCLGRP1	TBCLGRP0	CNTL1	CNTLO	Unused	TBSSEL1	TBSSEL0
7	6	5	4	3	2	1	
ID1	ID0	MC1	MC0	Unused	TBCLF	TBIE	TBIFG




Figure 18-1. Timer_B Block Diagram

Timer B - סקיצה

Basic Timer – קוד

הקוד הבא מהבהב את לד4 בתדירות של השעון ACLK בעזרת פסיקה. כאשר ACLK מספק את מקור השעון ל ACLK מספק את מקור השעון

שלב ראשון – הגדרת תדר השעון הבסיסי בעזרת שעון ACLK

```
f_{LED4} = rac{\overbrace{32768}^{f_{ACLK}}}{256} \cdot rac{\overbrace{1}}{16} = 8 \ [Hz]
```

$$T_{LED4} = rac{1}{f_{LED4}} = 125 \ [msec] \ -$$
זמן מחזור הבהוב הלד

BTCTL, Basic Timer 1 Control Register

	7	6	5	4	3	2	1	0	
	BTSSEL	BTHOLD	BTDIV	BTFRFQ1	BTFRFQ0	BTIP2	BTIP1	BTIP0	
1	0	0	1	0	0	0	1	1	= 23hex

IE2, Interrupt Enable Register 2



שלב שני – קריאה להבהוב בעזרת הפסיקה שרשמנו

הלד יהבהב כל קריאה לפסיקה בתדר שבחרנו שהוא 8Hz.

```
#include <msp430.h>
int main(void)
WDTCTL = WDTPW + WDTHOLD; // Stop WDT
FLL CTLO |= XCAP18PF;// Set load cap for 32k xtal
P5DIR |= 0x02; // Set P5.1 as output
BTCTL = 0x23; // BTDIV + BT fCLK2 DIV16 \rightarrow ACLK/(256*16)
IE2 |= 0x80; // Enable Basic Timer interrupt - 1000 0000
  bis SR register(LPM3 bits + GIE); // Enter LPM3, enable interrupts
#pragma vector=BASICTIMER VECTOR
 interrupt void basic timer ISR(void)
void attribute ((interrupt(BASICTIMER VECTOR))) basic timer ISR (void)
P5OUT ^= 0x02; // Toggle P5.1 with XOR
```

```
#include <msp430.h>
int main(void)
WDTCTL = WDTPW + WDTHOLD; // Stop WDT
FLL_CTL0 |= XCAP18PF;// Set load cap for 32k xtal
P5DIR |= 0x02; // Set P5.1 as output
BTCTL = 0x23; // BTDIV + BT fCLK2 DIV16 \rightarrow ACLK/(256*16)
IE2 |= 0x80; // Enable Basic Timer interrupt - 1000 0000
  _bis_SR_register(LPM3_bits + GIE); // Enter LPM3, enable interrupts
#pragma vector=BASICTIMER VECTOR
__interrupt void basic_timer_ISR(void)
void attribute ((interrupt(BASICTIMER VECTOR))) basic timer ISR (void)
P5OUT ^= 0x02; // Toggle P5.1 with XOR
```

BTCTL, Basic Timer1 Control Register



BTSSEL Bit 7 BTCNT2 clock select. This bit, together with the BTDIV bit, selects the clock source for BTCNT2. See the description for BTDIV.

BTHOLD Bit 6 Basic Timer1 hold

0 BTCNT1 and BTCNT2 are operational

1 BTCNT1 is held if BTDIV=1 BTCNT2 is held

BTDIV Bit 5 Basic Timer

Basic Timer1 clock divide. This bit together with the BTSSEL bit, selects

the clock source for BTCNT2.

В	TSSEL	BTDIV	BTCNT2 Clock Source
	0	0	ACLK
	0	1	ACLK/256
	1	0	SMCLK
	1	1	ACLK/256

BTFRFQx Bits f_{LCD} frequency. These bits control the LCD update frequency.

00 factk/32 01 factk/64 10 factk/128 11 factk/256

BTIPx Bits Basic Timer1 interrupt interval 2-0 000 f_{CLK2}/2

001 f_{CLK2}/4 010 f_{CLK2}/8 011 f_{CLK2}/16

100 f_{CLK2}/32 101 f_{CLK2}/64 110 fcLK₂/128

111 f_{CLK2}/256