# UVM VERIFICATION

# מבוא UVM VERIFICATION

### מה זה UVM?

משמע UVM זה סט חוקים של "מה? מתי? ואיך?" לבדוק רכיבים שונים בעזרת test bench




# למה צריך UVM


### אחרת TESTBENCH או CVM או כל מתודולוגית VERILOG מבוססת VOVM או OVM



Desings בודד למספר testbench ניתן להשתמש ב UVM עם פונקציונליות דומה



testbench כל מתודולוגיה אחרת עובדת עם סט חוקים זהה ל שונים על מנת ליצור אחדות בבדיקות







### **Components**

**Objects** 

Sequences

Packet
/
Sequence Item

Top / Test bench

Test

Environment

Agent


Sequencer


Driver


Monitor



### **UVM-OBJECTS**











בייקט רצף של UVM – אובייקט רצף (Sequence) אובייקט רצף - Sequences טרנזקציות\* או אירועים המוחלים על ה- DUT או נבדקים בEnvironment. הם שולטים ביצירת גירוי ובטיפול בתגובה, ומאפשרים תרחישי אימות מובנים וניתנים לשימוש חוזר.









### **UVM-COMPONENTS**

- 2. Environment מכיל רכיבי ורפיקציה מרובים לשימוש חוזר. היא מגדירה את תצורת ברירת המחדל שלהם ואת האופן שבו הם מקיימים אינטראקציה זה עם זה.
- Top-Level השולט Test -רביב ה- **Test ו** בביצוע הבדיקה. הוא מציג את הסביבה, הרצפים ורכיבים אחרים, ומגדיר את ה- Test Flow. רכיב הבדיקה גם מגדיר את התצורה של הבדיקות ומתחיל את הסימולציה.


- את ה-Agent מביל את ה-Sequencer, איכול Agenta .Driver וה- Monitor להיות אקטיבי (מקיים אינטראקציה עם הDesign) או פסיבי
- סיגנלים מה DUT ע"י תרגום סיגנלים
- לטרנזקציות).
  - -Sequencer -4. בזרימת הטרנזקציות בין רצפים לדרייבר. הוא מייצר ושולח טרנזקציות לדרייבר.

- רכיב ורפיקציה שבודק -Scoreboard 7 0:0 Q) **UVM**
- את הפונקציונליות של הDesign. הוא מקבל טרנזקציות מהמוניטור ובודק אם הפלט תואם לתוצאה הצפויה.

-Monitor המוניטור לוקח סיגנלים מה ומתרגם interface -באמצעות ה אותם לפורמט של פאקטות. הפאקטות מועברות לרכיבי UVM אחרים .Scoreboard או ל Sequencer כמו ל

-Driver .5 רכיב אקטיבי ,\*interface שעובד עם ה בסוף מתרגם טרנזקציות לסיגנלים.








# מחזור החיים של הרכיבים בUVM

### <u>לרכיב UVM שלושה שלבים עיקריים:</u>

- 1. <u>שלבי הבנייה</u> מגדירים את הסביבה, כוללים יצירה והגדרה של רכיבים.
- 2. <u>שלבי הריצה</u> מבצעים את תרחיש הבדיקה, מפעילים גירוי ובודקים תגובות.
  - 3. <u>שלבי הניקוי</u> משחררים משאבים ומבצעים פעולות אחרונות לאחר סיום הבדיקה.



check

report

final

Cleanup Phases

### דוגמאות לשימושים ב UVM בתעשייה



חברת NVIDIA השתמשה ב-UVM בורפיקציה עיצובי הממשק המהיר שלה, כגון אלו המשמשים ביחידות עיבוד גרפיות (GPU) ופתרונות רשת של מרכזי נתונים, מה שמבטיח ורפיקציה לפרוטוקול ונכונות תפקודית.



חברת intel השתמשה ב- UVM בורפיקציה מעבדי - UVM מעבדים מרובי ליבות על ידי יצירת רכיבי ורפיקציה הניתנים לשימוש חוזר כמו מנהלי התקנים, צגים ולוחות תוצאות, הם השיגו ורפיקציה יעיל של פונקציונליות מעבדים שונים, כולל פרוטוקולי קוהרנטיות מטמון וורפיקציה לארכיטקטורת ערכות הוראות.



### Qualcomm

חברת Qualcomm השתמשה ב-UVM בורפיקציה של תכונות ניהול צריכת חשמל עבור עיצובי System-on-Chip (SoC) שלה, תוך שילוב UVM עם טכניקות סימולציה מודעת לצריכת חשמל לורפיקציה מצבי הספק דינמיים ומעברי תחום הספק.



חברת .ADI) Analog Devices Inc. מיישמת UVM בורפיקציה של מעגלים משולבים של אותות מעורבים, כולל ממירים אנלוגיים לדיגיטליים ולוגיקת בקרה דיגיטלית, תוך מינוף רכיבי ורפיקציה הניתנים לשימוש חוזר לצורך ורפיקציה מקיף.

## דוגמה לבדיקת רכיב ALU באמצעות

בדוגמה הבאה אנחנו נציג שימוש של UVM Verification על רכיב 8bit ALU. ל- ALU הבא הגדרנו את התנאים הבאים:

- e בעליית שעון והמוצא משתנה בעת פעימת השעון הבאה. ◆
  - הALU בעל כניסת איפוס אסינכרונית הפעילה בגבוה (reset=1). •
- לALU ארבעה מצבי הפעולה הבאים: חיבור, חיסור, כפל וחילוק. בעל אפשרות הוספת פעולות אריתמטיות נוספות Reserved. (bit OP Code4 כלומר עד 16 פעולות בסה"כ).

Port Name	Input/Output	Size
Clock	Input	1 bit
Reset	Input	1 bit
Α	Input	8 bits
В	Input	8 bits
ALU_Sel	Input	4 bits
ALU_Out	Output	8 bits
CarryOut	Output	1 bit

ALU_Sel	Operation
4'b0000	A + B
4'b0001	A - B
4'b0010	A * B
4'b0011	A/B
4'b0100 – 4'b1111	Reserved






# UVM באמצעות ALU דוגמה לבדיקת רכיב





<u>קישור לקוד</u>






### WAVE FORM דיאגרמת זמנים






בדיקה עבור הReset, התוצאה תהיה 00.




נקבל A=10hex, B=03hex המגדיר פעולת כפל, לכן עבור OP Code 0010 - כאשר אנו ב- Result = 30hex. כפי שהגדרנו, את התוצאה נקבל רק בפעימת השעון הבאה.




### WAVE FORM דיאגרמת זמנים





נקבל B=03hex A=0dhex מגדיר פעולת חילוק, לכן עבור OP Code 0011 - כאשר אנו ב-Result =4



נקבל A=12hex, B=09hex - המגדיר פעולת חיבור, לכן עבור OP Code 0000 - כאשר אנו ב- Result =18+9=27dec = 1Bhex





### סיכום ומסקנות

UVM היא שיטת עבודה סטנדרטית לdesign verification ומערכות-על-שבב (SoCs) בתעשיית המוליכים למחצה. הוא מספק מסגרת ליצירת רכיבי Testbench מודולריים הניתנים לשימוש חוזר שניתן לשלב בקלות בתהליך verification design. חלק ממרכיבי המפתח של UVM כוללים רכיבי Testbench שהם דרייבר, מוניטור, לוחות תוצאות וAgent.

### מסקנות מDVM:

- שימוש חוזר: הדגש של UVM על מודולריות ושימוש חוזר מאפשר למהנדסי ורפיקציה לפתח ספרייה של רכיבים
   גנריים כמו רצפים, Agents, דרייברים ורכיבים אחרים.
- שיטת UVM משפרת את הסקיילאביליות, ומאפשרת התאמה קלה לדרישות הפרויקט המשתנות.
  - יעילות: UVM מייעלת את תהליך הוריפיקציה, מקדמת פרודוקטיביות ומבטיחה Testbench ניתנים להתאמה. ■
- מודולריות: המתודולוגיה מתוכננת כרכיבים מודולריים ( river, Sequencer, Agents, Env וכו') וזה מאפשר שימוש חוזר ברכיבים פשוטים (ALU, Counterm, Full Adder) ומורכבים (SoC/Chip).
- **הפרדה של ה- Test מה- Test:** טסטים של רצפים נשמרים בנפרד מההיררכיה של ה Testbench: טסטים של רצפים נשמרים בנפרד מההיררכיה של ה Stimulus אך כולם ירוצו ומכאן שניתן לעשות שימוש חוזר ב Stimulus על פני פרויקטים. לדוגמה, יהיו כמה קלאסים של Test. באותו ה Testbench.
- (Factory) Design Pattern): זה מפשט את השינוי של רכיבים בקלות. יצירת כל רכיב באמצעות קונסטרקטור
   מאפשרת לעקוף אותם בבדיקות או בסביבות שונות מבלי לגעת בקוד. (כיוון שיש הורשה של הבדיקות ממחלקת האב)



# THANK

