


הפקולטה להנדסת חשמל ואלקטרוניקה שפת תכנון חומרה וורילוג

# **UVM Verification**



# מגישים:

אורי בהן 209044080 בר אליס 208545236 שון פזרקר 208426890 חיים עוזר 316063569

מרצה: ד"ר אביחי אהרון

# תוכן עניינים

| 3  | מבוא ל UVM Verification                     |
|----|---|
| 4  | עקרונות תכנות מונחה עצמים ב UVM Verfication |
| 5  | סטנדרטיזציה של UVM                          |
| 6  | דוגמאות לשימוש UVM בתעשייה                  |
| 7  | רכיבים ב UVM                                |
| 8  | אובייקטים בUVM                              |
| 9  | הקשר בין Verilog ל UVM Verification         |
| 10 | מחזור החיים של רכיב UVM                     |
| 13 | ALU - דוגמה מעשית של UVM Verification       |
| 14 | Design                                      |
| 15 | ALU Interface                               |
| 16 | Testbench                                   |
| 18 | Test  |
| 19 | Sequence                                    |
| 20 | Packet/Sequence Item                        |
| 21 | Environment                                 |
| 22 | Agent                                       |
| 23 | Sequencer                                   |
| 24 | Driver                                      |
| 25 | Monitor                                     |
| 26 | Scoreboard                                  |
| 28 | Wave Form דיאגרמת זמנים                     |
| 29 | סיכום ומסקנות                               |

# UVM Verification מבוא ל

UVM זה ראשי תיבות של Universal Verification Methodology, היא שיטה סטנדרטית בתעשיית המוליכים (UN המחצה לורפיקציה של digital designs, במיוחד מעגלים משולבים (IC) ומערכות-על-שבב (SoCs). הוא בנוי על גבי שפת SystemVerilog שהיא שפת תיאור וורפיקציה של החומרה וניתן לשלב רכיבים רבים בקלות בתהליך verification.

UVM כולל קבוצה של הנחיות ושיטות עבודה מומלצות לפיתוח test bench, הפעלת סימולציות וניתוח תוצאות. השימוש בUVM הפך לסטנדרט לורפיקציה העיצוב , ועוזר ל Chip Design ומהנדסי ולדיציה וורפיקציה (V&V) להבטיח את הפונקציונליות של הרכיבים שעיצבו.

UVM משתמש ב-Transaction-Level Modeling) TLM) לתקשורת בין רכיבים שונים ב test bench, מה שמקל על העברת נתונים ובקרת המידע.

#### שעא חיונית בתעשיית המוליכים למחצה מכמה סיבות:

- התקני מוליכים למחצה מודרניים הם מורכבים ביותר, מה שהופך את הורפיקציה לחלק (Complexity : 1 התכנון כדי להבטיח פונקציונליות וביצועים.
- 2. Efficiency : המערכת מייעלת את תהליך הורפיקציה, מה שהופך אותו ליעיל ושיטתי יותר בניגוד לתהליכי בדיקות אחרות, דבר חיוני לעמידה בלוחות הזמנים של שחרור המוצר.
  - 2. Reusability : הUVM מקדם יצירה של רכיבים הניתנים לשימוש חוזר, שניתן למנף אותם על פני מספר פרויקטים, תוך חיסכון בזמן ומשאבים.
    - 4. סטנדרטיזציה : כסטנדרט בתעשייה, UVM מספקת מערכת של שיטות עבודה משותפות, ומאפשרת שיתופי פעולה בין תאגידים וחברות שונות במשק העבודה.

OVM היא Open Verification Methodology מתודולוגיה ששימשה ליצירת סביבות ורפיקציה מובנות לשימוש Open Verification באשר OVM סיפקה בסיס ליצירת איסוף נתונים ובקרת תהליכי ורפיקציה, תוך תמיכה ב-SystemC ו SystemVerilog

UVM נבנה על בסיס שילוב שיטות עבודה ותכונות מומלצות מ-OVM ומתודולוגיות אחרות, מה שמוביל למסגרת חזקה שמשפרת שימוש חוזר, יעילות וסטנדרטיזציה בורפיקציה של עיצובים דיגיטליים מורכבים.

# עקרונות תכנות מונחה עצמים ב UVM Verfication

תכנות מונחה עצמים (OOP) ממלאים תפקיד חשוב ב UVM Verification.

תכנות מונחה עצמים היא מערכת תכנות המשתמשת ב"אובייקטים" לעיצוב יישומים ותוכנות מחשב. היא מאפשרת עטיפה של נתונים ופונקציות הפועלות על הנתונים, מה שמאפשר שימוש חוזר בקוד ומודולריות.

#### עקרונות המפתח:

- מחלקות: מאפשר יצירת אוסף נתונים יחד עם ההתדרייברויות הקשורות אליהם. המשמעות היא שהקוד שפועל על הנתונים נשמר יחד, מה שמקל על הניהול וההבנה של המערכת.
  - דוגמה: מחלקה של Animal מכילה תכונות כמו גזע וגיל.
- ירושה: ירושה היא תכונה מרכזית של OOP המאפשרת שימוש חוזר בקוד. בהקשר של UVM, הורשה מאפשרת יצירת רכיבי ורפיקציה (verification components) מיוחדים היורשים מאפיינים ושיטות משאר הרכיבים. זה מקל על יצירת סביבות בדיקה מורכבות.
- bark יורשת מהמחלקה Animal פונקציות ייחודיות לתת מחלקה כמו Dog דוגמה: המחלקה Dog יורשת מהמחלקה Animal פונקציות ייחודיות לתת
- פולימורפיזם: פולימורפיזם מאפשר לאותו פיסת קוד להתנהג בצורה שונה בהתבסס על סוג האובייקט איתו הוא מתמודד. זה שימושי במיוחד ב-UVM מכיוון שהוא מאפשר קוד verification גמיש וניתן יותר להתאמה.
- דוגמה: למחלקה של Cat ומחלקה של Dog עשויות להיות שניהם שיטת Cat) אבל "makeSound) הפלט שונה ("woof" לעומת "meow").

נניח אנו מתכננים מערכת רכב. ב-UVM, היינו יוצרים מחלקה של `Car` שכוללת את כל המאפיינים של מכונית, כמו speed, fuelLevel ו-speed, وונקציות כמו accelerate, brake, ו

עכשיו, נניח שיש לנו סוגים שונים של מכוניות, כמו 'Sedan', 'SUV' ו'Sedan'. כל אחד מאלה יכול להיות מחלקה ('Car', אך יש להם מאפיינים נוספים או שיטות ספציפיות להם. לדוגמה, למחלקת (turboBoost נוספת. 'SportsCar' עשויה להיות פונקציה - turboBoost נוספת.

ב-UVM, היינו יוצרים Test Bench עבור המופעים של מחלקת מכוניות אלה. בTest Bench קיימת אינטראקציה עם המקרים הללו, קורא לשיטות שלהם ובודק את המאפיינים שלהם כדי לוודא שמערכת המכונית מתדרייברת כצפוי בתנאים שונים.

# סטנדרטיזציה של UVM

UVM התקבל כמסגרת סטנדרטית לבדיקות בפברואר 2011 ע"י Accellera Systems בשיתוף עם מובילים בתחום התקבל כמסגרת סטנדרטית לבדיקות בפברואר 2011 ע"י IEEE לתקינה ופורסם כ-Bectronic Design Automation) ב-CA וה-2020. ב-14 בספטמבר 2020.

החשיבות של UVM טמונה בסטנדרטיזציה שלו בכל התעשייה.

ספקי EDA - EDA היא קטגוריה של כלי תוכנה המשמשים לתכנון מערכות אלקטרוניות כגון מעגלים מודפסים ומעגלים משולבים. כלים אלה משמשים לתכנון, הדמיה וייצור מערכות ומעגלים אלקטרוניים גדולים וספקי IP -בתכנון אלקטרוני, IP מתייחס ליחידה לשימוש חוזר של עיצוב לוגיקה, תא או שבב.IP אלו הן אבני בניין בתוך עיצובי שבבים שניתן לעשות בהם שימוש חוזר ביעילות לעיצוב שבבים חדשים.

כלי תוכנה אלו תומכים ב-UVM, מה שמביא לתמיכה רחבה בכלים שונים וכתובות IP לורפיקציה (VIPs). סטנדרטיזציה זו מאפשרת יכולת פעולה הדדית ושימוש חוזר. מהנדסים יכולים לשלב בקלות VIP במערכת ורפיקציה הודות לממשק הסטנדרטי. למרות שהפונקציונלית עשויה להיות שונה, אופי ה-plug-and-play נשאר עקבי כל עוד מקפידים על התקן.

UVM שינתה לחלוטין את תהליך הורפיקציה ב- digital design. לפני ה-UVM, לוריפיקציות בחברות שונות היו קווי דמיון אבל היה צורך לקבלה אוניברסלית יותר ולשימוש חוזר. פיצול הבדיקות היה חיסרון משמעותי לבדיקות בעיצוב רכיבים אלקטרוניים.

UVM מקדם שימוש חוזר על ידי מתן מתודולוגיה סטנדרטית ליצירת רכיבי ורפיקציה מודולריים הניתנים להגדרה. גישה מודולרית זו מאפשרת למהנדסים לפתח testbench באמצעות אבני בניין הניתנות לשימוש חוזר, הפחתת יתירות וחיסכון בזמן.

להלן כמה מאפיינים נוספים לסטנדרט UVM:

- אוטומציה: UVM כולל תכונות עוצמתיות לאוטומציה של משימות ורפיקציה נפוצות. לדוגמה, מנגנון רצף UVM מאפשר להגדיר תרחישי גירוי מורכבים ולעשות בהם שימוש חוזר. מנגנון לוח התוצאות של UVM מספק בדיקה אוטומטית של גירוי העיצוב.
  - 2. ורפיקציה coverage-driven: UVM תומך במתודולוגיית ורפיקציה coverage-driven. משמעות היא coverage תומך במדדת על סמך מדדי coverage, כגון אורפיקציה נמדדת על סמך מדדי שהתקדמות מאמץ הורפיקציה נמדדת על סמך מדדי פונקציונלי. זה עוזר להבטיח שכל ההיבטים החשובים של העיצוב נבדקו ביסודיות.
    - 3. איתור באגים: UVM מספק מנגנון רישום סטנדרטי המקל על איתור באגים בtestbench

לסיכום UVM הוא חיוני מכיוון שהוא מספק גישה סטנדרטית ויעילה לורפיקציה נכונותם של תכנוני חומרה מורכבים בתעשיית המוליכים למחצה. זה מעודד שימוש חוזר ברכיבי ורפיקציה ו testbench, מה שהופך את הורפיקציה למהיר ואמין יותר.


# דוגמאות לשימוש UVM בתעשייה

בפועל, UVM נמצא בשימוש נרחב בתכנון וורפיקציה מוליכים למחצה על יעילותה בשיפור פרודוקטיביות ורפיקציה, שימוש חוזר וסקיילאביליות. דוגמאות מהעולם האמיתי ומחקרים אקדמים מדגישים כיצד UVM יושם בהצלחה בפרויקטים שונים כגון:

- 1. ורפיקציה מעבד: חברת intel השתמשה ב-UVM בורפיקציה מעבדי e ורפיקציה מעבדים מרובי ליבות על ידי יצירת רכיבי ורפיקציה MVM הניתנים לשימוש חוזר כמו מנהלי התקנים, צגים ולוחות תוצאות, הם השיגו ורפיקציה יעיל של פונקציונליות מעבדים שונים, כולל פרוטוקולי קוהרנטיות מטמון וורפיקציה לארכיטקטורת ערכות הוראות.
  - ורפיקציית ממשק במהירות גבוהה: חברת NVIDIA השתמשה ב-UVM בורפיקציה עיצובי הממשק המהיר שלה, כגון אלו המשמשים ביחידות עיבוד גרפיות (GPU) ופתרונות רשת של מרכזי נתונים, מה שמבטיח ורפיקציה לפרוטוקול ונכונות תפקודית.
- 3. ורפיקציה סיגנלים מעורבים: חברת Analog Devices מיישמת UVM בורפיקציה של מעגלים משולבים של סיגנלים מעורבים, כולל ממירים אנלוגיים לדיגיטליים (ADC) ולוגיקת בקרה דיגיטלית, תוך מינוף רכיבי ורפיקציה הניתנים לשימוש חוזר לצורך ורפיקציה מקיף.
- 4. ורפיקציה ניהול צריכת חשמל: חברת Qualcomm השתמשה ב-UVM בורפיקציה של תכונות ניהול צריכת חשמל לורפיקציה חשמל עבור עיצובי SoC שלה, תוך שילוב UVM עם טכניקות סימולציה מודעת לצריכת חשמל לורפיקציה מצבי הספק דינמיים ומעברי תחום הספק.
- 1. ורפיקציה אב טיפוס FPGA: חברת Xilinx השתמשה ב-UVM בורפיקציה של תכנונים מבוססי FPGA ויצרה סביבת ורפיקציה מקיפה עם יצירת גירוי אקראי מוגבל, coverage-driven פונקציונלי ובדיקות רגרסיה, בכך היא האיצה את תהליך הורפיקציה של התקני הלוגיקה הניתנים לתכנות שלהם לפני הייצור.

דוגמאות אלו מדגימות כיצד UVM מיושם בתחומי ורפיקציה מגוונים, תוך מינוף תכונותיו כגון מתודולוגיה מונחית עצמים, בדיקות אקראיות מוגבלות, transaction-level modeling וcoverage-driven verification כדי להשיג V&V מקיפים של עיצובים מורכבים של מוליכים למחצה.

# רכיבים ב UVM




- 1. **Test** רכיב ה- Test הוא הרכיב Top-Level השולט בביצוע הבדיקה. הוא מציג את הסביבה, הרצפים ורכיבים אחרים, ומגדיר את ה Test Flow. רכיב הבדיקה גם מגדיר את התצורה של הבדיקות ומתחיל את הסימולציה
- 2. **Environment** מכיל רכיבי ורפיקציה מרובים לשימוש חוזר. זה מגדיר את תצורת ברירת המחדל שלהם ואת האופן שבו הם מקיימים אינטראקציה זה עם זה.
- 3. Agent מכיל את ה Sequencer, Monitor וה־Agent. החודש Sequencer, Monitor מכיל את ה Driver) או פסיבי (מקיים אינטראקציה עם DUT ע"י תרגום סיגנלים לטרנזקציות).
  - אטיבי שולט בזרימת הטרנזקציות בין רצפים לדרייבר. הוא מייצר ושולח טרנזקציות Sequencer .4 לדרייבר.
    - 5. Driver רכיב אקטיבי שעובד עם ה interface, בסוף מתרגם טרנזקציות לסיגנלים.
- 6. Monitor המוניטור לוקח סיגנלים מה DUT באמצעות ה- interface ומתרגם אותם לפורמט של פאקטות או Scoreboard או ל Sequencer אול VVM. הפאקטות מועברות לרכיבי
  - 7. **Scoreboard** רכיב ורפיקציה שבודק את הפונקציונליות של הDesign. הוא מקבל טרנזקציות מהמוניטור ובודק אם הפלט תואם לתוצאה הצפויה.

Interface מתייחס לחיבור סטנדרטי או פרוטוקול תקשורת בין רכיבים או מודולים שונים בתוך מערכת.

# UVMבייקטים

Squences אובייקטי רצף (Sequence) ב-UVM מייצגים רצף של עסקאות (Transactions) או אירועים המוחלים על ה-UVM או נבדקים ב Environment. הם שולטים ביצירת גירוי ובטיפול בתגובה, ומאפשרים תרחישי ורפיקציה מובנים וניתנים לשימוש חוזר.

**Packet** אובייקטים מסוג Packet, הידועים גם בשם Sequence Items, מקיפים עסקאות בודדות או פאקטות של נתונים בתוך רצף. הם מכילים מידע כגון שדות נתונים, אותות בקרה ותכונות תזמון הרלוונטיות לעסקה שנוצרת או TestBench של UVM.



# הקשר בין Verilog ל UVM Verification

הקוד הבא רשום בשפת Verilog והקוד מתאר Test Bench של רכיב מסוים. ניתן להציג את הקוד ב Verilog איך הוא יראה לפי UVM Verification עם כל הרכיבים והאובייקטים שלו.

```
module verilog_testbench();
                                                                                                                                TOP
            // Inputs
            reg b:
            reg c;
            reg d:
8
9
10
11
12
13
14
15
16
17
            reg clock;
            // Outputs
            wire out;
           // Instantiate the Unit Under Test (UUT) verilog_module uut( .a(a), .b(b), .c(c), .d(d), .out(out), .clock(clock));
                                                                                                                             YOUR DESIGN
            always #1 clock = ~clock;
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
            initial begin
                                                                                                                               TEST
                 clock = 1'b0;
                #10;
a = 1'b1;
b = 1'b0;
c = 1'b1;
                                                                                                                             DRIVER
                 d = 1'b0;
                 repeat(100)
                                                                                                                            SEQUENCE
                  begin
                       a = $random;
b = $random;
                       c = $random;
d = $random;
                                                                                                                               PACKET
                 end
36
37
38
                 #30;
$finish;
39
           end
      endmodule
```

#### דוגמה לשימוש בכל קומפוננטה:

בדוגמה נשתמש במונה פשוט שעושה increment בכל מחזור שעון ויש אפשרות לאפס אותו עם אות איפוס- CLR

- 1. **Driver** הדרייבר ישלוט באות האיפוס. לדוגמה, זה יכול לייצר טריגר לאות האיפוס בתחילת הבדיקה כדי לאפס את המונה.
- 2. **Monitor** המוניטור יהיה צופה בפלט של המונה בכל מחזור שעון. כאשר המונה גדל או מתאפס, המוניטור יוצר טרנזקציה ושולח אותה לרכיבים אחרים.
  - 3. Sequencer הסיקונסר ייצור טרנזקציות כדי לשלוט באות האיפוס. לדוגמה, זה יכול ליצור טרנזקציה כדי לקבוע את אות האיפוס בתחילת בדיקה.
- 4. **Scoreboard** הסקור בוארד יקבל טרנזקציות מהמוניטור ויבדוק שהמונה גדל בצורה נכונה. לדוגמה, זה יכול לבדוק שהערך של המונה שווה למספר מחזורי השעון שחלפו מאז האיפוס האחרון.
  - 5. **Agent** האג'נט יכיל את הדרייבר, המוניטור והסקונסר. הוא יחבר את הסיקונסר לדריבר כך שהדריבר יוכל לקבל טרנזקציות מהסיקוונסר, והוא גם יחבר את המוניטור לScore board או Coverage Collector כך שרכיבים אלו יוכלו לקבל טרנזקציות מהמוניטור.
    - 6. **Test** הבדיקה יכולה לציין את גירוי אות האיפוס. לדוגמה, זה יכול לציין כי יש להצהיר על אות האיפוס בתחילת הבדיקה ולאחר מכן לבטל לאחר מספר מסוים של מחזורי שעון.
  - 7. Agent הסביבה תכיל את ה Agent וכל רכיב נוסף כמו ה Score board. זה יציין את החיבורים בין Agent .רכיבים אלה והוא יכול גם לציין ערכי ברירת מחדל.

# מחזור החיים של רכיב UVM

רכיב UVM מגדיר קבוצה של שלבים שעוזרים לארגן את תהליך הורפיקציה. להלן השלבים העיקריים ב-UVM:

#### א. שלבי זמן בנייה:

build phase: במהלך שלב זה, רכיבי ה testbench נבנים והשלבים שלהם נוצרים. זה השלב הראשוני שבו אובייקטים של ה testbench מופקים.

connect phase: בשלב זה, רכיבי testbench שונים מחוברים באמצעות יציאות TLM (מודלים ברמת טרנזקציה). זה מבטיח שכל הרכיבים מוכנים לאינטראקציות נוספות.

end of elaboration phase: לאחר חיבור הרכיבים, שלב זה מטפל במשימות נוספות הנדרשות עבור ה testbench, כגון הצגת טופולוגיית ה-UVM.

start of simulation phase: שלב זה מגדיר תצורות זמן ריצה ראשוניות או מציג את הטופולוגיה.

#### ב. שלבי זמן ריצה:

run phase: הסימולציה בפועל מתרחשת במהלך שלב זה. גירוי מבחן מונע לעיצוב (design) והביצועים מתפתחים.

pre\_reset, reset, post\_reset, pre\_configure, configure post\_configure, במקביל run phaset en post\_shutdown, post main, post main, pre shutdown, shutdown

שלב ה-pre\_reset משמש לשילוב כל הפעילויות או הפונקציונליות הדרושים לפני שאות האיפוס הופך לפעיל, המדמה גירוי הפעלה. לאחר מכן, שלב האיפוס מייצר אות איפוס כדי לאתחל את הממשק ולהגדיר אותו למצב ברירת המחדל שלו. שלב post reset מאפשר לבצע כל פעילות מיידית לאחר האיפוס.

לאחר השלמת רצף האיפוס, שלב ה-pre\_configure מכין את ה-DUT לתכנות תצורה, ומספק הזדמנות אחרונה לעדכן מידע לפני שהוא יוחל על ה-DUT. שלב ההגדרה מתכנת את ה-DUT ואת כל הזכרונות המשויכים, ומבטיח מוכנות לביצוע מקרה בדיקה. שלב post\_configure ממתין לתגובה לאחר קביעת התצורה של ה-DUT או למצב DUT ספציפי כדי להתחיל את גירוי הבדיקה הראשי.

שלב ה-pre\_main מבטיח שכל הרכיבים הדרושים מוכנים ליצור גירוי, בעוד שהשלב הראשי מחיל את הגירוי שנוצר על ה-DUT, המנוהל בדרך כלל באמצעות רצפים. שלב post\_main מטפל בכל ההשלמות הנדרשות לאחר שלב הגירוי הראשי.

שלב ה-pre\_shutdown משמש כחיץ לגירויים הזקוקים לתשומת לב לפני שלב הכיבוי. שלב הכיבוי מבטיח שההשפעות של גירויים במהלך השלב הראשי מיושמות על ה-DUT ושכל הנתונים המתקבלים יטופלו כראוי, מה שעלול להפעיל רצפים גוזלים זמן. לבסוף, שלב post\_shutdown מבצע פעולות אחרונות לפני היציאה מהסימולציה.

שלבים אלה ב-UVM עוזרים לייעל את תהליך הורפיקציה, להבטיח שה-DUT מאותחל כהלכה, גירויים מיושמים ביעילות, והתוצאות מנוהלות כראוי לאורך מחזור הורפיקציה.

## ג. שלבי ניקוי:


extract phase: משמש לחילוץ וחישוב נתונים צפויים מלוח התוצאות.

check phase: מבצע משימות לוח תוצאות, בודק שגיאות בין הערכים הצפויים והממשיים מהתכנון.

report phase: מציג תוצאות מבודקים או מסכם יעדי בדיקה אחרים.

final phase: משמש בדרך כלל לפעולות של הרגע האחרון לפני היציאה מהסימולציה.

## תמונה להמחשת השלבים:



## <u>מטרת השלבים:</u>

סנכרון: שלבי UVM מבטיחים שהרכיבים מתקדמים בצורה מסונכרנת. אף רכיב לא ממשיך לשלב הבא עד שכל תהליך סיים את השלב הנוכחי.

.Callbacks שלבים מוגדרים כהתקשרויות, המאפשרות למחלקות לבצע עבודה שימושית בשיטת Callback Phase.

גמישות: התקשרויות לפני ואחרי מספקות גמישות לכל שלבי זמן הריצה.

## :Verilog Testbenches ההבדל אל מול

בtestbench של Verilog, הרכיבים הם מודולים סטטיים, כך שהם אינם זקוקים לשלבים מפורשים.

המבנה המקנן של UVM דורש בנייה מלמעלה למטה (סביבה, סוכן, מחלקת בדיקה).

שלבי UVM מנהלים את ביצועיהם של רכיבי הורפיקציה, ומבטיחים סימולציה שיטתית ומדויקת.

# UVM Verification דוגמה מעשית של - ALU

בדוגמה הבאה אנחנו נציג שימוש של UVM Verification על רכיב bit ALU8. ALU הוא חלק חשוב של ה- CPU שמבצע חישובים מתמטיים ופעולות לוגיות על נתונים. הוא יכול לבצע פועלות אריתמטיות כמו חיבור חיסור וחילוק ולוגיות כמו And, OR וכו'. הפלטים של ה-ALU חיוניים לביצוע חישובים, ביצוע השוואות וביצוע פעולות שונות בתוך ה-CPU.

#### ל-ALU הבא הגדרנו את התנאים הבאים:

- הבאה. שעון והמוצא משתנה בעת פעימת השעון הבאה. ◆ ALU פועל בעליית שעון והמוצא
  - הALU בעל כניסת איפוס אסינכרונית הפעילה בגבוה (reset=1).
- לALU ארבעה מצבי הפעולה הבאים: חיבור, חיסור, כפל וחילוק. בעל אפשרות הוספת פעולות אריתמטיות OP Code bit 4) .Reserved נוספות Reserved. (לומר עד 16 פעולות בסה"ב).

| Port Name | Input/Output | Property | Size   |
|-----------|--------------|----------|--------|
| Clock     | Input        | Wire     | 1 bit  |
| Reset     | Input        | Wire     | 1 bit  |
| Α         | Input        | Wire     | 8 bits |
| В         | Input        | Wire     | 8 bits |
| ALU_Sel   | Input        | Wire     | 4 bits |
| ALU_Out   | Output       | Reg      | 8 bits |
| CarryOut  | Output       | Bit      | 1 bit  |

| ALU_Sel           | <b>Operation</b> |
|-------------------|------------------|
| 4'b0000           | A + B            |
| 4'b0001           | A - B            |
| 4'b0010           | A * B            |
| 4'b0011           | A / B            |
| 4'b0100 – 4'b1111 | Reserved         |

# **Design**

```
ALU Arithmetic and Logic Operations
|ALU_Sel| ALU Operation
______
| 0000 | ALU Out = A + B;
______
| 0001 | ALU Out = A - B;
_____
| 0010 | ALU Out = A * B;
______
| 0011 | ALU Out = A / B;
______
*/
module alu(
 input clock,
 input reset,
 input [7:0] A,B, // ALU 8-bit Inputs
 input [3:0] ALU Sel,// ALU Selection
 output reg [7:0] ALU Out, // ALU 8-bit Output
 output bit CarryOut // Carry Out Flag
);
 reg [7:0] ALU Result;
 wire [8:0] tmp;
 assign tmp = \{1'b0,A\} + \{1'b0,B\};
 always @(posedge clock or posedge reset) begin
  if(reset) begin
   ALU Out <= 8'd0;
   CarryOut <= 1'd0;
  end
  else begin
   ALU Out <= ALU Result;
    CarryOut <= tmp[8];</pre>
  end
 end
 always @(*)
  begin
    case (ALU Sel)
     4'b0000: // Addition
       ALU Result = A + B;
     4'b0001: // Subtraction
      ALU Result = A - B;
     4'b0010: // Multiplication
       ALU Result = A * B;
     4'b0011: // Division
       ALU Result = A/B;
     default: ALU Result = 8'hAC ; // Give out random BAD value
    endcase
  end
endmodule
```

● קובץ ה-Design מייצג יחידת לוגיקה אריתמטית (ALU) עם ארבעה מצבי פעולה (חיבור, חיסור, כפל וחילוק) המבוססים על סיגנל בחירה של 4 סיביות (ALU\_Sel), עם קלט של 8 סיביות (B-I B), פלט של 8 סיביות (ALU\_Sel), ו-Carry Out ומשרשר אל ALU\_Out) מחושב על סמך הסיגנלים ALU\_Out, ו-ALU\_OUT ל MSB של CarryOut.

# **ALU Interface**

```
interface alu_interface(input logic clock);
  logic reset;
  logic [7:0] a, b;
  logic [3:0] op_code;
  logic [7:0] result;
  bit carry_out;
endinterface: alu_interface
```

ה- Interface חיוני מכיוון שהוא מגדיר את האותות בין הALU לרכיבי הTestbench, בכדי לאפשר העברת נתונים ובקרה בצורה חלקה עבור משימות הוריפקציה. בכך הוא משפר את המודולריות של סביבות הוריפיקציה ומאפשר שימוש חוזר.

# **Testbench**

```
`timescale 1ns/1ns
import uvm_pkg::*;
`include "uvm macros.svh"
`include "interface.sv"
`include "sequence item.sv"
`include "sequence.sv"
`include "sequencer.sv"
`include "driver.sv"
`include "monitor.sv"
`include "agent.sv"
`include "scoreboard.sv"
`include "env.sv"
`include "test.sv"
module top;
  logic clock;
  alu interface intf(.clock(clock));
  alu dut(
    .clock(intf.clock),
    .reset(intf.reset),
   .A(intf.a),
   .B(intf.b),
   .ALU Sel(intf.op_code),
    .ALU Out(intf.result),
    .CarryOut(intf.carry out)
  );
  initial begin
   uvm_config_db #(virtual alu_interface)::set(null, "*", "vif", intf);
    //-- Refer:
https://www.synopsys.com/content/dam/synopsys/services/whitepapers/hierarchical-testbench-
configuration-using-uvm.pdf
  end
  initial begin
   run test("alu test");
  end
  //Clock Generation
  initial begin
   clock = 0;
    #5;
   forever begin
    clock = ~clock;
     #2;
    end
  //Maximum Simulation Time
  initial begin
    #5000;
```

```
$display("Sorry! Ran out of clock cycles!");
$finish();
end

//Generate Waveforms
initial begin
   $dumpfile("d.vcd");
   $dumpvars();
end

endmodule: top
```

■ Testbench הוא ה top level והוא מגדיר בדיקה מבוססת UVM עבור הALU. הוא כולל קריאה למודולים עבור הרכיבים השונים, בנוסף מחבר את המודול של ה Design עם ה- ALU, ומגדיר אותו עם הInterface עבור הרכיבים השונים, בנוסף מחבר את המודול של ה מפעיל את סט הבדיקות דרך רכיב ה test, מגדיר זמן סימולציה ה- waveform מייצר אות שעון,לאחר מכן מפעיל את סט הבדיקות דרך רכיב ה waveform (בקובץ).

# **Test**

```
class alu test extends uvm test;
 `uvm component utils(alu test)
 alu env env;
  alu base sequence reset seq;
 alu test sequence test seq;
  //Constructor
  function new(string name = "alu test", uvm component parent);
   super.new(name, parent);
    `uvm info("TEST CLASS", "Inside Constructor!", UVM HIGH)
 endfunction: new
  //Build Phase
  function void build phase (uvm phase phase);
   super.build phase(phase);
    `uvm info("TEST CLASS", "Build Phase!", UVM HIGH)
   env = alu env::type id::create("env", this);
  endfunction: build phase
  //Connect Phase
  function void connect phase (uvm phase phase);
   super.connect phase(phase);
    `uvm info("TEST CLASS", "Connect Phase!", UVM HIGH)
  endfunction: connect_phase
  //Run Phase
  task run phase (uvm phase phase);
   super.run phase(phase);
   `uvm info("TEST CLASS", "Run Phase!", UVM HIGH)
   phase.raise objection(this);
   //reset seq
   reset_seq = alu_base_sequence::type_id::create("reset_seq");
   reset seq.start(env.agnt.seqr);
    #10;
   repeat(100) begin
     //test seq
     test_seq = alu_test_sequence::type_id::create("test_seq");
     test seq.start(env.agnt.seqr);
     #10;
   end
   phase.drop objection(this);
 endtask: run phase
endclass: alu test
```

alu\_env, alu\_base\_sequence - מציג את ה- Test Flow והוא מתאחל 3 טיפוסים מסוג Test Flow מציג את ה- , alu\_test\_sequence . •

ה- Test פועל בשלושה שלבים: בנייה, חיבור והרצה.

בשלב הבנייה, הוא מאתחל את הרכיב Environment שהוא משתנה בתחת alu\_test. בשלב החיבור מטפל בהגדרת הקישוריות.

rest sequence ו test sequence בשלב הריצה ה test יוצר את את הרצפים

בתחילת הטסט בודקים את הריסט פעם אחת לאחר 10 יחידות זמן שמוגדרות ב TestBench ואז מריצים .test sequence חזרות של טסטים עבור

את הרצפים של הבדיקות מעבירים ל sequencer דרך הפקודה :sequencer שנמצא בתוך הgent והagent וagent שנמצא בתוך הagent והagent בצורה הזאת הוא שולח את הרצפים ל Sequencer ביוון שה environment שנמצא בתוך ה- .environment

# **Sequence**

```
class alu base sequence extends uvm sequence;
  `uvm object utils(alu base sequence)
  alu sequence item reset pkt;
  //Constructor
  function new(string name= "alu base sequence");
    super.new(name);
    `uvm info("BASE SEQ", "Inside Constructor!", UVM HIGH)
  endfunction
  //Body Task
  task body();
    `uvm info("BASE SEQ", "Inside body task!", UVM HIGH)
   reset pkt = alu sequence item::type id::create("reset pkt");
   start item(reset pkt);
   reset pkt.randomize() with {reset==1;};
   finish item(reset pkt);
 endtask: body
endclass: alu base sequence
class alu test sequence extends alu base sequence;
  `uvm object utils(alu test sequence)
 alu sequence item item;
  //Constructor
  function new(string name= "alu test sequence");
   super.new(name);
    `uvm info("TEST SEQ", "Inside Constructor!", UVM HIGH)
  endfunction
  //Body Task
  task body();
    `uvm info("TEST SEQ", "Inside body task!", UVM HIGH)
   item = alu sequence item::type id::create("item");
   start item(item);
    item.randomize() with {reset==0;};
   finish item(item);
 endtask: body
endclass: alu test sequence
```

המחלקה alu\_base\_sequence מטפלת ברצף האיפוס, ומבטיחה שה-ALU מאותחל לפני תחילת הבדיקה. מחלקת ה- alu\_test\_sequence אחראית על יצירת רצפי בדיקה על ידי הפצת ערכי קלט אקראיים (למעט alu\_test\_sequence שנשאר שווה ל-0). בנוסף, ביצוע טרנזקציות כדי להעריך את הפונקציונליות של ה-ALU האיפוס - Reset שנשאר שווה ל-0). בנוסף, ביצוע טרנזקציות כדי להעריך את הפונקציונליות של ה-OP Codes עחת סר שונים. הטרנזקציה מכילה את כל התוכן בין ה Finish\_item ל-Start ל-Start ל-Finish

# **Packet/Sequence Item**

```
class alu sequence item extends uvm sequence item;
  `uvm object utils(alu sequence item)
  rand logic reset;
  rand logic [7:0] a, b;
  rand logic [3:0] op code;
 logic [7:0] result; //output
  bit carry out; // output
  //Default Constraints
  constraint input1 c {a inside {[10:20]};}
  constraint input2_c {b inside {[1:10]};}
  constraint op code c {op code inside {0,1,2,3};}
  //Constructor
  function new(string name = "alu sequence item");
   super.new(name);
  endfunction: new
endclass: alu sequence item
```

המחלקה Packet או Sequence Item בקוד כולל הגבלות על ערכי הכניסה האקראיים a ו b ו גם עבור המחלקה Packet או Sequence Item בקוד כולל הגבלות שהגדרנו מבטיחות תרחישי בדיקה מגוונים opcode. בנוסף, הוא מגדיר את התוצאה כoutput. ההגבלות שהגדרנו מבטיחות תרחישי בדיקה מגוונים שנוצרים במהלך הסימולציה, המכסים מגוון של שילובי קלט וסוגי פעולה כדי לאמת ביסודיות את הפונקציונליות של ה-ALU.

בתרגיל זה הגדרנו הגבלה על ערך כניסה A שיקבל ערכים בין 10 ל-20 ולערך כניסה B ערכים בין 1 ל-10 את log ושמעלי). הסיבה שהגדרנו ערכים אלו, היא בשביל הפשטות שיהיה לנו קל לראות ב Waveform ובlog את התוצאות ולהבין למה קיבלנו תוצאה כזאת או אחרת.

sequence item נוצר ומנוצל בתוך רצפים כדי להניע טרנזקציות ולהעריך את ביצועי ה-ALU בצורה מדויקת.

## **Environment**

```
class alu env extends uvm env;
 `uvm component utils(alu env)
 alu agent agnt;
 alu scoreboard scb;
  //Constructor
  function new(string name = "alu env", uvm component parent);
   super.new(name, parent);
    `uvm info("ENV CLASS", "Inside Constructor!", UVM HIGH)
 endfunction: new
  //Build Phase
  function void build phase (uvm phase phase);
   super.build phase(phase);
    `uvm info("ENV CLASS", "Build Phase!", UVM HIGH)
   agnt = alu agent::type id::create("agnt", this);
   scb = alu_scoreboard::type_id::create("scb", this);
  endfunction: build phase
  //Connect Phase
  function void connect phase (uvm phase phase);
   super.connect phase(phase);
    `uvm info("ENV CLASS", "Connect Phase!", UVM HIGH)
   agnt.mon.monitor_port.connect(scb.scoreboard port);
  endfunction: connect phase
  //Run Phase
  task run phase (uvm phase phase);
   super.run phase(phase);
 endtask: run phase
endclass: alu env
```

• בתחילת הקוד הConstructor יוצר את המחלקה של הEnvironment. בשלב הבנייה לonstructor וצרת ומאתחלת את הAgent ואת ה Scoreboard שהן מחלקות בתוך ה- environment. בשלב החיבור הוא יוצר קישור בין המוניטור שהוא תת מחלקה בתוך ה Agent לScoreboard מה שמאפשר לטרנזקציות בין הרכיבים. באופן כללי הEnviorment יוצרת את הרכיבים הנדרשים לבדיקה הפונקציונליות של הALU בשיטת UVM.

# **Agent**

```
class alu agent extends uvm agent;
 `uvm component utils(alu agent)
 alu driver drv;
 alu monitor mon;
 alu sequencer seqr;
  //Constructor
  function new(string name = "alu agent", uvm component parent);
   super.new(name, parent);
    `uvm info("AGENT CLASS", "Inside Constructor!", UVM HIGH)
 endfunction: new
  //Build Phase
  function void build phase (uvm phase phase);
   super.build phase(phase);
    `uvm info("AGENT CLASS", "Build Phase!", UVM HIGH)
   drv = alu_driver::type_id::create("drv", this);
   mon = alu monitor::type id::create("mon", this);
   seqr = alu_sequencer::type_id::create("seqr", this);
  endfunction: build phase
   //Connect Phase
  function void connect phase(uvm phase phase);
   super.connect phase(phase);
    `uvm info("AGENT CLASS", "Connect Phase!", UVM HIGH)
   drv.seq item port.connect(seqr.seq item export);
  endfunction: connect phase
  //Run Phase
  task run phase (uvm phase phase);
   super.run phase(phase);
 endtask: run phase
endclass: alu agent
```

● מחלקת ה- agent ממלאת תפקיד מרכזי בתיאום וניהול הרכיבים השונים המעורבים בagent של ה- ALU. הוא כולל את רכיבי הדרייבר, המוניטור והרצף, שלכל אחד מהם תחומי אחריות ספציפיים.
 של ה- ALU. הוא כולל את רכיבי הדרייבר, המוניטור והרצף, שלכל אחד מהתקבלים מהרצף. המוניטור מקבל הדרייבר אחראי להנעת טרנזקציות ל-ALU בהתבסס על פריטי הרצף המתקבלים מהרצף. המוניטור מעביר סיגנלים מה-ALU, דוגם כניסות ויציאות ושולח טרנזקציות ללוח התוצאות להשוואה. הSequencer מעביר רצף של טרנזקציות שיופעלו על ידי הדרייבר, ומבטיח זרימה של פעולות בדיקה. יחד, רכיבים אלו בתוך Agent.
 شאפשרים בדיקה ואימות יסודיים של הפונקציונליות של ה-ALU.

# **Sequencer**

```
class alu sequencer extends uvm sequencer#(alu sequence item);
 `uvm component utils(alu sequencer)
  //Constructor
  function new(string name = "alu sequencer", uvm component parent);
   super.new(name, parent);
    `uvm info("SEQR CLASS", "Inside Constructor!", UVM HIGH)
 endfunction: new
  //Build Phase
  function void build phase (uvm phase phase);
   super.build_phase(phase);
   `uvm info("SEQR CLASS", "Build Phase!", UVM HIGH)
  endfunction: build phase
  //Connect Phase
  function void connect phase (uvm phase phase);
   super.connect phase(phase);
    `uvm_info("SEQR_CLASS", "Connect Phase!", UVM_HIGH)
 endfunction: connect phase
endclass: alu sequencer
```

מחלקת ה- Sequencer מתזמנת את זרימת הטרנזקציות הנשלחות לALU למטרות בדיקה. הוא פועל כבקר מרכזי להפקה וניהול של רצפי פעולות שיבוצעו על ידי ה-ALU במהלך סימולציה. הרצף מוודא שעסקאות מונעות בצורה מובנית בהתאם לדרישות הבדיקה המוגדרות ברצפים. על ידי תיאום סדר ותזמון הטרנזקציות, ה-Sequencer תורם לורפיקציה יסודית של הפונקציונליות של ה-ALU תחת תרחישי בדיקה שונים.

#### **Driver**

```
class alu driver extends uvm driver#(alu sequence item);
  `uvm component utils(alu driver)
 virtual alu interface vif;
 alu sequence item item;
  //Constructor
 function new(string name = "alu driver", uvm component parent);
   super.new(name, parent);
   `uvm info("DRIVER CLASS", "Inside Constructor!", UVM HIGH)
 endfunction: new
  //Build Phase
  function void build phase (uvm phase phase);
   super.build phase(phase);
   `uvm info("DRIVER CLASS", "Build Phase!", UVM HIGH)
   if(!(uvm_config_db #(virtual alu_interface)::get(this, "*", "vif", vif))) begin
      `uvm error("DRIVER CLASS", "Failed to get VIF from config DB!")
  endfunction: build phase
  //Connect Phase
  function void connect phase(uvm phase phase);
   super.connect phase(phase);
    `uvm info("DRIVER CLASS", "Connect Phase!", UVM HIGH)
  endfunction: connect phase
  //Run Phase
  task run phase (uvm phase phase);
   super.run phase(phase);
    `uvm info("DRIVER CLASS", "Inside Run Phase!", UVM HIGH)
   forever begin
     item = alu sequence item::type id::create("item");
     seq item port.get next item(item);
     drive(item);
     seq item port.item done();
  endtask: run phase
  //[Method] Drive
  task drive(alu_sequence_item item);
   @(posedge vif.clock);
   vif.reset <= item.reset;</pre>
   vif.a <= item.a;</pre>
   vif.b <= item.b;</pre>
   vif.op code <= item.op code;</pre>
 endtask: drive
endclass: alu driver
```

מחלקת דרייבר אחראית על העברת טרנזקציות מהSequencer לבוער אוא מקיים אינטראקציה עם מחלקת דרייבר אחראית על העברת טרנזקציות מהOPcodel B-I A בגון שעון, reset בגון שעון, ALU בלים שבinterface של ה-Lest sequences בהתאם לest sequences. בשלב הריצה, הדרייבר עוקב באופן רציף אחר Sequence נכנסים, מעבירה אותם אל ה-DUT באמצעות סיגנלים של הinterface, ומסמנת אותם כ-הושלמו לאחר ביצוע הפעולה.

# **Monitor**

```
class alu monitor extends uvm monitor;
  `uvm component utils(alu monitor)
 virtual alu interface vif;
 alu sequence item item;
 uvm analysis port #(alu sequence item) monitor port;
  //Constructor
 function new(string name = "alu monitor", uvm component parent);
   super.new(name, parent);
   `uvm info("MONITOR CLASS", "Inside Constructor!", UVM HIGH)
  endfunction: new
  //Build Phase
  function void build_phase(uvm_phase phase);
   super.build phase(phase);
   `uvm info("MONITOR CLASS", "Build Phase!", UVM HIGH)
   monitor port = new("monitor port", this);
   if(!(uvm config db #(virtual alu interface)::get(this, "*", "vif", vif))) begin
      `uvm error("MONITOR CLASS", "Failed to get VIF from config DB!")
  endfunction: build phase
  //Connect Phase
  function void connect_phase(uvm_phase phase);
   super.connect phase(phase);
   `uvm info("MONITOR CLASS", "Connect Phase!", UVM HIGH)
 endfunction: connect phase
  //Run Phase
 task run phase (uvm phase phase);
   super.run phase(phase);
   `uvm info("MONITOR CLASS", "Inside Run Phase!", UVM HIGH)
   forever begin
     item = alu sequence item::type id::create("item");
     wait(!vif.reset);
     //sample inputs
     @(posedge vif.clock);
     item.a = vif.a;
      item.b = vif.b;
     item.op code = vif.op code;
     //sample output
     @(posedge vif.clock);
     item.result = vif.result;
      // send item to scoreboard
     monitor port.write(item);
   end
 endtask: run phase
endclass: alu monitor
```

מחלקת מוניטור משמשת כרכיב המנטר סיגנלים וטרנזקציות הקשורות לALU במהלך סימולציה. הוא לוקח כניסות ויציאות מה-ALU -כמו AL, קוד פעולה (op\_code), וResult. לאחר מכן המוניטור דוגם אותם בניסות ויציאות מה-ALU המך אות השעון. אחר כך המוניטור שולח את פריטי הטרנזקציות הנדגמים ללוח בנקודות זמן ספציפיות על סמך אות השעון. אחר כך המוניטור שולח את פריטי הטרנזקציות הנדגמים ללוח התוצאות להשוואה לתוצאות הצפויות. על ידי ניטור התנהגות ה-ALU בזמן אמת והפקת נתוני טרנזקציוצת לניתוח, המוניטור תורם לאימות הנכונות והפונקציונליות של ה-ALU.


# **Scoreboard**

```
class alu scoreboard extends uvm test;
  `uvm component utils(alu scoreboard)
  uvm_analysis_imp #(alu_sequence_item, alu_scoreboard) scoreboard_port;
  alu sequence item transactions[$];
  //Constructor
  function new(string name = "alu scoreboard", uvm component parent);
   super.new(name, parent);
    `uvm info("SCB CLASS", "Inside Constructor!", UVM HIGH)
  endfunction: new
  //Build Phase
  function void build phase (uvm phase phase);
   super.build phase(phase);
   `uvm info("SCB CLASS", "Build Phase!", UVM HIGH)
   scoreboard_port = new("scoreboard_port", this);
  endfunction: build phase
  //Connect Phase
  function void connect phase(uvm phase phase);
   super.connect phase(phase);
    `uvm info("SCB CLASS", "Connect Phase!", UVM HIGH)
  endfunction: connect phase
  //Write Method
  function void write (alu sequence item item);
   transactions.push back(item);
  endfunction: write
  //Run Phase
  task run_phase (uvm_phase phase);
   super.run phase(phase);
   `uvm info("SCB CLASS", "Run Phase!", UVM HIGH)
    forever begin
     // get the packet
     // generate expected value
     // compare it with actual value
     // score the transactions accordingly
     alu sequence item curr trans;
     wait((transactions.size() != 0));
     curr trans = transactions.pop front();
     compare(curr_trans);
  endtask: run_phase
```


```
//Compare : Generate Expected Result and Compare with Actual
  task compare(alu_sequence_item curr_trans);
   logic [7:0] expected;
   logic [7:0] actual;
   case(curr trans.op code)
     0: begin //A + B
       expected = curr trans.a + curr trans.b;
     1: begin //A - B
       expected = curr trans.a - curr trans.b;
     end
     2: begin //A * B
       expected = curr trans.a * curr trans.b;
     3: begin //A / B
       expected = curr trans.a / curr trans.b;
    endcase
   actual = curr_trans.result;
   if(actual != expected) begin
     `uvm error("COMPARE", $sformatf("Transaction failed! ACT=%d, EXP=%d", actual, expected))
   else begin
     // Note: Can display the input and op code as well if you want to see what's happening
     `uvm info("COMPARE", $sformatf("Transaction Passed! ACT=%d, EXP=%d", actual, expected),
UVM LOW)
   end
 endtask: compare
endclass: alu scoreboard
```

מחלקת ה- Scoreboard משמשת כרכיב קריטי לאימות הפונקציונליות של ה- Design של ה-ALU. הוא משווה את התוצאות בפועל שהפיק ה-ALU עם התוצאות הצפויות בהתבסס על הפעולה שבוצעה, כמפורט Scoreboard ה- Sequence Item שומר רשימה של טרנזקציות ובודק באופן רציף האם הפלט המחושב תואם את הפלט הצפוי. אם מתגלה אי התאמה, הוא מדווח על שגיאות, ומספק תובנות לגבי נכונות פעולות ALU. מנגנון אימות זה מבטיח שה-ALU מתנהג כמצופה בתרחישי בדיקה שונים, ותורם לורפיקציה טובה של ה- Design.


## Wave Form דיאגרמת זמנים




בדיקה עבור הReset, התוצאה תהיה hex00.



כפי Result = 30hex נקבל A=10hex, B=03hex. כאשר אנו ב- 0010 OP Code המגדיר פעולת כפל, לכן עבור שהגדרנו, את התוצאה נקבל רק בפעימת השעון הבאה.



.  $Result~=rac{\emph{13}}{\emph{03}}=4$  נקבל A=0dhex, B=03hex המגדיר פעולת חילוק, לבן עבור 0011 OP Code - באשר אנו



Result = 18 + 9 = נקבל A=12hex, B=09hex נקבור, לכן עבור חיבור, לכן ממגדיר פעולת חיבור מס000 OP Code - כאשר אנו ב-27dec = 18hex

## סיכום ומסקנות

UVM היא שיטת עבודה סטנדרטית לesign verification ומערכות-על-שבב (SoCs) בתעשיית המוליכים לעחצה. הוא מספק מסגרת ליצירת רכיבי Testbench מודולריים הניתנים לשימוש חוזר שניתן לשלב למחצה. הוא מספק מסגרת ליצירת רכיבי רכיבי UVM המפתח של UVM כוללים רכיבי אפרניבי המפתח של Agentl שהם דרייבר, מוניטור, לוחות תוצאות Agentl.

## מסקנות מUVM:

- שימוש חוזר: הדגש של UVM על מודולריות ושימוש חוזר מאפשר למהנדסי ורפיקציה לפתח
   ספרייה של רכיבים גנריים כמו רצפים, Agents, דרייבים ורכיבים אחרים
- שיטת UVM משפרת את הסקיילאביליות, ומאפשרת התאמה קלה לדרישות UVM מפרוקט המשתנות.
- יעילות: UVM מייעלת את תהליך הוריפיקציה, מקדמת פרודוקטיביות ומבטיחה Testbench ניתנים להתאמה.
  - מודולריות: המתודולוגיה מתוכננת כרכיבים מודולריים (Driver, Sequencer, Agents, Env) וכו')
    וזה מאפשר שימוש חוזר ברכיבים פשוטים (ALU, Counterm, Full Adder) ומורכבים
    (SoC/Chip)
  - הפרדה של ה-Test מ-Testbenches: טסטים של רצפים נשמרים בנפרד מההיררכיה של ה
     Testbench בפועל, ומכאן שניתן לעשות שימוש חוזר בStimulus על פני פרויקטים. לדוגמה, יהיו
     כמה קלאסים של Test אך כולם ירוצו באותו ה
  - דה מפשט את השינוי של רכיבים בקלות. יצירת כל רכיב באמצעות (Factory (Design Pattern): זה מפשט את השינוי של רכיבים בקלות. יצירת כל רכיב באמצעות קונסטרקטור מאפשרת לעקוף אותם בבדיקות או בסביבות שונות מבלי לגעת בקוד. (כיוון שיש הורשה של הבדיקות ממחלקת האב)