

# UVM VERIFICATION

קורס: שפת תכנון חומרה וורילוג

מגישים: בר אליס , אורי כהן , חיים עוזר , שון פזרקר | מרצה: ד"ר אביחי אהרון

# מבוא

## UVM VERIFICATION

מה זה UVM?

UVM זה ראשי תיבות של Universal Verification Methodology  
היא שיטה סטנדרטית בתעשיית המוליכים למחצה לאימות digital  
designs, במיוחד מעגלים משולבים ומערכות-על-שבב - SoCs.  
הוא בנוי על גבי שפת System-Verilog שהיא שפת תיאור ואימות של החומרה  
וניתן לשלב רכיבים רבים בקלות בתהליך design verification.

משמע UVM זה סט חוקים של "מה? מתי? ואיך?" לבדוק רכיבים שונים בעזרת  
test bench ממוחזר.




# למה צריך UVM


ולא OVM או VMM או כל מתודולוגית VERILOG מבוססת TESTBENCH אחרת



בUVM ניתן להשתמש ב testbench בודד למספר Designs עם פונקציונליות דומה




כל מתודולוגיה אחרת עובדת עם סט חוקים זהה ל testbench שונים על מנת ליצור אחדות בבדיקות












# UVM ARCHITECTURE



## Components


## Objects





# UVM- OBJECTS

**Sequences** - אובייקט רצף (Sequence) ב UVM מייצגים רצף של טרנזקציות\* או אירועים המוחלים על ה- DUT או נבדקים ב- Environment. הם שולטים ביצירת גירוי ובטיפול בתגובה, ומאפשרים תרחישי אימות מובנים וניתנים לשימוש חוזר.




**Packet** - אובייקטים מסוג Packet, הידועים גם בשם Sequence Items, מקיפים טרנזקציות\* בודדות או פאקטות של נתונים בתוך רצף. הם מכילים מידע כגון שדות נתונים, אותות בקרה ותכונות תזמון הרלוונטיות לטרנזקציה שנוצרת או נבדקת. הפאקטות מנוהלות על ידי ה- Sequencer.



*\*טרנזקציה ב- UVM היא מחלקה עם מאפיינים עבור הסיגנלים, כגון כתובת ונתונים, ומציג מידע נוסף כגון שגיאות או עיכובים.*



# UVM- COMPONENTS



*Interface - מתייחס לחיבור סטנדרטי או פרוטוקול תקשורת בין רכיבים או מודולים שונים בתוך מערכת.*

# UVM FLOW



TOP

TEST

ENV

PACKET

SEQUENCES

SCOREBOARD

PASS FAIL

MONITOR

AGENT

SEQUENCER


DRIVER

DUT





# מחזור החיים של הרכיבים בUVM



לרכיב UVM שלושה שלבים עיקריים:

1. שלבי הבנייה מגדירים את הסביבה, כוללים יצירה והגדרה של רכיבים.
2. שלבי הריצה מבצעים את תרחיש הבדיקה, מפעילים גירוי ובודקים תגובות.
3. שלבי הניקוי משחררים משאבים ומבצעים פעולות אחרונות לאחר סיום הבדיקה.



# דוגמאות לשימושים ב UVM בתעשייה



חברת NVIDIA השתמשה ב-UVM בורפיקציה עיצובי הממשק המהיר שלה, כגון אלו המשמשים ביחידות עיבוד גרפיות (GPU) ופתרונות רשת של מרכזי נתונים, מה שמבטיח ורפיקציה לפרוטוקול ונכונות תפקודית.



חברת intel השתמשה ב- UVM בורפיקציה מעבדי - Intel Core מעבדים מרובי ליבות על ידי יצירת רכיבי ורפיקציה UVM הניתנים לשימוש חוזר כמו מנהלי התקנים, צגים ולוחות תוצאות, הם השיגו ורפיקציה יעיל של פונקציונליות מעבדים שונים, כולל פרוטוקולי קוהרנטיות מטמון וורפיקציה לארכיטקטורת ערכות הוראות.



חברת Qualcomm השתמשה ב-UVM בורפיקציה של תכונות ניהול צריכת חשמל עבור עיצובי System-on-Chip (SoC) שלה, תוך שילוב UVM עם טכניקות סימולציה מודעת לצריכת חשמל לורפיקציה מצבי הספק דינמיים ומעברי תחום הספק.



חברת Analog Devices Inc. (ADI). מיישמת UVM בורפיקציה של מעגלים משולבים של אותות מעורבים, כולל ממירים אנלוגיים לדיגיטליים ולוגיקת בקרה דיגיטלית, תוך מינוף רכיבי ורפיקציה הניתנים לשימוש חוזר לצורך ורפיקציה מקיף.



# דוגמה לבדיקת רכיב ALU באמצעות UVM

בדוגמה הבאה אנחנו נציג שימוש של UVM Verification על רכיב 8bit ALU.  
ל- ALU הבא הגדרנו את התנאים הבאים:

- ה-ALU פועל בעליית שעון והמוצא משתנה בעת פעימת השעון הבאה.
- ה-ALU בעל כניסת איפוס אסינכרונית הפעילה בגבוה (reset=1).
- ל-ALU ארבעה מצבי הפעולה הבאים: חיבור, כפל וחילוק. בעל אפשרות הוספת פעולות אריתמטיות נוספות - Reserved. (4bit OP Code כלומר עד 16 פעולות בסה"כ).

Port Name	Input/Output	Size
Clock	Input	1 bit
Reset	Input	1 bit
A	Input	8 bits
B	Input	8 bits
ALU_Sel	Input	4 bits
ALU_Out	Output	8 bits
CarryOut	Output	1 bit

ALU_Sel	Operation
4'b0000	A + B
4'b0001	A - B
4'b0010	A * B
4'b0011	A / B
4'b0100 – 4'b1111	Reserved








# דוגמה לבדיקת רכיב ALU באמצעות UVM




קישור לקוד



# דיאגרמת זמנים WAVE FORM





בדיקה עבור Reset, התוצאה תהיה 00 hex.




כאשר אנו ב- OP Code 0010 המגדיר פעולת כפל, לכן עבור A=10hex, B=03hex נקבל Result = 30hex. כפי שהגדרנו, את התוצאה נקבל רק בפעימת השעון הבאה.



# דיאגרמת זמנים WAVE FORM



כאשר אנו ב- OP Code 0011 המגדיר פעולת חילוק, לכן עבור A=0dhex B=03hex, נקבל Result = 4. כפי שהגדרנו, את התוצאה נקבל רק בפעימת השעון הבאה.



כאשר אנו ב- OP Code 0000 המגדיר פעולת חיבור, לכן עבור A=12hex, B=09hex נקבל Result = 18+9=27dec = 1Bhex





# סיכום ומסקנות



UVM היא שיטת עבודה סטנדרטית ל design verification ומערכות-על-שבב (SoCs) בתעשיית המוליכים למחצה. הוא מספק מסגרת ליצירת רכיבי Testbench מודולריים הניתנים לשימוש חוזר שניתן לשלב בקלות בתהליך verification design. חלק ממרכיבי המפתח של UVM כוללים רכיבי Testbench שהם דרייבר, מוניטור, לוחות תוצאות וAgenti.

## מסקנות מ UVM:

- **שימוש חוזר:** הדגש של UVM על מודולריות ושימוש חוזר מאפשר למהנדסי ורפיקציה לפתח ספרייה של רכיבים גנריים כמו רצפים, Agents, דרייברים ורכיבים אחרים.
- **Scaleability:** שיטת UVM משפרת את הסקיילאביליות, ומאפשרת התאמה קלה לדרישות הפרויקט המשתנות.
- **יעילות:** UVM מייעלת את תהליך הורפיקציה, מקדמת פרודוקטיביות ומבטיחה Testbench ניתנים להתאמה.
- **מודולריות:** המתודולוגיה מתוכננת כרכיבים מודולריים ( river, Sequencer, Agents, Env וכו') וזה מאפשר שימוש חוזר ברכיבים פשוטים (ALU, Counter, Full Adder) ומורכבים (SoC/Chip).
- **הפרדה של ה- Test מה- Testbenches:** טסטים של רצפים נשמרים בנפרד מההיררכיה של ה Testbench בפועל, ומכאן שניתן לעשות שימוש חוזר ב Stimulus על פני פרויקטים. לדוגמה, יהיו כמה קלאסים של Test אך כולם ירוצו באותו ה Testbench.
- **(Factory) Design Pattern:** זה מפשט את השינוי של רכיבים בקלות. יצירת כל רכיב באמצעות קונסטרקטור מאפשרת לעקוף אותם בבדיקות או בסביבות שונות מבלי לגעת בקוד. (כיוון שיש הורשה של הבדיקות ממחלקת האב)





**THANK  
YOU**

