ALU register

Александр Куртеев, ФРКТ МФТИ, kurteev.am@phystech.edu

4 вариант

Содержание

1 Функциональное описание **1**

2 Структурная схема **2**

3 Параметры **2**

4 Порты **3**

5 Тактирование и сброс **3**

6 Тестирование **3**

1 Функциональное описание

Разработанный модуль АЛУ выполняет арифметические и логические операции над двумя операндами (`first_i` и `second_i`) в зависимости от заданного входного кода (`opcode_i`).

Устройство является синхронным, с конвейерной задержкой в один такт. Комбинационная логика вычисляет результат асинхронно, но выдача результата на выход `result_o` происходит строго по положительному фронту тактового сигнала `clk_i`.

Модуль оснащен входом разрешения работы `valid_i`. АЛУ обновляет выходной регистр данных и устанавливает флаг готовности `valid_o` в единицу только в том случае, если в момент прихода тактового импульса сигнал `valid_i` был активен. В таблице 1 представлено соответствие кодов операций и выполняемых действий.

opcode_i	**Операция над `first_i` и `second_i`**
`2'b00`	Сложение (без знака)
`2'b01`	Побитовое И-НЕ (NAND)
`2'b10`	Арифметический (знаковый) сдвиг `second_i` влево на `first_i`
`2'b11`	second_i != first_i

Таблица 1: Коды операций разработанного АЛУ

2 Структурная схема



Рис. 1: Структурная схема АЛУ

3 Параметры

Название	**Значение**	**Описание**
`WIDTH`	По умолчанию 8	Разрядность входных операндов и результата

Таблица 2: Описание параметров

4 Порты

Название	Ширина	Описание
clk_i	1	Тактовый сигнал
arstn_i	1	Асинхронный инверсный сигнал сброса
valid_i	1	Разрешение работы (валидность данных)
opcode_i	2	Код выполняемой операции
first_i	WIDTH	Первый операнд
second_i	WIDTH	Второй операнд
valid_o	1	Флаг готовности выходных данных
result_o	WIDTH	Результат операции

Таблица 3: Описание портов

5 Тактирование и сброс

Тактирование схемы осуществляется по положительному фронту сигнала `clk_i`. Запись в выходные D-триггеры производится только при условии `valid_i == 1`.

Сброс модуля реализован как асинхронный и инверсный через порт `arstn_i`. При переходе `arstn_i` в логический нуль происходит немедленный сброс управляющего триггера (`valid_o` обнуляется) независимо от тактового генератора. Регистр данных `result_reg` при сбросе не обнуляется для оптимизации, так как логика следующего уровня конвейера ориентируется на флаг `valid_o`.

6 Тестирование

Верификация модуля выполнена с использованием testbench-файла. В блоке `always` реализован генератор тактового сигнала с заданным периодом.

Процедура тестирования:

1. Выполняется обнуление всех входных сигналов.
2. Модуль удерживается в состоянии сброса (`arstn_i = 0`), после чего сброс асинхронно снимается.
3. Для предотвращения состояния гонки в симуляторе, подача тестовых векторов (сигналов `first_i`, `second_i`, `opcode_i` и `valid_i`) осуществляется по спаду тактового сигнала (`negedge clk_i`).
4. На следующем спаде тактового сигнала команда снимается (`valid_i = 0`).
5. На временных диаграммах контролируется появление корректного результата на шине `result_o` с задержкой ровно в один такт и его успешное удержание в регистре. Процедура повторяется для всех операций.



Рис. 2: Временная диаграмма